JP2730470B2 - Semiconductor package and semiconductor socket - Google Patents

Semiconductor package and semiconductor socket

Info

Publication number
JP2730470B2
JP2730470B2 JP5334650A JP33465093A JP2730470B2 JP 2730470 B2 JP2730470 B2 JP 2730470B2 JP 5334650 A JP5334650 A JP 5334650A JP 33465093 A JP33465093 A JP 33465093A JP 2730470 B2 JP2730470 B2 JP 2730470B2
Authority
JP
Japan
Prior art keywords
package
socket
semiconductor
pins
view
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5334650A
Other languages
Japanese (ja)
Other versions
JPH07202062A (en
Inventor
正直 堀江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP5334650A priority Critical patent/JP2730470B2/en
Publication of JPH07202062A publication Critical patent/JPH07202062A/en
Application granted granted Critical
Publication of JP2730470B2 publication Critical patent/JP2730470B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Connecting Device With Holders (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は半導体装置に関し、特に
半導体パッケージと半導体ソケットの歩留まりを向上さ
せる半導体装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a semiconductor device for improving the yield of semiconductor packages and semiconductor sockets.

【0002】[0002]

【従来の技術】まず、従来の半導体パッケージと半導体
ソケットについて、図を用いて説明する。
2. Description of the Related Art First, a conventional semiconductor package and a conventional semiconductor socket will be described with reference to the drawings.

【0003】図8はパッケージをボトム方向から見た平
面図、図9は、図8のパッケージを実装した時のC−
C′線における断面図である。
FIG. 8 is a plan view of the package as viewed from the bottom, and FIG.
It is sectional drawing in the C 'line.

【0004】従来のパッケージの構成は、パッケージ
1、半導体チップを搭載する搭載領域2、ピン3から成
る。図3は搭載領域2の周囲にピン3を連続かつ規則的
に配列した例であり、パッケージ1の四辺の端から端ま
で、同一のピッチ(1.27又は2.54mm)でピン
3をすべて配列していた。
A conventional package has a package 1, a mounting area 2 for mounting a semiconductor chip, and pins 3. FIG. 3 shows an example in which the pins 3 are continuously and regularly arranged around the mounting area 2. All the pins 3 are arranged at the same pitch (1.27 or 2.54 mm) from one end of the four sides of the package 1. Had been arranged.

【0005】パッケージ1を実装する時、プリント基板
6に装着されているソケット5に装着するが、このソケ
ット5はピンの長さの関係で1mm程度の薄いプラスチ
ック等で構成される。
When the package 1 is mounted, it is mounted on a socket 5 mounted on a printed circuit board 6, and the socket 5 is made of a thin plastic or the like of about 1 mm in relation to the length of pins.

【0006】また、公開実用新案公報(平2−5424
7)のパッケージは、ピンがランダムなピッチで配列さ
れ、かつパッケージの四隅まで配列されているものを示
している。
[0006] In addition, a published utility model publication (Hei 2-5424)
7) shows a package in which pins are arranged at random pitches and are arranged up to four corners of the package.

【0007】[0007]

【発明が解決しようとする課題】従来のパッケージは、
ピンをケースの四辺の端から端まで、あるピッチでピン
をすべて配列していた。
The conventional package is:
The pins were all arranged at a certain pitch from the four sides of the case.

【0008】そのため、実装時に脱着する際パッケージ
を平行に保てれば問題ないが、図10に示すように、パ
ッケージが傾き、特定方向の力がかかった場合(図10
の↓印の方向)、太さ0.2mmφのコーナーの1ピン
(図11の3a参照)に力が集中してピン曲がりが発生
し、パッケージが不良品となってしまう。また、ソケッ
トが1mm程と薄く、パッケージの着脱時に加わる力に
よってソケット割れが発生して、実装時のパッケージと
ソケットの歩留まりを低下させるという問題点があっ
た。
For this reason, there is no problem if the package is kept parallel when it is attached or detached during mounting. However, as shown in FIG. 10, when the package is tilted and a force in a specific direction is applied (FIG. 10).
↓ direction), force is concentrated on one pin (see 3a in FIG. 11) at a corner having a thickness of 0.2 mmφ, and pin bending occurs, resulting in a defective package. In addition, the socket is as thin as about 1 mm, and there is a problem that the socket is cracked by a force applied when the package is attached or detached, and the yield of the package and the socket at the time of mounting is reduced.

【0009】[0009]

【実施例】本発明について、図面を参照して説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described with reference to the drawings.

【0010】図1は、本発明のパッケージの第1の実施
例の平面図を示している。このパッケージは、四面体の
セラミックまたは合金で構成されたパッケージ1と、こ
のパッケージ1の中央部に配置され金等の導電体によっ
て作成された半導体チップを搭載するための搭載領域2
と、搭載領域2内と接続されパッケージ1の外部に半導
体チップからの信号を出力またはパッケージ1の外部か
らの信号を半導体チップに入力するために搭載領域2を
囲むように等間隔(1.27mm等)で配置されたピン
3と、このピン3が配置された四面体のパッケージ1内
の四隅にピン3を配置しない領域4と、パッケージ1内
に配置されたピン3が配置されない領域4aとによって
構成されている。パッケージ1内の四隅には、ピン3を
配置しない領域4が存在しているため図7に示された例
のようにパッケージ1が斜めになって実装されるときで
も、1本のピン3に力がかかるわけではなく、2本のピ
ン3bに力を分散することができる。図2(a),
(b)は、この搭載領域2に半導体チップを搭載したパ
ッケージを示している。ボンディングステック8は対応
するピン3と接続され、搭載領域2に搭載された半導体
チップ7上のパッド10とボンディングワイヤ9を介し
て接続されている。図1のパッケージの側面図を図3に
示し、パッケージの形状を明確にする。図1と同じ番号
で示された部分の説明は省略する。領域4aは、対応す
るソケットの凸部に対応して設けられている。このソケ
ットの側面図を図4に、平面図を図5に示す。ここで、
ソケット5の中央部に設けられた孔は、パッケージ1に
搭載される半導体チップに対応してあけられた開口部で
ある。このソケット5は、プラスチックで構成されたソ
ケット5と、同様にプラスチックで構成されたソケット
5上に凸部として作成されたソケット補強部分5aとに
よって構成されている。凸部のソケット補強部分5aに
対応するパッケージ1内の部分にピン3は配置されてお
らず、このパッケージ1をソケット5に実装しても何等
障害はない。パッケージ1をソケット5に実装した場合
の、図1のパッケージ1のA−A′線における断面図を
図6に示す。図6においてソケット補強部分5aは、ピ
ン3が配置されない領域4aに入り込み、従来と何ら変
わらずに実装を行うことができる。ただし、プリント基
板6は、他の回路および装置と接続をとるため配線され
設けられたものである。
FIG. 1 shows a plan view of a first embodiment of the package of the present invention. This package includes a package 1 made of a tetrahedral ceramic or alloy, and a mounting area 2 for mounting a semiconductor chip, which is disposed at the center of the package 1 and made of a conductor such as gold.
In order to output a signal from the semiconductor chip to the outside of the package 1 connected to the inside of the mounting area 2 or to input a signal from the outside of the package 1 to the semiconductor chip, an equal interval (1.27 mm Etc.), an area 4 where the pins 3 are not arranged at four corners in the tetrahedral package 1 where the pins 3 are arranged, and an area 4a where the pins 3 are arranged and not arranged in the package 1. It is constituted by. At the four corners in the package 1, there are regions 4 where the pins 3 are not arranged. Therefore, even when the package 1 is mounted obliquely as in the example shown in FIG. The force is not applied, and the force can be distributed to the two pins 3b. FIG. 2 (a),
(B) shows a package in which a semiconductor chip is mounted in the mounting area 2. The bonding stick 8 is connected to the corresponding pin 3, and is connected to the pad 10 on the semiconductor chip 7 mounted on the mounting area 2 via the bonding wire 9. A side view of the package of FIG. 1 is shown in FIG. 3 to clarify the shape of the package. The description of the portions indicated by the same numbers as those in FIG. 1 is omitted. The region 4a is provided corresponding to the projection of the corresponding socket. FIG. 4 shows a side view and FIG. 5 shows a plan view of the socket. here,
The hole provided in the center of the socket 5 is an opening formed corresponding to the semiconductor chip mounted on the package 1. The socket 5 includes a socket 5 made of plastic, and a socket reinforcing portion 5a formed as a projection on the socket 5 also made of plastic. The pins 3 are not arranged in the portion of the package 1 corresponding to the socket reinforcing portion 5a of the projection, and there is no obstacle even if the package 1 is mounted on the socket 5. FIG. 6 is a cross-sectional view of the package 1 of FIG. 1 taken along line AA ′ when the package 1 is mounted on the socket 5. In FIG. 6, the socket reinforcing portion 5a enters the region 4a where the pins 3 are not arranged, and can be mounted without any change from the related art. However, the printed circuit board 6 is wired and provided for connection with other circuits and devices.

【0011】本発明の第2の実施例を図7(a),
(b)に示す。図7(a)はパッケージ1の四辺と搭載
領域2との間にそれぞれ平行してピン3が配置されない
領域4aを設けたものを示している。このパッケージ1
に対応した図7(b)に示されるソケット5は、ソケッ
ト5の四辺と開孔部11の四辺との間にそれぞれにソケ
ット補強部分5aを平行して設けたものを示している。
A second embodiment of the present invention is shown in FIG.
(B). FIG. 7A shows a case in which regions 4 a where the pins 3 are not arranged are provided in parallel between the four sides of the package 1 and the mounting region 2. This package 1
The socket 5 shown in FIG. 7B corresponding to FIG. 7 (b) has a socket reinforcing portion 5a provided in parallel between the four sides of the socket 5 and the four sides of the opening 11 respectively.

【0012】本発明の第1および第2の実施例ではソケ
ットの補強部分をソケットの四辺に水平または垂直に設
けたものを示したが、斜めに設けてもかまわず、直線的
でなく曲線的に設けてもよいことは言うまでもない。さ
らに、ソケット補強部分5aはソケットの形成時に同時
に構成しても、ソケット形成後に補強材料(金属、ポリ
カーボネート等)を接着して構成してもよい。また、パ
ッケージの四隅のピンを各々1本削除するだけで充分で
ないときは、各々3本ずつ削除して傾いて実装したとき
にかかる力を3本のピンに分散するようにしてもよい。
In the first and second embodiments of the present invention, the reinforcing portions of the socket are provided horizontally or vertically on the four sides of the socket. However, the reinforcing portions may be provided diagonally, and are not linear but curved. Needless to say, it may be provided at Further, the socket reinforcing portion 5a may be formed at the same time when the socket is formed, or may be formed by bonding a reinforcing material (metal, polycarbonate, etc.) after the socket is formed. If it is not sufficient to delete one pin at each of the four corners of the package, three pins may be deleted and the force applied when mounting the package at an angle may be distributed to the three pins.

【0013】[0013]

【発明の効果】以上説明したように、本発明は四隅のピ
ンを削除することにより、図5のような実装時に特定の
方向に力が加っても、その力が2本のピン(図6のピン
3b)に分散され、特定のピンが大きく曲がるのを防止
することが出来る。
As described above, according to the present invention, even if a force is applied in a specific direction at the time of mounting as shown in FIG. 6, and the specific pins can be prevented from being greatly bent.

【0014】また、パッケージ上の特定のブロックのピ
ンを削除してあり、その部分に対応する部分のソケット
を厚く補強してあるため、実装時にソケットに力が加っ
た場合でもソケットが割れるのを防ぐことが可能であ
る。それゆえに、実装時のケースとソケットの歩留まり
を向上させることが出来る。
Further, since pins of a specific block on the package are deleted and the socket corresponding to the pin is thickly reinforced, even if a force is applied to the socket during mounting, the socket is broken. It is possible to prevent. Therefore, the yield of the case and the socket at the time of mounting can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例のパッケージの平面図。FIG. 1 is a plan view of a package according to a first embodiment of the present invention.

【図2】(a)は図1のパッケージに半導体チップを搭
載したときの平面図、(b)は(a)のパッケージのB
−B′線における断面図。
2A is a plan view showing a state where a semiconductor chip is mounted on the package of FIG. 1, and FIG. 2B is a plan view of the package of FIG.
Sectional drawing in the -B 'line.

【図3】図1のパッケージの側面図。FIG. 3 is a side view of the package of FIG. 1;

【図4】図1のパッケージに対応するソケットの側面
図。
FIG. 4 is a side view of a socket corresponding to the package of FIG. 1;

【図5】図1のパッケージに対応するソケットの平面
図。
FIG. 5 is a plan view of a socket corresponding to the package of FIG. 1;

【図6】図1のパッケージを実装したときのA−A′線
における断面図。
FIG. 6 is a sectional view taken along line AA ′ when the package of FIG. 1 is mounted.

【図7】(a)は本発明の第2の実施例のパッケージの
平面図(一部分)、(b)は(a)のパッケージに対応
するソケットの平面図(一部分)。
7A is a plan view (part) of a package according to a second embodiment of the present invention, and FIG. 7B is a plan view (part) of a socket corresponding to the package of FIG.

【図8】従来のパッケージの平面図。FIG. 8 is a plan view of a conventional package.

【図9】図8のパッケージを実装したときのC−C′線
における断面図。
FIG. 9 is a sectional view taken along line CC ′ when the package of FIG. 8 is mounted.

【図10】パッケージ傾斜の例を示す図。FIG. 10 is a diagram showing an example of package inclination.

【図11】図8の四隅の拡大図。FIG. 11 is an enlarged view of four corners of FIG. 8;

【符号の説明】[Explanation of symbols]

1 パッケージ 2 搭載領域 3 ピン 3a 四隅のピン 3b 隅から二番目のピン 4 ピン削除部分(四隅) 4a ピン削除部分 5 ソケット 5a ソケット補強部分 DESCRIPTION OF SYMBOLS 1 Package 2 Mounting area 3 Pin 3a Four corner pins 3b Second pin from corner 4 Pin deleted part (four corners) 4a Pin deleted part 5 Socket 5a Socket reinforcement part

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体パッケージの複数の外部ピンがそ
れぞれ挿入される複数の穴を有する半導体ソケットにお
いて、前記半導体パッケージの複数の外部ピンが設けら
れていない領域に対応する一部領域が凸部となっている
ことを特徴とする半導体ソケット。
In a semiconductor socket having a plurality of holes into which a plurality of external pins of a semiconductor package are respectively inserted, a partial region corresponding to a region where the plurality of external pins of the semiconductor package is not provided has a convex portion. A semiconductor socket, comprising:
【請求項2】 半導体チップ搭載領域の周囲に設けられ
前記半導体チップ搭載領域に搭載される半導体チップと
接続される複数のピンを有する半導体パッケージと前記
半導体パッケージの複数のピンがそれぞれ挿入される複
数の穴を有する半導体ソケットとを含んで構成される半
導体装置において、前記半導体パッケージは前記複数の
ピンの内所定のピンが削除され、前記ピンが削除された
領域に対応する前記半導体ソケットの一部領域が凸部と
なっていることを特徴とする半導体装置
2. A semiconductor package provided around a semiconductor chip mounting area and having a plurality of pins connected to a semiconductor chip mounted on the semiconductor chip mounting area, and a plurality of pins into which the plurality of pins of the semiconductor package are respectively inserted. half configured to include a semiconductor socket having a hole
In the conductor device , the semiconductor package may be configured such that a predetermined pin of the plurality of pins is deleted, and a partial region of the semiconductor socket corresponding to a region where the pin is deleted is a projection. Semiconductor device .
JP5334650A 1993-12-28 1993-12-28 Semiconductor package and semiconductor socket Expired - Lifetime JP2730470B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5334650A JP2730470B2 (en) 1993-12-28 1993-12-28 Semiconductor package and semiconductor socket

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5334650A JP2730470B2 (en) 1993-12-28 1993-12-28 Semiconductor package and semiconductor socket

Publications (2)

Publication Number Publication Date
JPH07202062A JPH07202062A (en) 1995-08-04
JP2730470B2 true JP2730470B2 (en) 1998-03-25

Family

ID=18279735

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5334650A Expired - Lifetime JP2730470B2 (en) 1993-12-28 1993-12-28 Semiconductor package and semiconductor socket

Country Status (1)

Country Link
JP (1) JP2730470B2 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62180959U (en) * 1986-05-06 1987-11-17
JPS6367253U (en) * 1986-10-22 1988-05-06
JPH0555439A (en) * 1991-08-28 1993-03-05 Mitsubishi Electric Corp Semiconductor integrated circuit device

Also Published As

Publication number Publication date
JPH07202062A (en) 1995-08-04

Similar Documents

Publication Publication Date Title
EP0618083B1 (en) IC Card
JP2730470B2 (en) Semiconductor package and semiconductor socket
US5585670A (en) Semiconductor device package
KR100314773B1 (en) Semiconductor chip package and leadframe
US5925926A (en) Semiconductor device including an inner lead reinforcing pattern
JPH05114671A (en) Semiconductor device
WO1999018610A1 (en) Semiconductor device
JPS62188350A (en) Lead frame
JP2699949B2 (en) Semiconductor device
JPH081943B2 (en) Semiconductor integrated circuit package
JPH0685142A (en) Ic package
JPH053266A (en) Semiconductor device
JPH08330432A (en) Semiconductor integrated circuit
JPH06326235A (en) Semiconductor device
JP2981309B2 (en) Semiconductor device
JPH0322448A (en) Lead frame for tab type semiconductor device
JPH07202105A (en) Lead frame for semiconductor device
JPH0661412A (en) Resin-sealed semiconductor device and its manufacture
JPH07106462A (en) Semiconductor device
JPH07183422A (en) Plastic molded type semiconductor device
JPH0327563A (en) Semiconductor device
JPH0730044A (en) Lsi package
JPH10116856A (en) Semiconductor integrated circuit device
JPH1012660A (en) Integrated circuit for surface mounting
JPH07130941A (en) Lead frame

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19971118