JP2727798B2 - 波形データ圧縮方法及び装置ならびに再生装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、電子楽器やその他楽
音発生装置あるいは音信号処理装置等において利用可能
な波形データ圧縮方法及び装置ならびに再生装置に関す
る。

【０００２】

【従来の技術】電子楽器における音源波形を作成するた
めの一つの方法として、自然楽器等によって実際に音響
的に発音した音をサンプリングし、記憶することが行わ
れている（例えば、特開昭５４−１６１３１３号、特開
昭６２−８９０９３号、特開昭６２−９４８９６号な
ど）。このような外部音サンプリング方式の音源は、自
然楽器音と同等の高品質な楽音波形が得られるという利
点がある反面、波形データの量が膨大になるため、波形
データ記憶装置に大容量のものを要求していた。

【０００３】記憶装置やそれに関連する回路・装置の構
成を簡単化するために、波形データを圧縮することが考
えられている。例えば特開昭６２−２４２９９３号にお
いては、線形予測法（ＬＰＣ法）により圧縮したデータ
表現形式で楽音波形データを記憶することが示されてい
る。また、特公平１−４５０７８号においては、波形サ
ンプルデータを仮数部と指数部とからなる浮動小数点表
示に分解して表現し、記憶することが示されている。ま
た、データ符号化方式として、ＰＣＭに限らず、ＤＰＣ
Ｍ，ＡＤＰＣＭ，デルタ変調など種々の方式を採用し、
データ圧縮を行うことも知られている。

【０００４】

【発明が解決しようとする課題】しかし、従来の波形デ
ータ圧縮技術においては、単に所定のデータ圧縮処理に
従って波形データ圧縮を行うだけであったため、均一な
データ圧縮しか行えなかった。そのため、データ圧縮を
更に推し進めたい場合や、特に、波形の一部区間におい
てデータ圧縮を更に推し進めたり、あるいは波形の区間
に応じて異なる度合いでデータ圧縮を行いたい場合な
ど、簡単に対応することができなかった。例えば、波形
が複雑に変化するアタック部など、波形の精度を確保し
たい部分では通常のデータ圧縮を行い、波形の精度を多
少落してもさしつかえないような部分ではデータ圧縮を
更に推し進める、というような使い分けが望まれること
があるが、従来はそのような要望に対応することができ
なかった。この発明は上述の点に鑑みてなされたもの
で、簡単な構成により、データ圧縮を促進することを可
能にすると共に、その制御を自在に行えるようにした波
形データ圧縮方法及び装置を提供しようとするものであ
る。さらには、そのようなデータ圧縮方法に従って圧縮
された波形データを再生するための波形データ再生装置
を提供しようとするものである。

【０００５】

【課題を解決するための手段】 この発明に係る波形デ
ータ圧縮方法は、圧縮すべき波形データを提供する第１
のステップと、前記波形データに対して所定のデータ圧
縮処理を行う第２のステップとを具え、このデータ圧縮
処理は処理前の波形とは異なる形状の小振幅波形に変換
するものである波形データ圧縮方法において、前記デー
タ圧縮処理の前乃至後のいずれかの段階で、波形データ
の各瞬時値を任意の重み係数に従ってそれぞれ更に縮小
するデータ値縮小処理を行う第３のステップを設け、こ
のデータ値縮小処理は処理前の波形をそれと略同一形状
の小振幅波形にレベルダウンするものであって、このレ
ベルダウンによる微小値の切捨てを含むものであり、こ
の第３のステップでは、連続する波形データを複数の区
間に分け、各区間毎に独立に設定した前記重み係数に従
って、各区間毎に独立に前記データ値縮小処理を行い、
更に、複数のアドレスを有するとともに１つのアドレス
に複数ビットのデータを記憶可能な記憶装置に、前記デ
ータ圧縮処理及びデータ値縮小処理済みの波形データ
を、各アドレスに詰めて密に記憶する第４のステップを
具えたことを特徴とするものである。この発明に係る波
形データ圧縮方法を実施することができる波形データ圧
縮装置の一つの態様は、圧縮すべき波形データを入力
し、該波形データの各瞬時値を任意の重み係数に従って
それぞれ縮小する演算を行うものであって、連続する該
波形データを複数の区間に分け、各区間毎に独立に設定
した前記重み係数に従って各区間毎に独立にデータ値縮
小演算を行うものであり、このデータ値縮小演算は演算
前の波形をそれと略同一形状の小振幅波形にレベルダウ
ンするものであって、このレベルダウンによる微小値の
切捨てを含むものである縮小演算手段と、前記縮小演算
手段から出力された波形データを入力し、該波形データ
に対してデータ圧縮フィルタ処理を施すものであり、こ
のデータ圧縮フィルタ処理は処理前の波形とは異なる形
状の小振幅波形に変換するものである圧縮フィルタ手段
と、前記圧縮フィルタ手段で使用するフィルタ係数を線
形予測法によって作成し、前記圧縮フィルタ手段に供給
する係数発生手段と、複数のアドレスを有するとともに
１つのアドレスに複数ビットのデータが記憶可能であ
り、前記データ圧縮処理及びデータ値縮小処理済みの波
形データを、各アドレスに詰めて密に記憶する記憶手段
とを具えたものである。上記波形データ圧縮装置の別の
態様は、圧縮すべき波形データを入力し、該波形データ
に対してデータ圧縮フィルタ処理を施すものであり、こ
のデータ圧縮フィルタ処理は処理前の波形とは異なる形
状の小振幅波形に変換するものである圧縮フィルタ手段
と、前記圧縮フィルタ手段から出力される波形データの
各瞬時値を任意の重み係数に従ってそれぞれ縮小する演
算を行うものであって、連続する該波形データを複数の
区間に分け、各区間毎に独立に設定した前記重み係数に
従って各区間毎に独立にデータ値縮小演算を行うもので
あり、このデータ値縮小演算は演算前の波形をそれと略
同一形状の小振幅波形にレベルダウンするものであっ
て、このレベルダウンによる微小値の切捨てを含むもの
である縮小演算手段と、前記圧縮フィルタ手段で使用す
るフィルタ係数を線形予測法によって作成し、前記圧縮
フィルタ手段に供給する係数発生手段と、複数のアドレ
スを有するとともに１つのアドレスに複数ビットのデー
タが記憶可能であり、前記データ圧縮処理及びデータ値
縮小処理済みの波形データを、各アドレスに詰めて密に
記憶する記憶手段とを具えたものである。この発明に係
る波形データ再生装置は、複数のアドレスを有するとと
もに１つのアドレスに複数ビットのデータが記憶可能で
あり、連続する波形データを記憶するものであって、該
波形データを、所定のデータ圧縮処理が施されてなると
共に、該波形データを複数の区間に分割して該各区間毎
に独立に設定した重み係数に従って該各区間毎に独立に
データ値縮小処理が施されてなる状態で、各アドレスに
詰めて密に記憶してなり、前記データ圧縮処理は該処理
前の波形とは異なる形状の小振幅波形に変換するもので
あり、前記データ値縮小処理は該処理前の波形をそれと
略同一形状の小振幅波形にレベルダウンするものであっ
て、このレベルダウンによる微小値の切捨てを含むもの
である波形記憶手段と、圧縮データを復調するための係
数と前記各区間毎の重み係数を提供する係数提供手段
と、前記復調のための係数に応じて圧縮データ復調処理
を前記波形記憶手段から読み出された波形データに対し
て施す圧縮データ復調手段と、前記各区間毎の重み係数
に応じて縮小されたデータ値を元の大きさに戻す演算を
前記波形記憶手段から読み出された波形データに対して
前記各区間毎に施す演算手段とを具えたものである。

【０００６】

【作用】 この発明の波形データ圧縮方法によれば、第
２のステップにおいて、波形データに対して所定のデー
タ圧縮処理を行う。ここで行う所定のデータ圧縮処理
は、線形予測法やＤＰＣＭ、ＡＤＰＣＭなどその他どの
ような圧縮方式を使用してもよく、これら公知のデータ
圧縮技術で知られているように、処理前の波形とは異な
る形状の小振幅波形に変換するものである。第３のステ
ップが設けられていることが特徴であり、前記データ圧
縮処理の前乃至後のいずれかの段階で、波形データの各
瞬時値を任意の重み係数に従ってそれぞれ更に縮小する
データ値縮小処理を行うを行うにあたって、この第３の
ステップでは、連続する波形データを複数の区間に分
け、各区間毎に独立に設定した前記重み係数に従って、
各区間毎に独立にデータ値縮小処理を行うことを特徴と
している。なお、このデータ値縮小処理は処理前の波形
をそれと略同一形状の小振幅波形にレベルダウンするも
のであって、このレベルダウンによる微小値の切捨てを
含むものであり、上記データ圧縮処理とは性格の異な
る、簡易な（その分、切捨てによる誤差を含みうる）デ
ータビット数の縮小化処理である。このデータ値縮小処
理により、データ圧縮処理によって圧縮された波形デー
タの値を更に縮小することができるので、一層のデータ
圧縮を推し進めることができる。しかも、重み係数の変
更によって縮小率を変更したり、あるいは全く縮小しな
いようにしたり、という制御が容易かつ自在に行える。
従って、波形の一部区間においてデータ圧縮を更に推し
進めたり、あるいは波形の区間に応じて異なる度合いで
データ圧縮を行いたい場合など、第２のステップにおけ
る所定のデータ圧縮処理の方式そのものは変更すること
なく、第３のステップにおける重み係数を変更するだけ
で極めて簡単に対応することができる。また、第３のス
テップは、波形データの値を任意の重み係数に従って縮
小する、という極めて簡単な処理（この処理は、データ
シフトや割算あるいは掛算など適宜の係数演算によって
行うことができる）であるため、構成も簡単である。ま
た、連続する波形データを複数の区間に分け、各区間毎
に独立に設定した重み係数を使用して各区間毎に独立に
データ値縮小処理を行うようにしたので、全発音期間に
おける任意の区間で波形圧縮の程度を異ならせたい場合
（例えばアタック部とサステイン部では異なる圧縮を行
いたい場合など）に、所定のデータ圧縮処理の方式その
ものは変更することなく、重み係数を変更するだけで対
処することが可能になるので、簡単であり、有利であ
る。更に、第４のステップを具備し、複数のアドレスを
有するとともに１つのアドレスに複数ビットのデータを
記憶可能な記憶装置に、前記データ圧縮処理及びデータ
値縮小処理済みの波形データを、各アドレスに詰めて密
に記憶するようにしたので、記憶装置の無駄のない効率
的な利用を図ることができる。すなわち、データ圧縮処
理及びデータ値縮小処理によって１サンプル当りの波形
データのビット数が少なくなり、記憶装置の１アドレス
当りのビット数より小さな半端なサイズとなることがあ
るが、この発明によれば、そのような場合に、記憶装置
にデータを密に、すなわち詰めて、記憶するようにした
ことにより、記憶装置の無駄のない効率的な利用を図る
ことができるものである。この発明に係る波形データ圧
縮装置及び波形データ再生装置においても、上記と同様
に、複数のアドレスを有するとともに１つのアドレスに
複数ビットのデータが記憶可能であり、前記データ圧縮
処理及びデータ値縮小処理済みの波形データを、各アド
レスに詰めて密に記憶する記憶手段を具備しているの
で、記憶装置の無駄のない効率的な利用を図ることがで
きるものである。

【０００７】 一例として、データ圧縮処理は圧縮フィ
ルタを使用して線形予測法に従って行われる。この発明
に係る波形データ圧縮装置の１つの態様によれば、圧縮
フィルタ手段の前段階に縮小演算手段が設けられる。縮
小演算手段は、圧縮すべき波形データを入力し、該波形
データの値を任意の重み係数に従って縮小する演算を行
うものであって、連続する該波形データを複数の区間に
分け、各区間毎に独立に設定した前記重み係数に従って
各区間毎に独立にデータ値縮小演算を行う。圧縮フィル
タ手段では、縮小演算手段から出力された波形データを
入力し、該波形データに対してデータ圧縮フィルタ処理
を施す。圧縮フィルタ手段で使用するフィルタ係数は、
係数発生手段により、線形予測法によって作成される。
この場合、縮小演算手段による縮小処理によって生じる
かもしれないデータ値の不連続性（例えば、重み係数が
変化したときその境目でデータ値が不連続になることが
ある）は、後段の圧縮フィルタ手段によって吸収するこ
とができる。

【０００８】この発明に係る波形データ圧縮装置の別の
態様によれば、圧縮フィルタ手段の後段に縮小演算手段
が設けられる。その場合、縮小演算手段による縮小処理
によって生じるかもしれないデータ値の不連続性や誤差
を吸収するために、圧縮フィルタ手段において、縮小演
算手段の出力信号を入力し、この縮小演算手段の出力波
形データの値を前記重み係数に従って逆に拡大し復元す
る演算手段を具備し、復元したデータに対して圧縮フィ
ルタ係数の演算を行うようにするとよい。

【０００９】 この発明に係る波形データ再生装置によ
れば、波形記憶手段に記憶された波形データは、所定の
データ圧縮処理が施されてなると共に、該波形データを
複数の区間に分割して該各区間毎に独立に設定した重み
係数に従って該各区間毎に独立にデータ値縮小処理が施
されてなるものであり、波形記憶手段から読み出された
波形データに対して圧縮データ復調処理を施す圧縮デー
タ復調手段のみならず、各区間毎の重み係数に応じて縮
小されたデータ値を元の大きさに戻す演算を、前記波形
記憶手段から読み出された波形データに対して施す演算
手段を具えている。これにより、データ圧縮処理が施さ
れると共に重み係数に応じたデータ値縮小処理が施され
た波形データを、確実に復調・再生することができる。

【００１０】 この発明に係る波形データ圧縮方法の実
施の態様のいくつかを列挙すると次のようである。 ａ）前記第３のステップを前記第２のステップの前段階
で実行し、前記第２のステップではデータ圧縮フィルタ
を使用してデータ圧縮処理を行うようにしたこと。これ
により、データ縮小化演算によって生じるかもしれない
不連続性やノイズ成分を後段の圧縮フィルタによって吸
収できる。 ｂ）前記第３のステップを前記第２のステップの後段階
で実行し、前記第２のステップではデータ圧縮フィルタ
を使用してデータ圧縮処理を行うようにしたこと。 ｃ）前記各区間毎に１サンプルデータのビット数を制限
する制限ビット数を設定し、前記各区間毎の前記データ
圧縮処理及び縮小処理後のデータが、該区間に対応する
前記制限ビット数に納まるように、各区間毎の前記重み
係数を設定するようにしたこと。これにより、全発音期
間における任意の各区間毎に、波形データのビット数を
望みの数に制御することが容易に行えるので、波形デー
タの作成・管理にとって有利であり、また、波形メモリ
を有効に利用することができる。また、各区間毎の重み
係数を自動的に設定することができるので、有利であ
る。 ｄ）前記第３のステップでは、データシフトによって縮
小処理を行うようにしたこと。これにより、重み係数の
演算が簡単なデータシフトによって行えるので、有利で
ある。 ｅ）前記第２のステップは、２段構成の圧縮フィルタに
よりデータ圧縮処理を行うものであり、前記圧縮フィル
タで使用するフィルタ係数を線形予測法により作成する
ステップを具備し、この係数作成ステップは、１段目の
圧縮フィルタに入力する波形データにハミング窓関数を
乗算し、その乗算結果の自己相関関数に基づき第１の線
形予測係数を算出し、該第１の線形予測係数を１段目の
圧縮フィルタのフィルタ係数として提供するステップ
と、この第１の線形予測係数を１段目の圧縮フィルタの
フィルタ係数として使用して該１段目の圧縮フィルタで
前記波形データの圧縮処理を行うステップと、該１段目
の圧縮フィルタの出力波形データにハミング窓関数を乗
算し、その乗算結果の自己相関関数に基づき第２の線形
予測係数を算出し、該第２の線形予測係数を２段目の圧
縮フィルタのフィルタ係数として提供するステップとを
具備するものであること。このような２段階でのハミン
グ窓関数の演算により、正確な圧縮フィルタ係数を作成
することができる。 ｆ）データ圧縮処理及び縮小処理が施された波形データ
を記憶装置に記憶する第４のステップと、連続する一連
の波形データに関するデータ圧縮処理及び縮小処理が終
了したとき前記記憶装置における該一連の波形データの
記憶位置を指摘するデータを発生し、記憶する第５のス
テップとを更に具備したこと。一連の波形データの記憶
位置の指摘は、スタートアドレスを特定することと、全
体のアドレスサイズを指摘すること、若しくは終了アド
レスを指摘することにより行える。これにより、データ
圧縮及び縮小処理により一連の波形データの全体のサイ
ズ（容量）が予測できないものとなるが、これに備え
て、このような記憶位置指摘データの発生及び記憶によ
り自動的にこのサイズ（容量）が判明し、後での、読出
し・再生処理にとって有利である。この発明に係る波形
データ圧縮装置の実施の態様のいくつかを列挙すると次
のようである。 ｇ）前記圧縮フィルタ手段は、各区間毎に独立に設定し
たフィルタ係数に従って各区間毎にデータ圧縮処理を行
うものであり、１区間分のデータ圧縮処理が終了したと
き前記圧縮フィルタ内の遅延部で保持されているデータ
を一時保存する記憶手段と、或る区間のデータ圧縮処理
をやり直すとき、その直前の区間に関する前記記憶手段
の保存データを呼出して前記圧縮フィルタ内の遅延部に
セットし、やり直しを可能にする制御手段とを更に具え
たこと。これにより、圧縮処理を何回もやり直して、最
適なデータ圧縮を行うことができる。また、その場合
に、直前の区間に関する圧縮フィルタ内の遅延部の信号
状態を再現できるので、何回やり直しを行っても、正確
な圧縮フィルタ演算を行うことができる。 ｈ）前記圧縮処理及び縮小処理が施された各区間毎の波
形データを記憶すると共に、各区間毎の重み係数を記憶
する記憶手段を更に具えたこと。これにより、縮小化さ
れたデータを元の状態に復元するときに、該記憶手段か
ら各区間毎の重み係数を読み出して、復元演算に利用す
ることができるので、有利である。 ｉ）前記記憶手段において、各区間毎の重み係数は、当
該区間よりも前の区間の波形データを記憶している記憶
領域の一部において記憶されていること。これにより、
復元演算の際に、先行区間の波形データの読出し時に、
次の区間の重み係数を読み出しておくことができ、これ
を次の区間の波形データの読出し時に該区間のための復
元用重み係数として即使用することができるので、制御
が簡単かつ確実である、という利点がある。 ｊ）前記圧縮フィルタ手段は、各区間毎に独立に設定し
たフィルタ係数に従って各区間毎に独立にデータ圧縮処
理を行うものであり、前記記憶手段は、各区間毎のフィ
ルタ係数を、当該区間よりも前の区間の波形データを記
憶している記憶領域の一部において更に記憶しているこ
と。これにより、圧縮データの復調演算の際に、先行区
間の波形データの読出し時に、次の区間の圧縮フィルタ
係数を読み出しておくことができ、これを次の区間の波
形データの読出し時に該区間のための圧縮データ復調係
数として即使用することができるので、制御が簡単かつ
確実である、という利点がある。 ｋ）１サンプルデータのビット数を制限する制限ビット
数を任意に設定する設定手段と、前記データ圧縮処理及
び縮小処理後のデータが、設定された前記制限ビット数
に納まるように、前記重み係数を自動的に設定する制御
手段とを更に具えたこと。これにより、波形データのビ
ット数を望みの数に制御することが容易に行えるので、
波形データの作成・管理にとって有利であり、また、波
形メモリを有効に利用することができる。また、重み係
数を自動的に設定することができるので、有利である。 ｌ）前記制御手段は、前記重み係数を最初は所定値に設
定して前記データ圧縮処理及び縮小処理を行わせ、該デ
ータ圧縮処理及び縮小処理後のデータが、前記制限ビッ
ト数に納まらないならば、該重み係数を自動的に切り換
えて前記データ圧縮処理及び縮小処理をやり直させるも
のであること。これにより、最適な重み係数を自動的に
設定することができるので、有利である。この発明に係
る波形データ再生装置の実施の態様の１つを挙げると次
のようである。 ｍ）前記圧縮データ復調のための係数と各区間毎の重み
係数は前記波形記憶手段において波形データと一緒に記
憶されており、前記係数提供手段は、前記波形記憶手段
の読出し出力から前記圧縮データ復調のための係数と重
み係数を分離して取り出すものであること。これによ
り、波形メモリを無駄なく有効に利用することができ、
メモリの節約、という点で有利である。

【００１１】

【実施例】以下、添付図面を参照してこの発明の実施例
を詳細に説明しよう。 −−波形データの圧縮・再生処理の全体の流れ−− まず、この発明の一実施例における波形データの圧縮・
再生処理の全体の流れにつき、図１を参照して概略説明
する。まず最初に圧縮対象波形を用意する。この用意の
仕方の一例としては、自然楽器等によって発音された原
波形をサンプリングして記憶すること、もしくはすでに
外部メモリ等に記憶してある所望の原波形を該外部メモ
リから取り込むこと、などによって行うようにしてよ
い。

【００１２】サンプリングした原波形は、そのまま圧縮
対象波形として使用せずに、必要な加工処理を行ってか
ら圧縮処理を行うようにしてよい。そのような加工処理
としては、例えば、原波形の振幅エンベロープを抽出す
る処理、原波形から振幅エンベロープを除去してその振
幅レベルを均一レベルに規格化する処理、反対に任意の
振幅エンベロープを付与する処理、適当なフィルタリン
グを施す処理、波形の位相を合わせる処理、ノイズ成分
を抽出する処理など各種の処理が有り、そのうち１又は
複数の処理を行うようにしてよい。また、処理済みの原
波形の全てをメモリに記憶せずに、所定区間を切り取っ
て記憶するようにしてよい。その場合に、メモリに記憶
する原波形のスタートアドレスを設定したり、繰り返し
読み出しする区間がある場合はその繰り返し読み出し区
間のアドレスを設定したりする処理も行う。また、繰り
返し読み出しがスムーズに行われるようにするために、
必要な波形加工処理等を行うようにしてもよい。

【００１３】次に、波形データを圧縮してメモリに書き
込む処理を行う。ここではまず、各種の「データ設定」
を行う。この「データ設定」の１つとして読み出しアド
レス設定と書込みアドレス設定がある。読み出しアドレ
ス設定とは、上述のように必要な加工処理が施された原
波形すなわち圧縮対象波形を記憶したメモリから該波形
を読み出すべきアドレスの範囲を設定することである。
つまり、原波形メモリの読み出しスタートアドレスと読
み出し終了アドレス、あるいは繰り返し読み出し範囲を
設定するアドレスなどを設定する。書込みアドレス設定
とは、データ圧縮処理後の波形データをメモリのどのア
ドレス範囲に書き込むべきかを指定するアドレスを設定
する処理である。後述のように、以下の実施例では、デ
ータ圧縮処理後の波形データの１サンプルのビット数
（すなわちデータ長）は必ずしもメモリの１アドレスの
ビット数に一致していず、しかも可変ビット長であり、
しかも、１サンプルが１アドレスに１対１で記憶される
のではなく、詰め込まれて書き込まれるようになってい
る。従って、原波形のデータ量（サンプル数）が判って
いても、データ圧縮処理後の波形データの全記憶アドレ
スがどれだけになるかは、圧縮処理が終わってみなけれ
ば判らない。そこで、この書込みアドレス設定では、最
初のデータを書き込むべきスタートアドレスは設定する
ことができるが、書込み終了アドレスは設定することが
できない。追って説明するように、書込み終了アドレス
は、データ圧縮処理及び書込み処理が終了した時点で、
自動的に記憶され、後の再生処理に便ならしめるように
なっている。

【００１４】ここで行う「データ設定」の別の例とし
て、制限ビット数の設定がある。これは、連続する複数
周期からなる圧縮対象波形を複数の区間（これを単にブ
ロック若しくはブロック区間という）に分け、データ縮
小及び圧縮処理後の１サンプルデータのビット数を各区
間毎に制限するために、各区間毎にその制限ビット数を
任意に設定することである。発音開始から終了に至る波
形の全区間においては、アタック部のように細かな再現
性が要求される部分もあれば、減衰部分のように細かな
再現性がそれほど要求されない部分もある。そこで、再
現の際に要求される精密度に応じて、データ縮小及び圧
縮処理後のビット数を可変するようにすれば、データビ
ット数の縮減にも寄与するので、効率的である。そのた
めに、このように、波形を複数区間に分け、各区間毎に
制限ビット数を任意に設定できるようにしたのである。

【００１５】ここで行う「データ設定」の別の例とし
て、重み係数（シフトデータ）の設定がある。波形圧縮
処理にあたって、所定のデータ圧縮処理を行う一方で、
その所定のデータ圧縮処理の前後及びその最中のいずれ
かの段階で、波形データの値を任意の重み係数に従って
縮小する縮小処理を行うことが、この実施例における特
徴の１つである。そのための重み係数を設定する。以下
の例では、重み付け演算をデータシフトによって行うよ
うにしているため、重み係数をシフトデータとも言う。
以下の実施例では、重み係数（シフトデータ）は、上記
各ブロック区間毎に設定できるようになっており、各ブ
ロック区間毎にそれぞれ独立の重み係数に従ってデータ
縮小処理を行うようになっている。なお、ここで行う
「データ設定」の仕方としては、設定スイッチ等を使用
したマニュアル設定に限らず、外部から設定済みのデー
タを取り込むようにしてもよい。また、重み係数（シフ
トデータ）の設定は、このデータ設定の段階でマニュア
ル若しくは外部入力により設定するようにしてもよい
が、データ圧縮処理の実行中において上記制限ビット数
に応じて自動的に設定及び変更するようにしてもよい。

【００１６】次に、「データ圧縮及び縮小処理」を行
う。ここでは、線形予測法等の所定のデータ圧縮技術に
従う「所定のデータ圧縮処理」と、上記重み係数（シフ
トデータ）に従う「データ縮小処理」を行う。「所定の
データ圧縮処理」は、線形予測法等の所定のデータ圧縮
技術に従う、いわばメインのデータ圧縮処理である。そ
れに対して、「データ縮小処理」は、この「所定のデー
タ圧縮処理」の前乃至後のいずれかの段階で、波形デー
タの値を上記重み係数（シフトデータ）に従って更に縮
小する処理であり、いわばサブのデータ圧縮処理であ
る。この「データ圧縮及び縮小処理」の詳細については
後述する。

【００１７】次に、「データ圧縮及び縮小処理」後の波
形サンプルデータを、可変ビット長のデータに加工する
処理を行う。ここでは、１ブロック区間をさらに複数の
区間（これを単にフレーム若しくはフレーム区間とい
う）に分け、各フレーム区間毎に、波形サンプルデータ
のビット長を決定し、そのビット長に納まるように各波
形サンプルデータのビット数を切り揃える。例えば、各
フレーム区間毎に、波形サンプルデータの有効ビット数
の最大値を検出し、これをそのフレーム区間における波
形サンプルデータの共通のビット長として決定する。例
えば、１６ビット規格で示された波形サンプルデータに
おいて最上位ビットから連続して“０”のビットが５ビ
ット連続しているとすると、その“０”の上位５ビット
が実質的な値に対応していない無視できるビットであ
り、その下位の１１ビットが有効ビットである。そのフ
レーム内の有効ビット数の最大値は、そのフレーム内の
波形サンプルデータの有効ビットをすべてカバーし得る
ビット長である。従って、そのように決定したビット長
で、そのフレーム内のすべての波形サンプルデータのビ
ット数を切り揃えても、有効ビットをすべて残すことが
できる。こうして、波形サンプルデータは、各フレーム
区間毎に可変ビット長のデータとなるように処理され
る。この可変ビット長加工処理は、人手によらずに、有
効ビット数の最大値の検出に基づき自動的に行うことが
できる。勿論、人手によって各フレーム区間毎のデータ
可変ビット長を設定入力することも可能である。

【００１８】次に、可変ビット長に加工された「データ
圧縮及び縮小処理」後の波形サンプルデータを、メモリ
に書き込む処理を行う。前述のように、可変ビット長の
波形サンプルデータをメモリに記憶する場合に、各アド
レスに１対１に記憶するのではなく、詰め込んで記憶す
るようにしているため、１つの波形サンプルデータを、
１アドレスの一部のビット領域に、もしくは複数のアド
レスにまたがって、書き込む制御を行う。また、後段の
再生処理の際に使用できるようにするために、データ圧
縮に使用した圧縮係数、データ縮小に使用した重み係
数、波形サンプルデータのビット数を示すデータ、など
の各種制御データを隠れビットデータとして波形サンプ
ルデータに混在させて書き込む制御を行う。このような
書き込み処理の詳細については後述する。

【００１９】再生処理においては、まず、通常知られて
いるように楽音発生用の各種パラメータ（エンベロープ
設定パラメータや効果設定パラメータ、音色制御パラメ
ータなど）を設定する。そして、鍵盤等の発音指定手段
により発生音の音高指定操作もしくは発音指定操作を行
い、指定された音高に従いメモリから波形サンプルデー
タを順次読み出す。この読み出しに伴い、読み出した波
形サンプルデータは、前述のように、可変ビット長から
なるデータであるため、これを所定の均一のビット長に
直す整合化処理を行う。同時に、波形サンプルデータ中
に混在されている隠れビットデータすなわち各種制御デ
ータを、メモリ読み出しデータの中から取り出し、波形
サンプルデータから分離する処理を行う。このようなビ
ット長整合化処理及び隠れビット分離処理の詳細につい
ては後述する。次に、圧縮化されている波形サンプルデ
ータを所定の符号化フォーム（例えばＰＣＭフォーム）
に復調する復調処理と、任意の重み付けで縮小化されて
いる該波形サンプルデータを均一の重みに復元する演算
処理を行う。その際に、上記のように分離した隠れビッ
トデータすなわち制御データ中に含まれる圧縮係数と重
み係数を使用し、圧縮係数に応じて復調処理を行うと共
に重み係数に応じて重み復元演算処理を行う。これらの
処理についても詳細例は後述する。こうして，最終的に
は、通常のデータフォーム（例えば均一の重みのＰＣＭ
フォームのデータ）に復元された波形サンプルデータ
を、Ｄ／Ａ変換し、音響的に発音する。

【００２０】−−ハード構成例の説明−− 次に、上述のような波形データの圧縮及び再生処理を実
施するために使用することができる電子楽器の一実施例
のハードウェア構成例につき図２により説明する。図２
に示された電子楽器は様々な処理及び制御をマイクロコ
ンピュータによって行うものであり、ＣＰＵ（中央処理
ユニット）１０，プログラム及び各種データを記憶した
ＲＯＭ１１，ワーキング及びデータ記憶用のＲＡＭ１２
を具えている。アナログ信号外部入力部１３は、アナロ
グ音響信号を外部より入力するためのもので、例えばマ
イクロフォン等を含むものである。サンプリング装置１
４はアナログ信号外部入力部１３より入力したアナログ
音響信号をサンプリングし、ＰＣＭ符号化されたディジ
タルの波形サンプルデータに変換するものである。

【００２１】波形メモリ１５は波形データを記憶するた
めの読み書き可能なメモリであり、例えばＲＡＭからな
り、必要に応じてバッテリバックアップその他の手段に
より不揮発化されていてよい。波形メモリインタフェー
ス１６は波形メモリ１５の読み書きを制御するものであ
る。ディスクメモリ装置１７は波形データを記憶するた
めの大容量メモリとそのドライバからなるものであり、
内蔵式ハードディスクあるいは着脱式フロッピーディス
クなど、どのようなタイプのものでもよい。ディスクイ
ンタフェース１８はディスクメモリ装置１７に対する読
み書きデータのインタフェースである。ＤＭＡコントロ
ーラ１９は、ディスクメモリ装置１７の読み書きをＤＭ
Ａ方式で制御するものであり、該ディスクメモリ装置１
７と波形メモリ１５との間の波形データの転送等に際し
て使用される。

【００２２】アナログ信号外部入力部１３より入力した
アナログ音響波形信号をＰＣＭ符号化してなる波形サン
プルデータに対して、波形データ圧縮処理を施す。この
外部よりサンプリングした圧縮対象たる原波形データ
は、波形メモリ１５に記憶するようにしてもよいし、デ
ィスクメモリ装置１７に一旦記憶するようにしてもよ
い。原波形データに対する前述の必要に応じた加工処理
（エンベロープ除去やアタック部及び繰り返し部の抽出
又は作成など）は、この電子楽器のマイクロコンピュー
タを使用して行ってもよいし、ディスクメモリ装置１７
に一旦記憶して別途の波形プロセッサ若しくは波形処理
用コンピュータにセットし、そこで行ってもよい。前者
の場合は、その加工処理の過程でのバッファメモリとし
てはＲＡＭ１２や波形メモリ１５の所定エリアを使用し
てよく、最終的に加工処理済みの多数のサンプル点から
なる複数周期の圧縮対象波形データが波形メモリ１５に
記憶される。後者の場合は、加工処理済みの多数のサン
プル点からなる複数周期の圧縮対象波形データを、ディ
スクメモリ装置１７からこの電子楽器内に取り込み、波
形メモリ１５に記憶する。勿論、別途の適宜のサンプリ
ングシステムでサンプリングした原波形データをフロッ
ピーディスク等に記憶し、これをディスクメモリ装置１
７からこの電子楽器内に取り込み、波形メモリ１５に記
憶するようにしてもよい。

【００２３】上記のようにして波形メモリ１５内に準備
された圧縮対象波形に対して所定のデータ圧縮処理及び
縮小化処理を施す。この実施例では、データ圧縮処理及
び縮小化処理は、マイクロコンピュータの制御に基づき
実行される。操作子部２０は、電子楽器の操作パネル部
において通常設けられている音色選択／設定／制御用の
各種スイッチやその他楽音要素や各種効果を選択／設定
／制御するためのスイッチやディスプレイ等を具備して
いるほか、波形の加工処理やデータ圧縮処理及び縮小化
処理の際に前述の各種のデータを設定するために使用す
るスイッチやディスプレイ等を具備していてよいが、そ
の詳細は省略する。波形バッファメモリ２１は、データ
圧縮処理及び縮小化処理を実行しているときに、処理中
の若しくは処理済みの波形データを一時記憶するバッフ
ァである。このバッファメモリ２１に記憶したデータ圧
縮及び縮小処理済みの波形データを読み出し、前述の詰
め込み処理及び隠れビット挿入処理を行いながら、該処
理済み波形データを波形メモリ１５に書き込む。

【００２４】鍵盤部２２は通常知られているように、発
生すべき楽音の音高を指定するための複数の鍵を具備し
ている。楽音の再生に際しては、操作子部２０で、通常
知られているように楽音発生用の各種パラメータを所望
の状態に設定する。そして、鍵盤部２２で所望の鍵を押
圧する。音源部２３は、操作子部２０における各種パラ
メータ設定状態及び鍵盤部２２の押鍵情報に応じて、波
形メモリ１５から波形データを読み出し、これに基づき
楽音信号を発生するものである。この音源部２３では、
前述のデータビット長整合化処理及び隠れビット分離処
理を行うようになっていると共に、圧縮化されている波
形サンプルデータの復調処理及び重み復元演算処理も行
う。音源部２３から発生されたディジタル波形サンプル
信号はＤ／Ａ変換器２４でアナログ信号に変換され、サ
ウンドシステム２５に与えられて、音響的に発音され
る。

【００２５】−−ブロック及びフレームの説明−− 波形メモリ１５に記憶されている圧縮対象波形は、ＰＣ
Ｍ符号化された一定ビット長（例えば１サンプルが１６
ビット）のデータであり、多数のサンプル点かなる。こ
れを圧縮処理する場合、前述のようにブロック区間とフ
レーム区間に分けて取り扱う。一例として、１つのブロ
ックは１０２４サンプルからなり、１音に対応する一連
の圧縮対象波形は、通常、全体としてそれよりも多数の
サンプル数からなり、従って、ブロック区間も複数ブロ
ックに区分することができる。１つのブロックは６４フ
レーム区間からなり、従って、１フレーム区間は１６サ
ンプル点からなる。波形データの圧縮及び縮小処理にあ
たっては、各ブロック区間毎に夫々固有の圧縮係数及び
重み係数に従って処理を行う。つまり、圧縮係数及び重
み係数は、１つのブロック区間内では共通である。波形
データの可変ビット長加工処理にあたっては、各フレー
ム区間毎に夫々固有の可変ビット長に設定する。つま
り、波形サンプルデータのビット長は１つのフレーム区
間内では共通である。

【００２６】−−圧縮及び書込みの概略−− 図３は、波形データの圧縮からメモリへの書込みに至る
までの処理の全体像の概略を示すフローチャートであ
り、マイクロコンピュータによる制御の下で実行される
ものである。まず、ステップ３０では、前述の「データ
設定」で設定された各種データを受け取り、データ圧縮
処理を開始できる状態にする。例えば、波形メモリ１５
における圧縮対象波形の読み出しスタートアドレスや各
ブロック毎の制限ビット数データなどが、前述のよう
に、操作者の希望に応じて設定されるので、これを受け
取る。次のステップ３１では、圧縮処理中のブロック区
間を識別するためのブロック番号をカウントするブロッ
クカウンタと、該ブロック内のサンプル点を識別するた
めのサンプル番号をカウントするサンプルカウンタの内
容を初期値０にリセットする。また、各種レジスタの内
容を所定の初期値に夫々設定する。例えば、制限ビット
数を記憶するレジスタには、各ブロック毎に設定された
制限ビット数データをセットする。

【００２７】次のステップ３２では、上述のように設定
された読み出しスタートアドレスに基づき、圧縮対象波
形の最初の１ブロック区間の波形データを波形メモリ１
５から読み出す。そして、この最初の１ブロック区間の
波形データに対して、所定のデータ圧縮処理及び縮小化
処理を施す。このデータ圧縮処理及び縮小化処理の具体
例については追って説明する。次のステップ３３では、
波形スタートアドレステーブルＷＳＴに、これから圧縮
する波形データを記憶するメモリエリアのスタートアド
レスを指示するデータを記憶する。圧縮した波形データ
を波形メモリ１５に書き込むとき、この波形スタートア
ドレステーブルＷＳＴに記憶したスタートアドレスを参
照し、そのスタートアドレスから圧縮波形データの書込
みを開始する。そして、該圧縮波形データを読み出すと
きは、この波形スタートアドレステーブルＷＳＴに記憶
したスタートアドレスを参照し、そのスタートアドレス
から読み出しを開始する。次のステップ３４では、圧縮
波形データを記憶する領域のヘッダ部において、該圧縮
波形データのヘッドデータを書き込む。

【００２７】ここで、波形メモリ１５における圧縮波形
データの記憶領域のフォーマットを例示すると、図４の
ようである。波形番号１〜ｎは、ｎ種類の音若しくは音
色に対応するものであり、ｎ種類の音若しくは音色に対
応する波形データを波形メモリ１５で記憶しておくこと
ができる。ｎの数は固定であってもよいし、可変であっ
てもよい。波形スタートアドレステーブルＷＳＴは、各
波形番号１〜ｎ毎のスタートアドレスデータを記憶す
る。データエリアは、各波形番号１〜ｎ毎の波形データ
を記憶するエリアであり、各波形番号１〜ｎに対応して
それぞれヘッダ部と波形サンプルデータ記憶部を有して
いる。前記ステップ３２では、これから圧縮処理をしよ
うとする波形に割当てた波形番号に対応する波形スター
トアドレステーブルＷＳＴにスタートアドレスデータを
書き込む。そして、このスタートアドレスデータは、デ
ータエリアにおける当該波形番号に関する波形データ記
憶エリアの先頭アドレスを特定する。

【００２８】ヘッダ部に記憶するヘッドデータの一例を
示すと、波形名データ、圧縮有無フラグデータ、エンベ
ロープ識別データ、イニシャル再生制御データ、アドレ
スサイズデータ（若しくは終了アドレスデータ）などが
ある。波形名データとは波形名（例えば音色名）を示す
データである。圧縮有無フラグデータとは、この波形が
圧縮処理を施したものであるか否かを示すフラグであ
る。この実施例では、圧縮処理を施すことを前提として
説明を行っているが、圧縮処理を行わないことを選択す
ることも可能であるので、このようなフラグが設けられ
ている。エンベロープ識別データとは、この波形データ
が、発音開始から終了に至るまでの全体の音量エンベロ
ープが付与されているものであるか、あるいはアタック
部のみエンベロープが付与されているものであるか、あ
るいは時変動する音量エンベロープは付与されていない
（つまり一定レベルに規格化してある）か、等の音量エ
ンベロープ付与状態を識別するデータである。

【００２９】イニシャル再生制御データとは、最初のブ
ロック区間及びフレーム区間の波形データを再生するの
に必要な各種の制御データのことであり、圧縮化されて
いる波形サンプルデータを復調するために必要な圧縮係
数データ、重み復元演算処理に必要な重み係数データ、
データビット長を整合化するのに必要なビット数デー
タ、などからなる。データ圧縮と重み付け縮小化処理は
１ブロック内で共通であり、可変データビット長は１フ
レーム内で共通であるため、イニシャル再生制御データ
は、第１ブロックに関する圧縮係数及び重み係数データ
と、第１ブロックの第１フレームに関するビット数デー
タとからなるものである。なお、第２ブロック以降の各
ブロックに関する圧縮係数及び重み係数データは、当該
ブロックの１つ前のブロックの波形サンプルデータの記
憶エリアにおいて隠れビットデータとして該波形サンプ
ルデータに混在させて書き込むようにする。また、第１
ブロックの第２フレーム以降の各フレームに関するビッ
ト数データは、当該フレームの１つ前のフレームの波形
サンプルデータの記憶エリアにおいて隠れビットデータ
として該波形サンプルデータに混在させて書き込むよう
にする。第１ブロックに関する圧縮係数及び重み係数デ
ータと、第１ブロックの第１フレームに関するビット数
データは、その前のブロック又はフレームが存在してい
ないので、イニシャル再生制御データとしてヘッダ部に
記憶しておくのである。

【００３０】アドレスサイズデータ（若しくは終了アド
レスデータ）は、この波形番号に係る波形データを記憶
している全体のアドレス数（アドレスサイズ）を示すデ
ータである。これは、この波形番号に係る最後の波形サ
ンプルデータを記憶しているアドレスつまり終了アドレ
スを示すデータであってもよい。前述のように、データ
圧縮処理後の波形データの１サンプルのビット数（すな
わちデータ長）は必ずしもメモリの１アドレスのビット
数に一致していず、しかも可変ビット長であり、しか
も、１サンプルが１アドレスに１対１で記憶されるので
はなく、詰め込まれて書き込まれるようになっているた
め、データ圧縮処理後の波形データの全記憶アドレスが
どれだけになるかは、圧縮処理が終わってみなければ判
らない。そのため、データ圧縮処理及び書込み処理が終
了した時点で判明するアドレスサイズデータ若しくは終
了アドレスデータをこのヘッダ部に書込み、後の再生処
理に便ならしめるようになっている。従って、前記ステ
ップ３４の段階では、アドレスサイズデータ若しくは終
了アドレスデータはヘッダ部に書き込まれない。

【００３１】なお、ヘッダ部に記憶するヘッドデータ
は、上記の例に限らず、必要に応じてどのようなデータ
であってもよい。例えば、波形の一部区間を繰返し読み
出すようにする場合は、その繰返し読み出し区間を指定
するためのループアドレスデータを記憶しておくように
してよい。また、複数のデータ圧縮方式のいずれかに従
って選択的にデータ圧縮を行う場合は、選択したデータ
圧縮方式を示すデータをヘッダ部に記憶し、復調に便な
らしめるものとする。あるいは、原波形の名前を示すデ
ータをヘッダ部に記憶しておき、適宜読み出して表示し
て、演奏者の参考に供することができるようにしてもよ
い。

【００３２】図３に戻ると、ステップ３５では、圧縮対
象波形の次の１ブロック区間の波形データを波形メモリ
１５から読み出し、そして、この読み出した１ブロック
区間の波形データに対して、所定のデータ圧縮処理及び
縮小化処理を施す。ステップ３３の処理によってデータ
圧縮処理及び縮小化処理が施された第１ブロックの波形
データは、波形バッファメモリ２１（図２）に一時記憶
されている。そして、このステップ３５の処理によって
データ圧縮処理及び縮小化処理が施された第２ブロック
の波形データも、波形バッファメモリ２１に一時記憶さ
れる。このように波形バッファメモリ２１には、隣接す
る２つのブロック（先行するブロックとその次のブロッ
ク）の圧縮及び縮小処理済み波形データがそれぞれ一時
記憶されるようになっている。

【００３３】次のステップ３６では、波形バッファメモ
リ２１に一時記憶している波形データのうち先行するブ
ロックの波形データを、可変ビット長のデータに加工し
て、これを波形メモリ１５に書き込む処理を行う。ここ
では、先行するブロックの波形データを書き込む際に、
前ステップ３５で圧縮処理が終了した次のブロックに関
する圧縮係数及び重み係数データを波形データに混在さ
せて書き込む処理を行う。この可変ビット長加工処理及
び書き込み処理の具体例については追って詳述する。な
お、このステップ３６では最初は第１ブロックの波形デ
ータについてビット長加工及び書き込み処理を行うが、
その場合書き込みの先頭アドレスは前記スタートアドレ
ステーブルＷＳＴによって指示される。

【００３４】次のステップ３７では全ての波形データの
圧縮を終了したかを判断する。まだ、終了していなけれ
ば、ステップ３８に行き、次のブロックを指示する。そ
して、前記ステップ３５に戻り、該指示した次ブロック
についての波形データの圧縮及び縮小化処理を行い、ス
テップ３６の処理を行う。こうして、ブロックを順次切
り換えて、ステップ３５と３６の処理を繰り返す。そし
て、全ての波形データの圧縮を終了すると、ステップ３
７がＹＥＳとなり、ステップ３９に行く。ステップ３９
では、現在処理中の当該波形番号に関するヘッダ部に、
当該波形データに関する前記アドレスサイズデータもし
くは終了アドレスデータを書き込む。詳しくは特に説明
しないが、圧縮された波形データを波形メモリ１５に書
き込む際にはアドレスポインタによって書き込みアドレ
スを適切に指定するので、全ての波形データの圧縮を終
了したときアドレスポインタは終了アドレスを指示して
いる。従って、ステップ３９では、当該波形データに関
する前記アドレスサイズデータもしくは終了アドレスデ
ータが自動的に判明するので、これを書き込むのであ
る。

【００３５】−−圧縮及び縮小化処理（第１の実施例）
−− 前記ステップ３２及び３５で実行する波形データの圧縮
及び縮小化処理は、マイクロコンピュータの制御の下で
行われる。図５はマイクロコンピュータの制御の下で行
われる波形データ圧縮及び縮小化処理の一実施例（第１
の実施例）を示す機能ブロック図である。この波形デー
タ圧縮及び縮小化処理については、図示のような機能ブ
ロック図に従って説明を行うことにし、フローチャート
の提示を省略する。勿論、マイクロコンピュータによる
制御に限らず、図示のような機能ブロック図に従うハー
ドウェア回路によって波形データ圧縮及び縮小化処理を
行うこともできるのは言うまでもない。この第１の実施
例では、重み係数に応じた波形データの縮小化処理を、
フィルタを使用したデータ圧縮処理の前段階で行うよう
にしている。図５において、波形メモリ読み出し部４０
は波形メモリ１５から圧縮対象波形データを読み出すた
めのものであり、制御部４１の制御により読み出しアド
レス信号が与えられる。制御部４１は全体の制御を行う
ためのものであり、各部に制御信号を与える。ブロック
カウンタ４２は現在処理中のブロック番号をカウントす
るものである。サンプルカウンタ４３は現在処理中のサ
ンプル番号をカウントするものである。

【００３６】前述のように、初期状態において（図３の
ステップ３１において）、制御部４１の制御により、ブ
ロックカウンタ４２とサンプルカウンタ４３を初期値０
にリセットする。そして、１サンプル分の波形データの
圧縮及び縮小処理を行う毎にサンプルカウンタ４３を１
カウントアップする。また、１ブロック分の処理を行う
毎にブロックカウンタ４２を１カウントアップする。ま
た、サンプルカウンタ４３は、１ブロック分の処理を開
始するときに０にリセットされる。また、圧縮対象波形
の範囲を指定する読み出しスタートアドレスが制御部４
１に取り込まれ、波形メモリ１５の読み出しアドレス
は、このスタートアドレスにサンプルカウンタ４３のカ
ウント値を加算し、かつブロックカウンタ４２のカウン
ト値を所定の重みで（１０２４倍の重みで）加算するこ
とにより、特定される。この読み出しアドレスデータ
は、波形読み出し部４０に与えられ、波形メモリ１５か
ら読み出すべきサンプルデータのアドレスを指定する。
また、１フレーム区間は１６サンプルからなるものとし
ているので、サンプルカウンタ４３の５ビット目から上
のビットはフレーム番号を示すデータとしても使用され
る。

【００３７】制限ビット数レジスタ４４は、前述のよう
に各ブロック区間毎に予め設定された制限ビット数を指
示するデータをストアするものであり、図３のステップ
３１による初期設定処理によって各ブロック区間毎の制
限ビット数指示データを該レジスタ４４に取り込む。ブ
ロックカウンタ４２の出力つまりブロック番号データに
応じて、現在処理中のブロックに対応して設定された制
限ビット数指示データをレジスタ４４から読み出す。シ
フトデータ発生部４５は、シフトデータつまり重み係数
を発生するものであり、制限ビット数レジスタ４４から
与えられる当該ブロックに関する制限ビット数指示デー
タ及びその他のデータを考慮して、適切なシフトデータ
つまり重み係数を発生する。このシフトデータ発生部４
５から発生されたシフトデータは、シフトデータレジス
タ４６にレジストされる。シフトデータレジスタ４６に
レジストされたシフトデータつまり重み係数は、シフト
回路４７（つまり重み演算回路）に与えられる。

【００３８】シフト回路４７は、波形読み出し部４０を
介して波形メモリ１５から読み出された波形サンプルデ
ータを入力し、このサンプルデータの値をシフトデータ
に応じたビット数だけ下位にシフトすることにより、該
サンプルデータの値の縮小化演算を行う。例えば、有効
ビット数が１０ビットの波形サンプルデータを２ビット
下位にシフトしたとすると、該波形サンプルデータの有
効ビット数が８ビットに縮小化されることになる。シフ
ト回路４７から出力される波形サンプルデータは圧縮フ
ィルタ部４８に入力される。圧縮フィルタ部４８は、フ
ィルタによるデータ圧縮処理を行なうものである。圧縮
フィルタ部４８のフィルタ係数つまり圧縮係数は、各ブ
ロック区間ごとの波形サンプルデータに基き、線形予測
法に従って、各ブロック区間ごとに算出される。そのた
めに、ハミング窓乗算部４９、ハミングバッフア５０、
係数発生演算部５１、係数レジスタ５２が設けられてい
る。この詳細例については追って説明する。算出された
圧縮係数は、係数レジスタ５２にストアされ、圧縮フィ
ルタ部４８に入力される。

【００３９】圧縮フィルタ部４８から出力された波形サ
ンプルデータは、ブロックバッファ書込制御部５３を介
してブロックバッファ５５に一時記憶される。ブロック
バッファ５５に記憶されたデータはブロックバッファ読
出制御部５４によって適宜読出制御され、圧縮フィルタ
部４８に入力される。これは圧縮フィルタ部４８として
１段のフィルタ回路を使用し、ここにデータを巡回させ
ることにより２段の圧縮フィルタを構成するためであ
る。従って、正確には２巡目に圧縮フィルタ部４８から
出力される波形サンプルデータが圧縮処理済みのデータ
である。ビット数検出部５６は、圧縮フィルタ部４８か
ら出力された圧縮処理済みの波形サンプルデータの有効
ビット数を検出するものである。例えば、１６ビット規
格で出力される圧縮処理済みの波形サンプルデータにお
いて、上位側の“０”のビットを除外し、“１”が立っ
ているビットのうち最も上位のビットから下のビット数
を有効ビット数として検出する。そして、このビット数
検出部５６では、各フレーム区間毎にその有効ビット数
の最大値を検出し、フレーム別ビット数データＦＢＮと
して出力する。このフレーム別ビット数データＦＢＮ
は、ブロックバッファ書込制御部５３を介してブロック
バッファ５５に一時記憶され、フレーム毎の可変ビット
長加工処理の際に利用される。また、ビット数検出部５
６では、このフレーム別ビット数データＦＢＮとビット
数レジスタ５７にストアされているビット数データとを
比較し、今回求めたフレーム別ビット数データＦＢＮの
方が大きければ、これをビット数レジスタ５７にストア
する。

【００４０】こうして、１ブロック分の処理を終了した
とき、最終的にビット数レジスタ５７にストアされてい
るビット数データが、そのブロックにおける有効ビット
数の最大値であり、これを最大ビット数データＭＢＮと
してシフトデータ発生部４５に与える。シフトデータ発
生部４５では、１ブロック分の処理を終了したとき、制
限ビット数レジスタ４４から与えられる当該ブロックの
制限ビット数データと最大ビット数データＭＢＮとを比
較し、最大ビット数データＭＢＮの方が大きい場合は、
圧縮後の波形データが当該ブロックに対応して設定した
制限ビット数を上回っているので、制御部４１に対して
当該ブロックに関する圧縮及び縮小処理のやり直しを命
ずると共に、シフトデータレジスタ４６に与えるシフト
データの値を前回よりも大きくする。こうして、シフト
データすなわち重み係数の値を最初は適当な所定値（一
定値もしくはブロック毎に任意に設定した値）として、
当該ブロックに対応して設定した制限ビット数との関係
から判断して、自動的にこのシフトデータすなわち重み
係数の値を切り換えて、当該ブロックに関する圧縮及び
縮小処理のやり直しを行い、最終的に、データ圧縮及び
縮小処理後のデータが、当該ブロックに対応して設定さ
れた制限ビット数に納まるように、シフトデータすなわ
ち重み係数を自動的に制御するようになっている。最終
的に確定した当該ブロックに関するシフトデータすなわ
ち重み係数は、ブロックバッファ書込制御部５３を介し
てブロックバッファ５５に一時記憶され、後に、波形サ
ンプルデータと共に波形メモリ１５に書き込まれる。勿
論、このようなシフトデータすなわち重み係数の自動決
定法を採用せずに、ブロック毎にマニュアル設定等する
ようにしてもよい。

【００４１】シフトデータ発生部４５は、１ブロック分
の処理を終了したとき、制限ビット数レジスタ４４から
与えられる当該ブロックの制限ビット数データと最大ビ
ット数データＭＢＮとを比較し、最大ビット数データＭ
ＢＮの方が小さい場合は、圧縮後の波形データが当該ブ
ロックに対応して設定した制限ビット数内に納まってい
るので、当該ブロックに関する処理を終了して次のブロ
ックの処理に移るよう、ブロックカウントアップ指示信
号をブロックカウンタ４２及び制御部４１に与える。こ
れにより、ブロックカウンタ４２は１カウントアップさ
れ、次のブロックの処理を行うことを指示する。ブロッ
クバッファ５５は図２の波形バッファメモリ２１に含ま
れているバッファメモリであり、そのメモリフォーマッ
トを例示すると図６のようである。このブロックバッフ
ァ５５は、波形データバッファＢＷ（Ａ）とＢＷ（Ｂ）
を有しており、それぞれに１ブロック分の波形サンプル
データを一時記憶することができ、合計２つのブロック
の波形サンプルデータを一時記憶することができるよう
になっている。どちらのバッファＢＷ（Ａ），ＢＷ
（Ｂ）に書き込むべきかは、ブロックカウント値の偶／
奇に応じて交互に切り換えられるようになっている。こ
のように、２ブロック分の波形データバッファＢＷ
（Ａ）とＢＷ（Ｂ）を有している理由は、波形メモリ１
５に或るブロックの波形データを書き込むときにその次
のブロックに関する圧縮係数及びシフトデータ（重み係
数）を隠れビットデータとして一緒に書き込むように制
御するためである。なお、このブロックバッファ５５に
一時記憶する隣接する２つのブロックを便宜上ブロック
Ａ，ブロックＢと称する。

【００４２】パラメータバッファＢＰ（Ａ），ＢＰ
（Ｂ）は、隠れビットデータとして波形サンプルデータ
に混在させて書き込むべき制御データを一時記憶するた
めのものであり、当該ブロックＡまたはＢの圧縮係数及
びシフトデータ（重み係数）と、当該ブロックＡまたは
Ｂ内の各フレーム毎のビット数データ（フレーム別ビッ
ト数データＦＢＮ）とを記憶する。ヘッダバッフアは、
波形メモリ１５のヘッダ部に記憶すべきヘッドデータを
一時記憶しておくためのバッファである。フィルタディ
レイバッファは、圧縮フィルタ部４８内で信号の単位遅
延を行うための遅延回路部において前ブロックに関する
圧縮処理の終了時に保持していた信号データを、一時保
存するためのものである。これは、前述のように、圧縮
及び縮小処理後の波形サンプルデータのビット数が制限
ビット数内に納まらなかった場合に、１ブロック分のデ
ータの圧縮及び縮小処理をやり直すことに備えたもので
ある。すなわち、そのようなやり直しを可能にするに
は、圧縮フィルタ部４８内の遅延回路部における信号デ
ータの内容は、前ブロックに関する圧縮処理の終了直後
の内容に再現されなければならない。そのために、圧縮
フィルタ部４８内の遅延回路部において前ブロックに関
する圧縮処理の終了時に保持していた信号データを、フ
ィルタディレイバッファにおいて一時保存しておき、次
のブロックに関する圧縮処理においてやり直しが要求さ
れたとき、このフィルタディレイバッファの保存データ
を圧縮フィルタ部４８内の遅延回路部にセットし、当該
ブロックに関する圧縮処理を行うための初期状態を再現
してやるのである。

【００４３】図５に戻り、可変ビット長加工及び書込処
理部５８は、ブロックバッフア５５に記憶した１ブロッ
ク分の圧縮処理済データを読み出し、このデータビット
数を各フレーム区間毎の最大ビット数データＦＢＮのビ
ットサイズに切り揃える「可変ビット長加工処理」を行
うと共に、次ブロックの圧縮係数及びシフトデータ（重
み係数）を波形サンプルデータの中に混在させて書き込
み、かつ次フレームの可変ビット数ＦＢＮを示すデータ
を波形サンプルデータの中に混在させて書き込む処理な
どを行うものである。その詳細例については追って説明
する。

【００４４】−−圧縮フィルタ部の説明（第１の実施
例）−− 図７はシフト回路部４７と圧縮フィルタ部の基本構成例
を概念的に示すもので、圧縮フィルタ部は、２次フィル
タ４８Ａ，４８Ｂを２段縦続接続してなるものである。
１段目のフィルタ４８Ａではシフト回路部４７から出力
された縮小処理済の波形サンプルデータを遅延部ＤＡ0
に入力し、この遅延部ＤＡ0の出力に対して乗算器Ｍ0で
係数ａ0を乗算する。また、遅延部ＤＡ0の出力を２番目
の遅延部ＤＡ1に入力し、この遅延部ＤＡ1の出力に対し
て乗算器Ｍ1で係数ａ1を乗算する。こうして、１サンプ
ル前のデータと２サンプル前のデータに係数を乗じた積
を加算器ＡＤＤで加算し、その和（たたみこみ和）を減
算器ＳＵＢで現サンプル点のデータから減算する。減算
器ＳＵＢの出力は２段目のフィルタ４８Ｂに入力され
る。２段目のフィルタ４８Ｂは１段目のフィルタ４８Ａ
と同一構成であり、係数ｂ0，ｂ1が異なる。このように
２次フィルタ４８Ａ，４８Ｂを２段縦続接続してなる構
成を採用したことにより、データ圧縮処理が効率的に行
えると共に、圧縮係数の設定も容易になるという利点が
ある。また、圧縮フィルタ部４８として１段分の２次フ
ィルタのハードウェア回路を用意し、これを時分割利用
すればよいので、ハードウェア構成も簡単になる。

【００４５】図８は１段分の２次フィルタからなる圧縮
フィルタ部４８のハードウェア回路の一例を示すもので
あり、現サンプル点の入力波形サンプルデータからたた
みこみ和を減算するための減算器５９の出力をリミッタ
６０を通して出力するようになっている。また、このリ
ミッタ６０の出力に加算器６１で前記たたみこみ和を加
算することにより、現サンプル点の入力波形サンプルデ
ータを再現し、これをリミッタ６２を介して遅延部６
３，６４に入力する。乗算器６５，６６では各遅延部６
３，６４の出力に対して圧縮係数ｃ0，ｃ1を乗算し、そ
のたたみこみ和を加算器６７で求める。圧縮係数ｃ0，
ｃ1の値は、この圧縮フィルタ部４８を１段目のフィル
タ４８Ａとして使用するときａ0，ａ1であり、２段目の
フィルタ４８Ｂとして使用するときｂ0，ｂ1である。な
お、前述のやり直し処理のときは、遅延部６３，６４に
前記フィルタディレイバッフアの内容（前ブロックに関
する圧縮処理の終了時に保持していた信号データ）をセ
ットする。

【００４６】−−圧縮係数の発生−− 次に、前記ハミング窓乗算部４９、ハミングバッフア５
０、係数発生演算部５１、係数レジスタ５２を使用した
線形予測法に従う圧縮フィルタ係数の発生演算の手順の
一例について図９を参照して説明する。まず、波形メモ
リ１５から１ブロック分（１０２４サンプル分）の波形
サンプルデータを順次読み出し、これをハミング窓乗算
部４９に入力し、ハミング窓関数を乗算する。この場
合、ハミング窓関数も１０２４サンプルからなり、ハミ
ング窓関数の各サンプル値を１ブロック分（１０２４サ
ンプル分）の波形サンプルデータにそれぞれ乗算する。
そして、その積Ｓｎ（ただしｎ＝０，１，２，３，……
１０２３）をハミングバッフア５０にストアする。次
に、係数発生演算部５１では、ハミング窓で重み付けし
た波形サンプルデータＳｎに基づき、次式に従って、自
己相関関数Ｒｉを、ｉ＝０，１，２に関してそれぞれ求
める。 Ｒｉ＝ΣＳnＳn+i （ただしΣの累計範囲は、ｎ＝０
から１０２３まで） 次に、上記のように求めた自己相関関数Ｒｉに基づき、
次式に従って、圧縮係数ｃ0，ｃ1を求める。 ｃ0＝（Ｒ1・Ｒ0−Ｒ1・Ｒ2）／（Ｒ0・Ｒ0−Ｒ1・Ｒ1） ｃ1＝（Ｒ2・Ｒ0−Ｒ1・Ｒ1）／（Ｒ0・Ｒ0−Ｒ1・Ｒ1） なお、１段目の圧縮フィルタ係数を求めているとき、上
記ｃ0，ｃ1はａ0，ａ1に対応し、２段目の圧縮フィルタ
係数を求めているとき、上記ｃ0，ｃ1はｂ0，ｂ1に対応
する。

【００４７】次に、今求めた圧縮フィルタ係数ｃ0，ｃ1
が１段目のものであるかを確認し、そうであれば、今求
めた圧縮フィルタ係数ｃ0，ｃ1すなわちａ0，ａ1を係数
レジスタ５２にストアすると共に、圧縮フィルタ部４８
に与え、かつ現在処理中のブロックに関する波形サンプ
ルデータを波形メモリ１５から順次読み出し、これを圧
縮フィルタ部４８に入力し、該圧縮フィルタ係数ｃ0，
ｃ1すなわちａ0，ａ1に従う圧縮処理を行う。こうし
て、１段目のフィルタ４８Ａの出力を求め、これをハミ
ング窓乗算部４９に入力し、ハミング窓関数を乗算す
る。そして、前述と同様の処理を繰り返して、その積Ｓ
ｎをハミングバッフア５０にストアし、そして、自己相
関関数Ｒｉを求め、更に、圧縮係数ｃ0，ｃ1を求める。
今度は、求めた圧縮係数ｃ0，ｃ1は２段目の圧縮フィル
タ係数ｂ0，ｂ1に対応しており、これを係数レジスタ５
２にストアして処理を終了する。説明は前後したが、こ
のようにして、当該ブロックに関する圧縮フィルタ係数
ａ0，ａ1，ｂ0，ｂ1を算出した後、圧縮フィルタ部４８
を使用して当該ブロックの波形サンプルデータの圧縮処
理を前述のように行うのである。

【００４８】−−可変ビット長及び隠れビットの説明−
− ブロックバッフア５５に記憶した１ブロック分の圧縮処
理済データは、可変ビット長加工及び書込処理部５８の
処理によって波形メモリ１５に書き込まれる。図１０は
この可変ビット長加工及び書込処理部５８の処理動作を
説明するための機能ブロック図である。また、図１１は
この可変ビット長加工及び書込処理部５８によって実行
される可変ビット長加工及び書込処理の手順の概略を示
すものである。換言すれば、図１１は図３のステップ３
６で行う処理を幾分詳細に示すものであり、図１０は図
１１で行う手順と等価な処理を行う機能ブロック図であ
る。まず、この可変ビット長加工及び書込処理部５８に
よって行う波形サンプルデータの可変ビット長加工及び
書込処理ならびに隠れビットデータの書込処理の仕様の
概略について説明すると、次の通りである。なお、図１
２に、可変ビット長加工済みの波形サンプルデータ及び
隠れビットデータのフォーマットの一例を示す。

【００４９】１）可変ビット長 波形サンプルデータのビット数は、１フレーム内では共
通とし、各フレーム毎に可変とする。具体的には、当該
フレームにおける有効ビット数の最大値を検出したもの
である前記フレーム別ビット数データＦＢＮに基づき、
当該フレーム内の各サンプルデータを下位ビットから該
ＦＢＮのビット数分だけ取り出す。これにより、有効ビ
ットが確保されるようにして、当該フレーム内の各サン
プルデータのビット数を減少させることができる。図１
２の例では、フレーム０における波形データのサイズつ
まりビット長は１１ビットであり、フレーム１では１０
ビット、フレーム２では１２ビットである。

【００５０】２）隠れビット ａ）フレーム毎のビット数指示データ 上記のように各フレーム毎に可変ビット長に加工された
波形サンプルデータのビット数を指示するデータは、そ
の前のフレームの波形サンプルデータに混在させて隠れ
ビットデータとして書き込む。このビット数指示データ
は４ビットのデータであり、１ビットずつ分離されて、
前のフレームの最初の４サンプル分の波形データの最下
位ビットＬＳＢの下位側にそれぞれ位置づけられる。図
１２の例では、ビット数指示データに対応する隠れビッ
トデータの各ビットをＨＢ0，ＨＢ1，ＨＢ2，ＨＢ3で示
している。各隠れビットの２進コードづけの重みは、Ｈ
Ｂ3が最上位、以下ＨＢ2，ＨＢ1，ＨＢ0の順である。図
１２の例では、フレーム０の隠れビットＨＢ3〜ＨＢ0の
内容は“１０１０”であり、次フレーム１のデータ長＝
１０ビットを指示する。また、フレーム１の隠れビット
ＨＢ3〜ＨＢ0の内容は“１１００”であり、次フレーム
２のデータ長＝１２ビットを指示する。これらの隠れビ
ットＨＢ0〜ＨＢ3を持つサンプル点では、同一フレーム
内の他のサンプル点に比べて、データ長が実質的に１ビ
ット多い。しかし、このような隠れビットＨＢ0〜ＨＢ3
を持たなければ、すなわち実質的な波形データのサイズ
では、同一フレーム内では一定のサイズである。なお、
第１ブロックの最初のフレーム０に関しては、それに先
行するフレームがないので、前述のように、ヘッダ部に
そのビット数指示データを書き込む。なお、次フレーム
のビット数指示データをその前のフレームの波形データ
に混在させて書き込む理由は、明らかなように、再生処
理の際に前もってビット数指示データを読み出しておく
ことができるようにするためである。

【００５１】ｂ）シフトデータ（重み係数） 各ブロックに関するシフトデータ（重み係数）は、その
前のブロックの波形サンプルデータに混在させて隠れビ
ットデータとして書き込む。このシフトデータ（重み係
数）は４ビットのデータであり、１ビットずつ分離され
て、前のブロックの最初のフレーム０の５番目から８番
目までの４サンプル分の波形データの最下位ビットＬＳ
Ｂの下位側にそれぞれ位置づけられる。図１２の例で
は、シフトデータ（重み係数）に対応する隠れビットデ
ータの各ビットをＨＳ0，ＨＳ1，ＨＳ2，ＨＳ3で示して
いる。

【００５２】ｃ）圧縮係数 各ブロックに関する４つの圧縮係数ａ0，ａ1，ｂ0，ｂ1
は、その前のブロックの波形サンプルデータに混在させ
て隠れビットデータとして書き込む。各圧縮係数は８ビ
ットのデータであり、１ビットずつ分離されて、係数ｂ
1については前のブロックの最初のフレーム０の９番目
から１６番目までの８サンプル分の波形データの最下位
ビットＬＳＢの下位側にそれぞれ位置づけられ、係数ｂ
0については前のブロックの２番目のフレーム１の９番
目から１６番目までの８サンプル分の波形データの最下
位ビットＬＳＢの下位側にそれぞれ位置づけられ、係数
ａ1については前のブロックの３番目のフレーム２の９
番目から１６番目までの８サンプル分の波形データの最
下位ビットＬＳＢの下位側にそれぞれ位置づけられ、係
数ａ0については前のブロックの４番目のフレーム３の
９番目から１６番目までの８サンプル分の波形データの
最下位ビットＬＳＢの下位側にそれぞれ位置づけられ
る。図１２の例では、１つの圧縮係数に対応する隠れビ
ットデータの各ビットをＨＣ0〜ＨＣ7で示している。

【００５３】３）詰め込み記憶 図１３は、図１２のようなフォーマットからなる可変ビ
ット長のデータを実際に波形メモリ１５に詰め込んで記
憶する場合のメモリフォーマットの一例を示すものであ
る。図１３の場合、波形メモリ１５の記憶アドレスのサ
イズすなわちデータ長は１アドレスにつき１６ビットに
固定されており、各アドレスはアドレス信号によってア
クセスされる。１アドレスにつき１サンプル点のデータ
が記憶されるのではなく、可変ビット長のデータが適宜
詰めて記憶される。例えば、アドレスＡ０の最下位ビッ
トにサンプル点０の波形データに伴う隠れビットＨＢ0
が記憶され、その上位１１ビットにサンプル点０の波形
データが記憶され、その上位１ビットにサンプル点１の
波形データに伴う隠れビットＨＢ1が記憶され、その上
位３ビットにサンプル点１の波形データの下位３ビット
が記憶される。また、サンプル点１の波形データの残り
の上位８ビットは、アドレスＡ１の下位８ビットに記憶
される。以下図に示すように各サンプル点の波形データ
と隠れビットのデータとが詰めて記憶される。図１３に
おいて、アドレス領域内に記された数字はそこに記憶す
る波形データのサンプル点番号を示し、斜線を付した部
分は隠れビットを記憶する領域を示す。このように、効
率的にデータを詰め込んで波形メモリ１５に記憶させる
ために、１つのデータが適宜分割され、複数のアドレス
にまたがって記憶されるようになっている。

【００５４】−−可変ビット長加工及び書込処理−− 図１０及び図１１によって、可変ビット長加工及び書込
処理の一例につき説明する。図１０において、制御部６
８は可変ビット長加工及び書込処理部５８の全体の動作
を制御するもので、この制御部６８において図１１のよ
うな処理プログラムを実行し、可変ビット長加工及び書
込処理を制御すると考えてよい。サンプル及びフレーム
カウンタ６９は、ブロックバッファ５５から読み出すべ
き波形データのサンプル番号ＳＮをサンプルクロックＳ
ＣＫに従ってインクリメントするもので、また、１６サ
ンプル毎にフレーム番号ＦＮもインクリメントする。サ
ンプル読出し部７０は、サンプル及びフレームカウンタ
６９によって指定されたサンプル番号ＳＮに対応してブ
ロックバッファ５５から波形データを読み出す制御をす
る。ブロックカウンタ４２（図５）でカウントしたブロ
ック番号データの最下位ビットＢＮＬＳＢがサンプル読
出し部７０に与えられ、圧縮処理を終了したブロック番
号の偶／奇を知らせる。これにより、ブロックバッファ
５５の２つの波形データバッファＢＷ（Ａ），ＢＷ
（Ｂ）（図６）のうちどちらから波形データを読み出す
べきかが指示される。例えば、偶数のブロック番号０，
２，４，…の波形データを波形データバッファＢＷ
（Ａ）の方に記憶し、奇数のブロック番号１，３，５，
…の波形データを波形データバッファＢＷ（Ｂ）の方に
記憶するとすると、ブロック番号データの最下位ビット
ＢＮＬＳＢが“０”ならば、今圧縮処理を終了したのは
偶数番号のブロックであり、これは波形データバッファ
ＢＷ（Ａ）に記憶され、その前のブロックは奇数のブロ
ック番号であり、これは波形データバッファＢＷ（Ｂ）
に記憶されていることになる。従って、先行するブロッ
クは波形データバッファＢＷ（Ｂ）に記憶されている奇
数番号のブロックであり、このバッファＢＷ（Ｂ）の方
から波形データを読み出すよう制御する。反対に、ブロ
ック番号データの最下位ビットＢＮＬＳＢが“１”なら
ば、今圧縮処理を終了したのは奇数番号のブロックであ
り、先行するブロックは波形データバッファＢＷ（Ａ）
に記憶されている偶数番号のブロックであるからこのッ
ファＢＷ（Ａ）の方から波形データを読み出すよう制御
する。

【００５５】シフトデータ読出し部７１は、ブロックバ
ッファ５５内のパラメータバッファＢＰ（Ａ），ＢＰ
（Ｂ）からシフトデータ（重み係数）を読み出す制御を
する。ブロック番号データの最下位ビットＢＮＬＳＢが
このシフトデータ読出し部７１に与えられ、圧縮処理を
終了したブロック番号の偶／奇を知らせる。これによ
り、ブロックバッファ５５の２つのパラメータバッファ
ＢＰ（Ａ），ＢＰ（Ｂ）（図６）のうちどちらからシフ
トデータを読み出すべきかが指示される。例えば、前述
の例の場合、ＢＮＬＳＢが“０”であれば、先行するブ
ロック（奇数番号のブロック）として波形データバッフ
ァＢＷ（Ｂ）のデータを読み出しこれを波形メモリ１５
に書き込むので、その次のブロック（偶数番号のブロッ
ク）に関するパラメータデータはパラメータバッファＢ
Ｐ（Ａ）に記憶されていることになるため、このシフト
データ読出し部７１ではパラメータバッファＢＰ（Ａ）
から該次のブロックに関するシフトデータを読み出す。
反対に、ＢＮＬＳＢが“１”であれば、先行するブロッ
ク（偶数番号のブロック）として波形データバッファＢ
Ｗ（Ａ）のデータを読み出しこれを波形メモリ１５に書
き込むので、このシフトデータ読出し部７１では次のブ
ロックに関するシフトデータをパラメータバッファＢＰ
（Ｂ）から読み出す。

【００５６】圧縮係数読出し部７２は、ブロックバッフ
ァ５５内のパラメータバッファＢＰ（Ａ），ＢＰ（Ｂ）
から圧縮係数ａ0，ａ1，ｂ0，ｂ1を読み出す制御をす
る。前述と同様、ブロック番号データの最下位ビットＢ
ＮＬＳＢがこの圧縮係数読出し部７２に与えられ、その
ブロック番号の偶／奇に応じて、ブロックバッファ５５
の２つのパラメータバッファＢＰ（Ａ），ＢＰ（Ｂ）の
一方から次のブロックに関する圧縮係数を読み出す。次
フレームビット数データ読出し部７３は、サンプル及び
フレームカウンタ６９からのフレーム番号ＦＮに応じ
て、次フレームに関するフレーム別ビット数データＦＢ
Ｎを、ブロックバッファ５５内のパラメータバッファＢ
Ｐ（Ａ），ＢＰ（Ｂ）の一方から読み出す制御をする。
例えば、ブロック番号データの最下位ビットＢＮＬＳＢ
が“０”ならば、先行するブロックとして波形データバ
ッファＢＷ（Ｂ）に記憶されている波形データを読み出
し、これを波形メモリ１５に書き込むので、該先行ブロ
ックのパラメータバッファＢＰ（Ｂ）から次フレームに
関するフレーム別ビット数データＦＢＮを読み出す。こ
こで、読み出したビット数データは、隠れビットデータ
として書き込まれる。

【００５７】現フレームビット数データ読出し部７４
は、サンプル及びフレームカウンタ６９からのフレーム
番号ＦＮに応じて、現在処理中のフレームに関するフレ
ーム別ビット数データＦＢＮを、ブロックバッファ５５
内のパラメータバッファＢＰ（Ａ），ＢＰ（Ｂ）の一方
から読み出す制御をする。例えば、ブロック番号データ
の最下位ビットＢＮＬＳＢが“０”ならば、前述と同様
に、先行するブロックはＢブロックであるから、パラメ
ータバッファＢＰ（Ｂ）から現在処理中のフレームに関
するフレーム別ビット数データＦＢＮを読み出す。ここ
で、読み出したビット数データは、当該フレームの波形
データのビット数を切り揃えるために利用される。隠れ
ビット指示部７５は、サンプル及びフレームカウンタ６
９のサンプル番号ＳＮに応じて、隠れビットデータを挿
入すべきサンプル点であるか及びどの種のデータを隠れ
ビットデータとして埋め込むべきかを判別し、指示する
ものである。図１２を参照して説明したように、次フレ
ームのビット数データ、次ブロックのシフトデータ、及
び次ブロックの各圧縮係数は、所定のサンプル番号（１
ブロック内のサンプル番号）の波形データの下位に、隠
れビットデータとして、分散して埋め込むようになって
いるため、該所定のサンプル番号を判別して、適切な指
示を行うのである。

【００５８】隠れビット付与部７６は、隠れビット指示
部７５からの指示に応じて、隠れビットデータを付加す
べきサンプル番号において、サンプル読出し部７０から
読み出された波形サンプルデータの下位に所定の隠れビ
ットデータの１ビットを追加するものである。シフトデ
ータ読出し部７１，圧縮係数読出し部７２及び次フレー
ムビット数データ読出し部７３から、それぞれ隠れビッ
トデータとして埋め込むべきデータ（４ビットのシフト
データ、８ビットの各圧縮係数ａ0〜ｂ1，４ビットの次
フレームビット数データ）が隠れビット付与部７６に与
えられる。隠れビット付与部７６では、図１２を参照し
て説明したように、所定のサンプル番号に対応して、そ
のうち所定の１ビットを選択して、それを当該サンプル
番号の波形サンプルデータの下位に隠れビットデータと
して付加する。加算部７７は、隠れビット指示部７５か
らの指示に応じて、隠れビットデータを付加すべきサン
プル番号において、現フレームビット数データ読出し部
７４からから読み出した現フレームのビット数データに
１を加算する。これにより、隠れビットデータを付加す
るサンプル点では、現フレームビット数データの値を、
１ビットの付加に対応して１増加してやる。

【００５９】隠れビット付与部７６から出力された波形
データはデータ合成部７８の上位ビット入力ＭＳＢＩＮ
に与えられる。データ合成部７８の下位ビット入力ＬＳ
ＢＩＮにはセレクタ７９の出力が与えられる。データ合
成部７８は、ビット位置指示カウンタ８０から出力され
るビット位置指示データＢＰＰによって指示されたビッ
ト位置の上位に入力ＭＳＢＩＮに与えられた波形データ
が位置するように、合成位置を制御して、上位ビット入
力ＭＳＢＩＮのデータと下位ビット入力ＬＳＢＩＮのデ
ータとを合成し、３２ビットのデータを作成する。デー
タ合成部７８から出力される３２ビットデータはバッフ
ァレジスタ８１で１サンプルクロック遅延される。そし
て、バッファレジスタ８１の３２ビット出力のうち、上
位１６ビットＭＳＢ１６がセレクタ７９の「１」入力に
与えられ、下位１６ビットＬＳＢ１６がセレクタ７９の
「０」入力に与えられると共に波形メモリ書込み部８２
に与えられる。

【００６０】ビット位置指示カウンタ８０は、加算部７
７から出力される現フレームのビット数データをサンプ
ルクロックＳＣＫに応じて加算するモジュロ１６のカウ
ンタであり、そのカウント値に応じてビット位置指示デ
ータＢＰＰを出力する。また、カウント値がオーバーフ
ローしたとき（１６を超えたとき）、オーバーフロー信
号ＯＶＦを出力する。オーバーフロー信号ＯＶＦは、セ
レクタ７９の選択制御入力に加わり、オーバーフローが
生じていない場合は、バッファレジスタ８１の下位１６
ビット出力ＬＳＢ１６をセレクタ７９の「０」入力を介
して選択し、データ合成部７８の下位ビット入力ＬＳＢ
ＩＮに入力する。他方、オーバーフローが生じた場合
は、バッファレジスタ８１の上位１６ビット出力ＭＳＢ
１６をセレクタ７９の「１」入力を介して選択し、デー
タ合成部７８の下位ビット入力ＬＳＢＩＮに入力する。
また、オーバーフロー信号ＯＶＦは、波形メモリ書込み
部８２に与えられ、オーバーフローが生じたときにバッ
ファレジスタ８１の下位１６ビット出力ＬＳＢ１６を波
形メモリ１５に書き込むよう指示する。波形メモリ１５
の書込みアドレスは書込みアドレスカウンタ８３によっ
て指示される。この書込みアドレスカウンタ８３は、最
初に書込みスタートアドレスがセットされ、以後、オー
バーフロー信号ＯＶＦに応じてインクリメントされる。

【００６１】データ合成部７８は、その上位ビット入力
ＭＳＢＩＮに入力されたデータを、ビット位置指示デー
タＢＰＰの指示に応じて、３２ビット出力のうちいずれ
かのビット位置範囲に導き、出力する。また、その下位
ビット入力ＬＳＢＩＮに入力された１６ビットデータ
は、そのまま３２ビット出力のうち下位１６ビットの範
囲に導いて出力するが、上位ビット入力ＭＳＢＩＮに入
力されたデータが導かれるビット位置ではこの上位ビッ
ト入力ＭＳＢＩＮに入力されたデータが優先して出力さ
れる。何故ならば、下位ビット入力ＬＳＢＩＮに入力さ
れた１６ビットデータのうち上位寄りの“０”のビット
に、上位ビット入力ＭＳＢＩＮに入力されたデータが詰
め込まれるので、事実上、上位ビット入力ＭＳＢＩＮに
入力されたデータがそのまま出力側に現われる。ビット
位置指示データＢＰＰは０から１５までの１６通りの値
をとり、この値によりデータ合成部７８の３２ビット出
力のうち下位１６ビットのうちのいずれかのビット位置
を指示し、この指示ビット位置に上位ビット入力ＭＳＢ
ＩＮに入力されたデータの最下位ビットが来るように、
該データを導く。サンプル番号０のデータがデータ合成
部７８の上位ビット入力ＭＳＢＩＮに入力されたとき、
ビット位置指示カウンタ８０の値が０であり、ビット位
置指示データＢＰＰが０を指示しているとして、データ
合成状態の一例を図１４に示す。このとき、データ合成
部７８の上位ビット入力ＭＳＢＩＮに入力されたサンプ
ル番号０のデータは、図１４の（ａ）に示すように、デ
ータ合成部７８の最下位ビット寄りに詰め込まれる。

【００６２】次のサンプルタイミングでは、データ合成
部７８の下位１６ビットＬＳＢ１６のデータがレジスタ
８１及びセレクタ７９の「０」入力を介して、データ合
成部７８の下位ビット入力ＬＳＢＩＮに与えられる。こ
のとき、ビット位置指示カウンタ８０は、サンプル番号
０のデータのビット数ｘをカウントしており、ビット位
置指示データＢＰＰがｘを指示している。また、このと
き、次のサンプル番号１のデータがデータ合成部７８の
上位ビット入力ＭＳＢＩＮに入力されており、これが、
ＢＰＰ＝ｘの指示に応じて、図１４の（ｂ）に示すよう
に、サンプル番号０のデータのすぐ上位のビット位置範
囲に詰め込まれる。図１４の（ｂ）に示すデータがレジ
スタ８１から出力されるとき、ビット位置指示カウンタ
８０ではサンプル番号１のデータのビット数ｘが更に加
算され、そのカウント値が２ｘとなる。この値２ｘは、
オーバーフローを生じる値であるとする。すると、この
オーバーフローにより、レジスタ８１の下位１６ビット
データＬＳＢ１６が波形メモリ１５に書き込まれる。つ
まり、サンプル番号０のデータとサンプル番号１のデー
タの一部が１アドレス＝１６ビットにきっちりと詰め込
まれて書き込まれる。

【００６３】 そのとき、セレクタ７９は、レジスタ８
１の上位１６ビットデータＭＳＢ１６を「１」入力を介
して選択し、データ合成部７８の下位ビット入力ＬＳＢ
ＩＮに入力する。すなわち、サンプル番号１のデータの
残りがデータ合成部７８の下位ビット入力ＬＳＢＩＮに
入力される。このとき、データ合成部７８の上位ビット
入力ＭＳＢＩＮには次のサンプル番号２のデータが入力
される。そして、ビット位置指示カウンタ８０の値は、
ＢＰＰ＝２ｘ−１６であり、この指示に応じて、図１４
の（ｃ）に示すように、サンプル番号１の残りのデータ
のすぐ上位のビット位置範囲にサンプル番号２のデータ
が詰め込まれる。こうして、ビット数データによって指
示された有効ビット数（隠れビットデータを伴う場合は
それに１プラスした値）分だけのデータだけが抽出さ
れ、無駄なく詰め込まれて、波形メモリ１５に書き込ま
れる。

【００６４】次に、図１１に従って、可変ビット長加工
及び書込処理の全体の流れに沿って説明を行うと、ま
ず、最初のブロックの処理の際に書込みスタートアドレ
スを取り込み、書込みアドレスカウンタ８３にセットす
る。そして、各ブロックの処理を開始するときに、その
ときのブロック番号データの最下位ビットＢＮＬＳＢを
取り込み、前述のブロック番号の偶／奇判断に使用す
る。次に、サンプル及びフレームカウンタ６９をリセッ
トする。そして、ブロックバッファ５５における一方の
波形データバッファＢＷ（Ａ）又はＢＷ（Ｂ）からサン
プル及びフレームカウンタ６９のサンプル番号ＳＮによ
り指定される波形データを読み出す。そして、サンプル
番号ＳＮに応じて、次フレームのビット数データ、次ブ
ロックのシフトデータ、及び次ブロックの各圧縮係数
を、隠れビットデータとして波形データに付加する。そ
して、現フレームのビット数データと隠れビットの有無
に応じて、データのビット数を確定し、このビット数に
データのビット数を切り揃え、波形メモリ１５に前述の
ように詰め込んで書き込む処理を行う。そして、上述の
処理を１フレーム分繰返す。その後、フレーム別ビット
数のパラメータを切り換えて、上述の処理を繰返す。そ
して、１ブロック分の処理が終了したら、この処理を終
える。

【００６５】なお、当該波形に関する全ブロックの書込
み処理を終了したとき、波形メモリ１５の書込みアドレ
スカウンタ８３は、終了アドレスを示している。図３の
前記ステップ３９では、このときの終了アドレスデータ
をヘッダ部に記憶するか、若しくはこの終了アドレスと
書込みスタートアドレスとの差から記憶アドレス範囲を
示すサイズデータを求め、これをヘッダ部に記憶する。

【００６６】−−再生処理−− 波形メモリ１５に記憶した圧縮及び縮小処理済みの波形
データを再生し、発音する処理の一例について以下説明
する。図２における音源部２３が再生処理を行うもので
あり、その一実施例は図１５に示されている。図２にお
いて、マイクロコンピュータは、鍵盤部２２と操作子部
２０を走査し、押鍵、離鍵を検出すると共に、音色等の
選択状態を検出し、押鍵情報を複数（例えば８とする）
の楽音発生チャンネルのいずれかに割当てる処理を行な
う。マイクロコンピュータは、各チャンネルに割当てた
鍵を示すキーコードＫＣと該割当て鍵が押鍵され続けて
いるか又は離鍵されたかを示すキーオン信号ＫＯＮとを
各チャンネル毎に出力し、また選択された音色を示す音
色番号データＴＮや押鍵タッチを示すタッチデータＴＤ
を出力する。マイクロコンピュータの出力は、インタフ
ェース９０を介して音源部２３に取り込まれる。インタ
フェース９０は、各チャンネルに割当てた鍵のキーコー
ドＫＣとキーオン信号ＫＯＮとを所定のチャンネル時分
割タイミングに従って時分割的に出力し、また選択され
た音色の音色番号データＴＮやタッチデータＴＤを出力
する。音源部２３では、インタフェース９０から与えら
れたデータに基づき８チャンネル時分割で様々な処理を
行ない、８チャンネル分の楽音波形信号を時分割発生す
る。

【００６７】Ｆナンバ発生回路９１は、インタフェース
９０から与えられるキーコードＫＣに応じて、発生すべ
き楽音の音高周波数に対応する定数であるＦナンバを発
生するもので、例えばＲＯＭ若しくはテーブルからな
る。このＦナンバは累算器９２で繰返し累算され、適宜
の桁からの桁上げ信号がノートクロックパルスＮＣＬと
して出力される。このノートクロックパルスＮＣＬは発
生すべき楽音の音高周波数に対応しており、１パルス毎
にサンプル点インクリメントを指示する。このノートク
ロックパルスＮＣＬすなわちサンプル点インクリメント
は、１パルスにつき波形メモリ１５に対する１サンプル
点分のデータ読出し命令である。クロック及びタイミン
グ信号発生回路９３は、システムクロックパルス及びそ
の他各種のタイミング信号を発生し、各回路に供給する
と共に、インタフェース９０から与えられるキーオン信
号ＫＯＮに基づきキーオンパルスとキーオフパルスを形
成し、出力する。システムクロックパルスは２相クロッ
クであり、１周期が１チャンネルのタイムスロット幅に
対応する。第１のキーオンパルスＫＯＮＰ１は、キーオ
ン信号ＫＯＮが“０”から“１”に立ち上がったときつ
まり押鍵開始時に、該当チャンネルのタイムスロットで
１度だけ“１”になるパルスである。第２のキーオンパ
ルスＫＯＮＰ２は、キーオンパルスＫＯＮＰ１が“１”
になった次の時分割チャンネルサイクルで、該当チャン
ネルのタイムスロットで１度だけ“１”になるパルスで
ある。キーオフパルスＫＯＦＰは、キーオン信号ＫＯＮ
が“１”から“０”に立ち下がったときつまり離鍵時
に、該当チャンネルのタイムスロットで１度だけ“１”
になるパルスである。これらのパルスは、キーオンやキ
ーオフに同期した処理を制御するために、各回路に与え
られる。

【００６８】パラメータデータ発生回路９４は、インタ
フェース９０から与えられる音色番号データＴＮやタッ
チデータＴＤ、キーコードＫＣに基づき、楽音の音色を
設定したり、タッチコントロールを行なったり、キース
ケーリングを行なったりするための各種のパラメータデ
ータを発生する。選択された音色、鍵タッチ及びキース
ケーリングを考慮して発生されるパラメータデータの一
例を示すと、エンベロープを設定するためのエンベロー
プ設定データＥＶＤ、波形読出し開始アドレスを指定す
るスタートアドレスデータＳＡ、最初のブロックの最初
のフレームのデータビット長を指示するイニシャルデー
タ長データＩＬＥＮＧ、最初のブロックに関する圧縮係
数データＩＣＯ、最初のブロックに関するシフトデータ
ＩＳＦ、などがある。これらのパラメータデータのう
ち、波形メモリ１５のヘッダ部に記憶されているもの
は、波形メモリインタフェース１６を介して読み出す。

【００６９】エンベロープ発生器９５は、キーオンパル
スＫＯＮＰ１，ＫＯＮＰ２とキーオフパルスＫＯＦＰ及
びエンベロープ設定データＥＶＤに基づき、各チャンネ
ル毎に時分割的にエンベロープ波形データＥＤを作成
し、出力する。データ取り出し再生部９６は、累算器９
２から与えられるノートクロックパルスＮＣＬに応じ
て、波形メモリ１５から読み出すべきデータのサンプル
点番号を特定するサンプル点インクリメントを行ない、
このサンプル点番号と該読み出すべきデータのデータ長
とから該読み出すべきデータが記憶されているアドレス
を特定し、アドレス信号ＣＡを生成する。このアドレス
信号ＣＡは、１音色に対応する波形データを記憶した領
域内の相対アドレスであるので、これに対して絶対アド
レスであるスタートアドレスデータＳＡを加算すること
により、生成したアドレス信号を絶対アドレス信号に変
換し、これを波形メモリ１５にアドレス入力する。波形
メモリ１５は、入力されたアドレス信号に応じて、１つ
の記憶アドレスから１６ビット構成の記憶データを読み
出す。

【００７０】また、データ取り出し再生部９６は、波形
メモリ１５から読み出された１６ビット構成のデータＲ
Ｄを入力し、可変ビット長からなる必要な１サンプル点
分のデータをそこから取り出す。また、必要な１サンプ
ル点分のデータが複数アドレスにまたがって記憶されて
いる場合は、その複数アドレスから読み出されたデータ
の中から必要なデータをつなぎ合わせてそれを取り出
す。更に、データ取り出し再生部９６は、波形メモリ１
５から読み出された１６ビット構成のデータの中から
「隠れビット」のデータを抜き出し、これらをつなぎ合
わせて各隠れビットデータＨＢ0〜ＨＢ3，ＨＳ0〜ＨＳ
3，ＨＣ0〜ＨＣ7の一揃いを提供し、「隠れ情報」とし
て波形メモリ１５に記憶されていた各フレーム毎のビッ
ト数指示データ、各ブロック毎のシフトデータ、各ブロ
ック毎の圧縮係数データを取り出す。隠れビットから取
り出したビット数指示データを利用して、波形メモリ１
５から読み出された１６ビット構成のデータの中から、
可変ビット長からなる１サンプル点分のデータを、取り
出す処理を行なう。なお、最初のフレームでは、パラメ
ータデータ発生回路９４からのイニシャルデータ長デー
タＩＬＥＮＧを利用して、上記１サンプル点分の可変長
データの取り出しを行なう。

【００７１】データ取り出し再生部９６により取り出さ
れた波形サンプルデータＣＷＤは、圧縮データ復調回路
９７に入力し、通常のＰＣＭ符号化された波形データＷ
Ｄに復調する。その場合、隠れビットから取り出した圧
縮係数ａ0，ａ1，ｂ0，ｂ1を利用して、それに対応する
ブロック区間の波形データの圧縮復調演算を行う。な
お、最初のブロック区間では、パラメータデータ発生回
路９４からのイニシャル圧縮係数データＩＣＯを利用し
て、復調演算を行う。圧縮データ復調回路９７から出力
された波形サンプルデータＷＤは、シフト回路９８に入
力され、全ブロック共通の重みに復元される。その場
合、隠れビットから取り出したシフトデータＳＦＤを利
用して、それに対応するブロック区間の波形データの重
みを復元する処理を行う。なお、最初のブロック区間で
は、パラメータデータ発生回路９４からのイニシャルシ
フトデータＩＳＦを利用してシフトデータＳＦＤを発生
し、重み復元演算を行う。このシフト回路９８によるデ
ータシフト方向は、図５のシフト回路４７によるシフト
方向と丁度逆である。

【００７２】シフト回路９８から出力された波形データ
は乗算器９９でエンベロープ発生器９５からのエンベロ
ープ波形データＥＤにより乗算され、音量振幅レベルが
エンベロープ波形に従って制御される。乗算器９９に至
るまでの波形データの再生・制御は各チャンネル時分割
で行なわれており、この乗算器９９の出力をチャンネル
累算器１００で１チャンネル時分割サイクルの間で各チ
ャンネル同士で累算し、全チャンネルの楽音波形データ
を合計する。この出力がディジタル／アナログ変換器２
４（図２）に与えられ、サウンドシステム２５を経て音
響的に発音される。

【００７３】−−データ取り出し再生部の説明−− 図１６はデータ取り出し再生部９６の内部構成例を示す
ブロック図であり、１サンプル点ごとのデータ読出しを
命令するノートクロックパルスＮＣＬは、サンプルカウ
ンタ１０１、データ長カウンタ１０２、アドレスカウン
タ１０３、データ位置再生回路１０４、隠れビット再生
回路１０５、データレジスタ１０６にそれぞれ入力され
る。サンプルカウンタ１０１は、ノートクロックパルス
ＮＣＬをカウントし、再生すべきサンプル点の番号を１
ブロック内の相対番号にて指示するサンプルナンバＳＮ
を出力する。この詳細例は図１７に示されており、サン
プルカウンタ１０１は、加算器１０７と、加算器１０７
の加算結果を各チャンネル毎に時分割タイミングに同期
して動的に記憶する８ステージ／４ビットのシフトレジ
スタ１０８と、シフトレジスタ１０８の出力をゲートす
るゲート１０９とを具えている。ゲート１０９の出力が
加算器１０７に入力され、加算器１０７の他の入力に加
わるノートクロックパルスＮＣＬと加算される。ゲート
１０９の出力がサンプルナンバＳＮとして出力される。
この１０ビットのサンプルナンバＳＮは、１ブロック内
の相対的サンプル番号０〜１０２３を特定する。また、
ゲート１０９は、第２のキーオンパルスＫＯＮＰ２によ
って閉じられるが、それ以外のときは開かれている。な
お、シフトレジスタ１０８のブロック中の表示「８Ｄ」
は、８ステージであることを示しており、前述の２相の
システムクロックパルスによってチャンネル時分割タイ
ミングに同期してシフト制御される。「８Ｄ」と記され
た他のシフトレジスタについても同様である。

【００７４】この構成により、サンプルカウンタ１０１
は、第２のキーオンパルスＫＯＮＰ２によって押鍵当初
に一旦クリアされ、以後、ノートクロックパルスＮＣＬ
をカウントし、再生すべきサンプル点の番号を１ブロッ
ク内の相対番号０〜１０２３にて指示するサンプルナン
バＳＮを生成する。生成されたサンプルナンバＳＮは隠
れビット制御信号発生回路１１０に入力される。隠れビ
ット制御信号発生回路１１０は、各隠れビットデータＨ
Ｂ0〜ＨＢ3，ＨＳ0〜ＨＳ3，ＨＣ0〜ＨＣ7が割当てられ
ているサンプル番号を認識するものである。まず、４ビ
ットからなる各フレーム毎のビット数データに対応する
隠れビットデータＨＢ0〜ＨＢ3が割当てられている１フ
レーム内の最初の４つのサンプル番号の認識のために、
ノアゲート１１１が設けられている。１０ビットからな
るサンプルナンバＳＮの内、最下位４ビットＳ0，Ｓ1，
Ｓ2，Ｓ3が１フレーム内の１６サンプル点を識別するも
のであり、そのうち上位２ビットＳ2，Ｓ3がノアゲート
１１１に入力される。１フレーム内の最初の４つのサン
プル点においては、サンプルナンバＳＮの上記２ビット
Ｓ2，Ｓ3はいずれも“０”であり、ノアゲート１１１の
出力は“１”であるが、それ以外のときはノアゲート１
１１の出力は“０”である。このノアゲート１１１の出
力がビット数データの隠れビット制御信号ＨＢＣ１とし
て他の回路に与えられ、この信号ＨＢＣ１が“１”のと
きビット数データに対応する隠れビットＨＢ0〜ＨＢ3が
割当てられているサンプル点であることを示す。サンプ
ルナンバＳＮの下位４ビットＳ0，Ｓ1，Ｓ2，Ｓ3がアン
ドゲート１１２に入力され、フレームの最後のサンプル
点ではこれらのビットＳ0〜Ｓ3がすべて“１”であり、
アンドゲート１１２の出力が“１”となり、これがフレ
ーム変化信号ＨＢＣ２として他の回路に与えられる。

【００７５】４ビットからなる各ブロック毎のシフトデ
ータに対応する隠れビットデータＨＳ0〜ＨＳ3が割当て
られている各ブロックの最初のフレーム内の５番目から
８番目までの４つのサンプル番号の認識のために、ノア
ゲート１１３とアンドゲート１１４が設けられている。
１０ビットからなるサンプルナンバＳＮの内、最上位４
ビットＳ6，Ｓ7，Ｓ8，Ｓ9がノアゲート１１３に入力さ
れる。１ブロック内の最初の４個のフレーム（フレーム
０〜３）の間、上記最上位４ビットＳ6，Ｓ7，Ｓ8，Ｓ9
はオール“０”であり、ノアゲート１１３の出力が
“１”となる。このノアゲート１１３の出力信号と、サ
ンプルナンバＳＮの３ビット目Ｓ2と、サンプルナンバ
ＳＮの４ビット目から６ビット目までのビットＳ3，Ｓ
4，Ｓ5をそれぞれ反転した信号とがアンドゲート１１４
に入力される。ノアゲート１１３の出力が“１”で、ビ
ットＳ2が“１”、かつビットＳ3，Ｓ4，Ｓ5がオール
“０”となるのは、ブロックの最初のフレーム０の５番
目から８番目までの４つのサンプル番号４，５，６，７
のときである。そのときアンドゲート１１４の出力が
“１”となり、これがシフトデータ隠れビット制御信号
ＨＳＣとして他の回路に与えられる。

【００７６】それぞれ８ビットからなる各ブロック毎の
４つの圧縮係数データａ0，ａ1，ｂ0，ｂ1に対応する隠
れビットデータＨＣ0〜ＨＣ7が割当てられている各ブロ
ックの最初の４個の各フレーム（フレーム０〜３）内の
９番目から１６番目までの８つのサンプル番号の認識の
ために、ノアゲート１１３とアンドゲート１１５〜１１
８が設けられている。前述のように、１ブロック内の最
初の４個のフレーム（フレーム０〜３）の間、ノアゲー
ト１１３の出力が“１”となる。このノアゲート１１３
の出力信号と、サンプルナンバＳＮの４ビット目Ｓ3
と、サンプルナンバＳＮの５ビット目及び６ビット目の
ビットＳ4，Ｓ5をそれぞれ反転した信号とがアンドゲー
ト１１５に入力される。ノアゲート１１３の出力が
“１”で、ビットＳ3が“１”、かつビットＳ4，Ｓ5が
“０”となるのは、ブロックの最初のフレームの９番目
から１６番目までの８つのサンプル番号８〜１５のとき
である。そのときアンドゲート１１５の出力が“１”と
なり、これが圧縮係数ｂ1用の隠れビット制御信号ＨＣ
ｂ1として他の回路に与えられる。図１２に示すように
これらのサンプル番号８〜１５には圧縮係数ｂ1の隠れ
ビットデータＨＣ0〜ＨＣ7が割り当てられている。

【００７７】ノアゲート１１３の出力信号と、サンプル
ナンバＳＮの４ビット目Ｓ3及び５ビット目Ｓ4と、６ビ
ット目のビットＳ5を反転した信号とがアンドゲート１
１６に入力される。ノアゲート１１３の出力が“１”
で、ビットＳ3，Ｓ4が“１”、かつビットＳ5が“０”
となるのは、ブロックの２番目のフレームの９番目から
１６番目までの８つのサンプル番号２４〜３１のときで
ある。そのときアンドゲート１１６の出力が“１”とな
り、これが圧縮係数ｂ0用の隠れビット制御信号ＨＣｂ0
として他の回路に与えられる。図１２に示すようにこれ
らのサンプル番号２４〜３１には圧縮係数ｂ0の隠れビ
ットデータＨＣ0〜ＨＣ7が割り当てられている。同様
に、ノアゲート１１３の出力信号と、サンプルナンバＳ
Ｎの４ビット目Ｓ3及び６ビット目Ｓ5と、５ビット目の
ビットＳ4を反転した信号とがアンドゲート１１７に入
力される。ブロックの３番目のフレームの９番目から１
６番目までの８つのサンプル番号４０〜４７のとき、ア
ンドゲート１１７の出力が“１”となり、これが圧縮係
数ａ1用の隠れビット制御信号ＨＣａ1として他の回路に
与えられる。また、ノアゲート１１３の出力信号と、サ
ンプルナンバＳＮの４ビット目から６ビット目までのビ
ットＳ3，Ｓ4，Ｓ5がアンドゲート１１８に入力され
る。ブロックの４番目のフレームの９番目から１６番目
までの８つのサンプル番号５６〜６３のときアンドゲー
ト１１８の出力が“１”となり、これが圧縮係数ａ0用
の隠れビット制御信号ＨＣａ0として他の回路に与えら
れる。

【００７８】各隠れビット制御信号ＨＢＣ１〜ＨＣａ0
はオアゲート１３７でオア合成され、隠れビット有りを
示す隠れビット制御信号ＨＣが出力される。サンプルナ
ンバＳＮの全ビットがアンドゲート１１９に与えられ、
ブロックの最後のサンプル番号１０２３のとき、該アン
ドゲート１１９の出力が“１”となり、これがブロック
終了制御信号ＢＦＣとして他の回路に与えられる。

【００７９】図１６に戻り、データ長カウンタ１０２
は、データレジスタ１０６から出力されるデータ長指示
データＬＥＮＧを入力し、これをノートクロックパルス
ＮＣＬのタイミング毎に累算するモジュロ１６のカウン
タである。このモジュロ数１６は、波形メモリ１５にお
ける１アドレスのビット数１６に対応している。従っ
て、データ長カウンタ１０２のカウント値は、メモリア
ドレスにおける可変長データの境目を指示している。こ
の詳細例は図１８に示されており、データ長カウンタ１
０２は、加算器１２０と、加算器１２０の加算結果を
「１」入力に入力したセレクタ１２１と、セレクタ１２
１の出力を入力して各チャンネル毎に時分割タイミング
に同期して動的に記憶する８ステージ／４ビットのシフ
トレジスタ１２２と、シフトレジスタ１２２の出力をゲ
ートするゲート１２３とを具えている。ゲート１２３の
出力が加算器１２０に入力され、加算器１２０の他の入
力に加わるデータ長指示データＬＥＮＧと加算される。
また、ゲート１２３の出力はセレクタ１２１の「０」入
力に入力される。ゲート１２３は、第２のキーオンパル
スＫＯＮＰ２によって閉じられるが、それ以外のときは
開かれている。セレクタ１２１は、ノートクロックパル
スＮＣＬが生じたとき（“１”のとき）「１」入力に加
わる加算器１２０の加算結果を選択し、生じていないと
き（“０”のとき）「０」入力に加わるカウント値を選
択し、保持する。

【００８０】この構成により、データ長カウンタ１０２
は、第２のキーオンパルスＫＯＮＰ２によって押鍵当初
に一旦クリアされ、以後、ノートクロックパルスＮＣＬ
が生じる毎にデータ長指示データＬＥＮＧを累算する。
なお、データ長指示データＬＥＮＧは波形データ部分の
正味のデータ長すなわちビット数を指示し、隠れビット
ＨＢ0〜ＨＣ7を含むデータ長を指示していない。そこ
で、隠れビットＨＢ0〜ＨＣ7を含むサンプル点で実際の
データ長が加算されるようにするために、前述の隠れビ
ット制御信号ＨＢＣ１，ＨＳＣ，ＨＣｂ1，ＨＣｂ0，Ｈ
Ｃａ1，ＨＣａ0，をオア合成した信号ＨＣを加算器１２
０のキャリィイン入力Ｃｉｎに入力し、隠れビット分と
して１加算するようになっている。データ長カウンタ１
０２のカウント出力はゲート１２３から出力され、これ
がプル・アウト・ポインタ（取り出しポインタ）ＰＯＰ
として他の回路に与えられる。このプル・アウト・ポイ
ンタＰＯＰは、取り出すべき１サンプル点のデータの最
下位のビットが位置している記憶アドレス中のビット位
置を指示している。

【００８１】例えば、図１３の例の場合、最初のサンプ
ル点０のプル・アウト・ポインタＰＯＰは、キーオンパ
ルスＫＯＮＰ２によるクリアにより「０」つまり記憶ア
ドレスの最下位ビット０を指示する。次にノートクロッ
クパルスＮＣＬのタイミングが到来すると、データ長指
示データＬＥＮＧの１１と隠れビット制御信号ＨＢＣ１
による１が加算器１２０で加算され、ＰＯＰ＝１２とな
り、記憶アドレスのビット１２を指示する。次にノート
クロックパルスＮＣＬのタイミングが到来すると、１２
＋１２＝２４であるから、加算器１２０でキャリィアウ
ト出力Ｃｏｕｔに“１”が生じ、加算結果が８となり、
記憶アドレスのビット８を指示する。このように、プル
・アウト・ポインタＰＯＰは、取り出すべき１サンプル
点のデータの最下位のビットが位置している記憶アドレ
ス中のビット位置を指示する。

【００８２】加算器１２０のキャリィアウト出力Ｃｏｕ
ｔの信号は、アドレスインクリメントパルスＡＤＩＮＣ
としてデータ長カウンタ１０２から出力される。アドレ
スカウンタ１０３は、このアドレスインクリメントパル
スＡＤＩＮＣとノートクロックパルスＮＣＬとに基づ
き、波形メモリ１５を読み出すためのアドレスカウント
を行ない、読出しアドレスの相対値であるアドレス信号
ＣＡを出力する。ノートクロックパルスＮＣＬのタイミ
ングで生じたアドレスインクリメントパルスＡＤＩＮＣ
を有効なアドレスインクリメントパルスとして、アドレ
スを１カウントアップする。

【００８３】この詳細例は図１８に示されており、アド
レスカウンタ１０３は、ノートクロックパルスＮＣＬを
遅延する８ステージ／１ビットのシフトレジスタ１２４
と、このシフトレジスタ１２４の出力とアドレスインク
リメントパルスＡＤＩＮＣとを入力したアンドゲート１
２５と、アンドゲート１２５の出力を一方に入力した加
算器１２６と、加算器１２６の加算結果をゲートするゲ
ート１２７と、このゲート１２７の出力を入力して各チ
ャンネル毎に時分割タイミングに同期して動的に記憶す
る８ステージ／２２ビットのシフトレジスタ１２８とを
具えている。シフトレジスタ１２８の出力が加算器１２
６に入力され、アンドゲート１２５の出力と加算され
る。また、キーオンパルスＫＯＮＰ１，ＫＯＮＰ２がノ
アゲート１２９４に入力され、その出力によりゲート１
２７が制御される。

【００８４】データ長カウンタ１０２において、加算器
１２０からキャリィアウト出力が生じるタイミングは、
シフトレジスタ１２２による遅れにより、ノートクロッ
クパルスＮＣＬのタイミングよりも８システムクロック
分遅れるので、これに合わせるために、シフトレジスタ
１２４でノートクロックパルスＮＣＬを８システムクロ
ック分遅らせているのである。従って、ノートクロック
パルスＮＣＬのタイミングでデータ長指示データＬＥＮ
Ｇを加算した結果、アドレスインクリメントパルスＡＤ
ＩＮＣが生じると、アンドゲート１２５の出力が“１”
となり、アドレスカウンタ１０３で１アドレスカウント
アップする。アドレスカウンタ１０３では、ゲート１２
７の出力がアドレス信号ＣＡとして出力される。

【００８５】例えば、図１３の例の場合、最初はキーオ
ンパルスＫＯＮＰ１，ＫＯＮＰ２によるクリアによりア
ドレス信号ＣＡは「０」つまり記憶アドレスＡ０を指示
し、このアドレスＡ０に記憶されている１６ビットのデ
ータが読み出される。次にノートクロックパルスＮＣＬ
のタイミングが到来すると、データ長カウンタ１０２の
加算器１２０の加算出力は前述のように１２となり、こ
れがセレクタ１２１で選択されてシフトレジスタ１２２
に入り、その８システムクロック後に、ＰＯＰ＝１２が
出力される。このとき加算器１２０では１２が更に加算
されてキャリィアウト出力Ｃｏｕｔが“１”となり、ア
ドレスインクリメントパルスＡＤＩＮＣの“１”と８シ
ステムクロック遅延されたノートクロックパルスＮＣＬ
とがアンドゲート１２５に加わり、アドレスカウンタ１
０３がカウントアップされる。従って、アドレス信号Ｃ
Ａは「１」つまり記憶アドレスＡ１を指示し、このアド
レスＡ１に記憶されている１６ビットのデータが読み出
される。一方、セレクタ１２１では加算器１２０の出力
は選択されず、データ長カウンタ１０２の出力ＰＯＰは
１２を維持する。

【００８６】ここで理解できるように、２つのアドレス
Ａ０，Ａ１にまたがって記憶されているサンプル番号１
のデータに関しては、プル・アウト・ポインタＰＯＰは
該データの最下位ビットが位置しているアドレスＡ０に
おけるビット１２を指示し、アドレスカウンタ１０３の
出力アドレス信号ＣＡはその次のアドレスＡ１を指定す
る。つまり、アドレス信号ＣＡの方がプル・アウト・ポ
インタＰＯＰよりも１アドレス先行している。これは、
追って説明されるように、データ位置再生回路１０４で
は、２つのアドレスにまたがって記憶されている１サン
プル点分のデータを再生するために、波形メモリ１５か
ら読み出された前のアドレスのデータを一時保持してお
り、プル・アウト・ポインタＰＯＰは、そのように一時
保持した前アドレスの読出しデータに対して、取り出す
べきデータの最下位ビットを指示するようになっている
ためである。

【００８７】データ位置再生回路１０４は、波形メモリ
１５から読み出された１６ビット構成のデータＲＤを入
力し、（ａ）２つのアドレスにまたがって記憶されてい
る１サンプル点分のデータを１揃いにまとめて再生する
機能を果すと共に、また、（ｂ）可変ビット長のデータ
の最下位ビットに合わせてデータのビット位置を揃える
処理を行なうことにより、１６ビット構成のデータの中
から可変ビット長の１サンプル点分のデータの必要な部
分のみを取り出すための前処理を行なう機能を果すもの
である。この詳細例は図１９に示されており、データ位
置再生回路１０４は、３２ビット並列入力／１６ビット
並列出力のシフタ１３０を含んでいる。シフタ１３０の
上位１６ビット入力には、波形メモリ１５から読み出さ
れた１６ビット構成のデータＲＤが直接入力される。こ
の読出しデータＲＤはセレクタ１３１の「０」入力に加
わり、セレクタ１３１の出力は８ステージ／１６ビット
のシフトレジスタ１３２に入力され、シフトレジスタ１
３２の出力がセレクタ１３１の「１」入力に加わると共
にシフタ１３０の下位１６ビット入力に与えられる。ノ
ートクロックパルスＮＣＬとキーオンパルスＫＯＮＰ１
がノアゲート１３３に加わり、ノアゲート１３３の出力
信号が“０”のときセレクタ１３１の「０」入力を選択
し、“１”のとき「１」入力を選択する。

【００８８】シフタ１３０の制御入力には、図１８のデ
ータ長カウンタ１０２からプル・アウト・ポインタＰＯ
Ｐが入力される。このプル・アウト・ポインタＰＯＰ
は、シフタ１３０の３２ビット並列入力データのうち１
６ビット並列出力データとして取り出すべきデータの最
下位ビットに該当するビットを指示する。例えば、ＰＯ
Ｐ＝０であれば、３２ビット並列入力データの最下位ビ
ットを１６ビット並列出力データの最下位ビットとし
て、そこから上の１６ビットデータを取り出す。また、
ＰＯＰ＝１であれば、３２ビット並列入力データの下か
ら２ビット目を１６ビット並列出力データの最下位ビッ
トとしてそこから上の１６ビットデータを取り出す。ま
た、ＰＯＰ＝１２であれば、３２ビット並列入力データ
の下から１３ビット目を１６ビット並列出力データの最
下位ビットとしてそこから上の１６ビットデータを取り
出す。

【００８９】シフタ１３０の３２ビット並列入力のう
ち、上位１６ビットは波形メモリ１５から現在読み出し
ているデータＲＤであり、シフトレジスタ１３２から入
力される下位１６ビットはその１つ前のアドレスから読
み出したデータである。従って、２つのアドレスの読み
出しデータがシフタ１３０に並べられるようになってお
り、１サンプル点のデータを２つのアドレスにまたがっ
て記憶している場合は、シフタ１３０に並べられた２つ
のアドレスの合計３２ビットの並列データの中から必要
な１サンプル点のデータを取り出すことができるように
なっている。また、プル・アウト・ポインタＰＯＰは可
変ビット長のデータの最下位ビットを指示しているた
め、このプル・アウト・ポインタＰＯＰによって１６ビ
ット並列出力データの最下位ビットとして取り出すべき
データの入力ビット位置を指示することにより、可変ビ
ット長のデータの最下位ビットに合わせてデータのビッ
ト位置を揃える処理を行なうことができ、これにより、
１６ビット構成のデータの中から可変ビット長の１サン
プル点分のデータの必要な部分のみを取り出すための前
処理を行なうことができる。

【００９０】図１３により一例を示すと、第１のキーオ
ンパルスＫＯＮＰ１が生じたとき、図１８のアドレスカ
ウンタ１０３がクリアされることにより、アドレス信号
ＣＡが「０」となり、アドレスＡ０からデータが読み出
され、このとき、ノアゲート１３３の出力“０”により
セレクタ１３１でアドレスＡ０からの読出しデータＲＤ
を選択し、シフトレジスタ１３２にロードする。次のサ
イクルで、セレクタ１３１はノアゲート１３３の出力
“１”によりシフトレジスタ１３２の出力を選択し、ア
ドレスＡ０からの読出しデータＲＤを記憶保持する。こ
のときプル・アウト・ポインタＰＯＰは「０」であり、
シフタ１３０の入力のうち下位１６ビットつまりシフト
レジスタ１３２に保持されたアドレスＡ０からの読出し
データをそのまま選択出力する。これはサンプル点０の
データを下位の１２ビットにそっくり含んでいるもので
ある。つまり、最初に取り出すべきサンプル点０のデー
タの最下位ビットが１６ビット出力の最下位ビットに合
わせてそっくり取り出される。これを模式的に示すと図
２０の（ａ）のようである。

【００９１】次に、ノートクロックパルスＮＣＬが生ず
ると、前述のように、その８システムクロック後にプル
・アウト・ポインタＰＯＰは「１２」となり、アドレス
信号ＣＡはアドレスＡ１に切り換わる（図１８参照）。
しかし、ノアゲート１３３に入力されるノートクロック
パルスＮＣＬは遅延されていないため、このノートクロ
ックパルスＮＣＬによりノアゲート１３３の出力が
“０”になるときは、まだアドレス信号ＣＡは変わって
いず、アドレスＡ０からの読出しデータＲＤがセレクタ
１３１で選択されてシフトレジスタ１３２に記憶され
る。従って、その８システムクロック後に、波形メモリ
１５の読出しアドレスがＡ１に変わり、シフタ１３０の
上位１６ビットにＡ１の読出しデータＲＤが入力される
とき、シフタ１３０の下位１６ビットにはその前のアド
レスＡ０の読出しデータがシフトレジスタ１３２から与
えられる。こうして、２つの相前後するアドレスの読み
出しデータがシフタ１３０の入力にに並べられる。この
とき、プル・アウト・ポインタＰＯＰは「１２」であ
り、先行するアドレスＡ０におけるサンプル点１のデー
タの最下位ビットの位置を指示している。これにより、
サンプル点１のデータの最下位ビットを最下位ビットし
てそこから上の１６ビットのデータがシフタ１３０から
取り出される。これはサンプル点１のデータを下位の１
２ビットにそっくり含んでいるものであり、こうして、
２つのアドレスに分離して記憶されていたサンプル点１
のデータが一揃いに揃えられ、かつその最下位ビットが
１６ビット出力の最下位ビットに位置合わせされて出力
される。これを模式的に示すと図２０の（ｂ）のようで
ある。こうして、シフタ１３０からは、取り出すべき目
的の可変データ長のデータを最下位ビットから順にその
ビット位置を揃えた１６ビット構成のデータＤ１が出力
される。この１６ビット構成のデータＤ１は上位ビット
側に不要なデータを含んでいることがあるので、まだ、
目的の１サンプル分の可変データ長のデータのみを取り
出しているわけではない。そのため更なる処理が必要で
ある。

【００９２】図１６に戻ると、データ位置再生回路１０
４のシフタ１３０から出力された上記データＤ１は、隠
れビット分離回路１３４を経由してデータ整合化回路１
３５に入力される。隠れビット分離回路１３４は、デー
タＤ１が隠れビットＨＢ0〜ＨＣ7を含んでいる場合はこ
れを分離し、正味の波形データのみを取り出してデータ
Ｄ２としてデータ整合化回路１３５に入力する。データ
整合化回路１３５は、データＤ２から目的の１サンプル
分の可変ビット長の波形サンプルデータのみを取り出す
ためのものである。隠れビット分離回路１３４で分離さ
れた１ビットの隠れビット可能性信号ＨＢＰ（これは隠
れビットＨＢ0〜ＨＣ7のいずれか１つである可能性のあ
る信号である）は、隠れビット再生回路１０５に入力さ
れる。隠れビット再生回路１０５は、隠れビット分離回
路１３４から与えられる隠れビット可能性信号ＨＢＰに
基づき、１揃いの各隠れビットデータＨＢ0〜ＨＢ3，Ｈ
Ｓ0〜ＨＳ3，ＨＣ0〜ＨＣ7を再生する。再生した各隠れ
ビットデータＨＢ0〜ＨＢ3，ＨＳ0〜ＨＳ3，ＨＣ0〜Ｈ
Ｃ7、すなわち各フレーム毎のビット数データ（データ
長指示データＬＥＮＧ）、次のブロックに関するシフト
データ（重み係数）及び圧縮係数データａ0，ａ1，ｂ
0，ｂ1は、データレジスタ１０６に与えられる。

【００９３】隠れビット分離回路１３４及びデータ整合
化回路１３５の詳細例は図２１に示されている。この実
施例では正味の波形サンプルデータのビット長すなわち
サイズは、２ビットから１５ビットの範囲で可変長であ
るとしている。従って、有効データの最大ビット長は、
隠れビットを含む場合１６ビット、含まない場合１５ビ
ットである。従って、隠れビットを含むことがあるデー
タＤ１の有効データの最大データ長は１６ビットであ
り、そのため、このデータＤ１を１６ビット構成で取り
出している。また、隠れビット分離後のデータＤ２の有
効データの最大ビット長は１５ビットである。また、１
サンプル分の可変長の波形データの最上位ビットは符号
ビットであるとしている。

【００９４】図２１において、隠れビット分離回路１３
４は、データＤ１の下位１５ビットを「０」入力に入力
し、該データＤ１の上位１５ビットを「１」入力に入力
したセレクタ１３８からなっている。セレクタ１３８
は、前述の隠れビット制御信号ＨＣ（図１７参照）を選
択制御入力に入力し、ＨＣが“１”のとき「１」入力を
選択し、“０”のとき「０」入力を選択する。従って、
隠れビットＨＢ0〜ＨＣ7を含むサンプル点のデータを取
り出すときは、ＨＣの“１”により、データＤ１の上位
１５ビットを選択し、最下位１ビットにある隠れビット
ＨＢ0〜ＨＣ7を除外する。この１５ビットのデータは、
前述のように正味の波形データの有効ビットを確保する
のに十分なデータである。他方、隠れビットＨＢ0〜Ｈ
Ｃ7を含まないサンプル点のデータを取り出すときは、
ＨＣの“０”により、データＤ１の下位１５ビットを選
択する。この１５ビットのデータもまた、前述のように
正味の波形データの有効ビットを確保するのに十分なデ
ータである。こうして隠れビットを分離した１５ビット
構成の正味の波形データＤ２は、データ整合化回路１３
５に入力される。前述のように、このデータＤ２は、目
的の１サンプル点の波形データだけでなく、その次のサ
ンプル点の波形データも一部含んでいることがあり得る
ものである。

【００９５】データ整合化回路１３５では、データＤ２
から目的の１サンプル点の波形データだけを取り出すに
あたっては、データサイズを可変長のままに取り出した
のでは、後でのデータ処理に不都合があるので、１５ビ
ットの固定長のデータサイズに整合化するようにしてい
る。そのために、まずデータＤ２から目的の１サンプル
点の波形データだけを取り出し、次いで、取り出した１
サンプル点の波形データだけでは１５ビットの固定長の
データサイズを満たさない場合は、余った上位ビットす
べてに符号ビットを拡張する処理を行なうことにより、
可変長の目的の１サンプル点の波形データだけを取り出
しながらも全体のデータサイズは１５ビットの固定長に
整合化されるようにしている。図２１のデータ整合化回
路１３５において、データＤ２は符号ビット取り出し回
路１３９に入力され、符号ビットＳＢが取り出される。
データ長指示データＬＥＮＧがデコーダ１４０でデコー
ドされ、１５本のデコード出力線のうち可変長のデータ
の最上位ビットに対応する１本の出力線が信号“１”と
なる。このデコーダ１４０の出力により符号ビット取り
出し回路１３９において取り出すべき符号ビットＳＢの
位置が指示される。例えば、ビット長が１０ビットの場
合、データＤ２の１０ビット目が可変長のデータの最上
位ビットつまり符号ビットＳＢであり、これがデコーダ
１４０の１０番目の出力線の信号“１”に応じて取り出
される。

【００９６】図２１のデータ整合化回路１３５におい
て、ビット別独立セレクタ１４１は、目的の１サンプル
点分の波形データのみを選択し、それ以外の他のサンプ
ル点の一部データを除外し、その代わりに符号ビットＳ
Ｂを拡張するためのものである。データＤ２の下位１４
ビット（最上位ビットは符号ビットＳＢでしかあり得
ず、これは符号ビット取り出し回路１３９の出力によっ
て設定できるのでここでは除外してよい）のうち、最下
位ビット０のデータは必ず目的の１サンプル点分の波形
データなのでセレクタ１４１には入力せず、出力レジス
タ１４２に直接入力してよい。データＤ２の下位１４ビ
ットのうち最下位ビット０を除く他のビット１〜１３の
データがセレクタ１４１のビット別Ａ入力１Ａ〜１３Ａ
にそれぞれ入力される。符号ビット取り出し回路１３９
から取り出された符号ビットＳＢの信号がセレクタ１４
１のビット別Ｂ入力１Ｂ〜１３Ｂにそれぞれ共通入力さ
れる。セレクタ１４１のビット別選択制御はセレクト信
号発生回路１４３から与えられる１３本の信号線によっ
てそれぞれ行なわれる。セレクト信号発生回路１４３
は、デコーダ１４０の出力信号に応じて、符号ビットＳ
Ｂのビット位置から上位のビットすべてに対応して選択
制御信号“１”を与える。

【００９７】例えば、符号ビットＳＢがデータＤ２の下
位２番目のビット１であるとすると、セレクト信号発生
回路１４３の１３本の信号線すべてを“１”にし、ビッ
ト別独立セレクタ１４１では、すべてのビットでＢ入力
１Ｂ〜１３Ｂの符号ビットＳＢを選択する。また、符号
ビットＳＢがデータＤ２の下位３番目のビット２である
とすると、セレクト信号発生回路１４３の下位１本の信
号線を“０”、上位１２本の信号線を“１”にし、ビッ
ト別独立セレクタ１４１では、ビット１でＡ入力１Ａの
波形データを選択し、ビット２〜１３でＢ入力２Ｂ〜１
３Ｂの符号ビットＳＢを選択する。また、符号ビットＳ
ＢがデータＤ２の下位４番目のビット３であるとする
と、セレクト信号発生回路１４３の下位２本の信号線を
“０”、上位１１本の信号線を“１”にし、ビット別独
立セレクタ１４１では、ビット１，２でＡ入力１Ａ，２
Ａの波形データを選択し、ビット３〜１３でＢ入力３Ｂ
〜１３Ｂの符号ビットＳＢを選択する。以下、符号ビッ
トＳＢの位置がずれるに従い、ビット別選択態様が同様
にずらされ、結局、目的の１サンプル点分の波形データ
のみを選択的に取り出し、それ以外の他のサンプル点の
データを除外し、その代わりに符号ビットＳＢを拡張す
ることが達成される。

【００９８】データＤ２の最下位ビットとセレクタ１４
１の出力１３ビットと符号ビット取り出し回路１３９か
ら取り出された符号ビットＳＢの合計１５ビット構成の
データが出力レジスタ１４２に入力され、システムクロ
ックパルスφ2の立上りタイミングで該レジスタ１４２
に取り込まれる。このシステムクロックパルスφ2の立
上りタイミングは、時分割チャンネルタイミングの１タ
イムスロットの途中であり、当該時分割チャンネルタイ
ミングにおけるデータが十分に立ち上がった状態でデー
タの取り込みが行なわれる。この出力レジスタ１４２の
出力が、取り出しが完了した１サンプル分の波形データ
ＣＷＤとして出力される。図２２及び図２３は隠れビッ
ト再生回路１０５とデータレジスタ１０６の詳細例を示
すものである。隠れビット再生回路１０５とデータレジ
スタ１０６は、隠れビットの種類に対応してそれぞれ設
けられる。図２２では、「ビット数データ」のための隠
れビット再生回路１０５Ａ及びデータレジスタ１０６Ａ
と、「シフトデータ」のための隠れビット再生回路１０
５Ｂ及びデータレジスタ１０６Ｂの詳細例を示す。図２
３では、各圧縮係数ｂ1，ｂ0，ａ1，ａ0のための隠れビ
ット再生回路１０５Ｃ〜１０５Ｆとデータレジスタ１０
６Ｃ〜１０６Ｆの詳細例を示す。

【００９９】図２２により、「ビット数データ」のため
の隠れビット再生回路１０５Ａ及びデータレジスタ１０
６Ａについて説明すると、隠れビット再生回路１０５Ａ
は、ノートクロックパルスＮＣＬを８ステージ／１ビッ
トのシフトレジスタ１４４で遅延したものと隠れビット
制御信号ＨＢＣ１とを入力したアンドゲート１４５と、
第２のキーオンパルスＫＮＯＰ２とアンドゲート１４５
の出力とを入力したオアゲート１４６と、このオアゲー
ト１４６の出力により制御されるセレクタ１４７と、セ
レクタ１４７の出力を入力した８ステージ／４ビットの
シフトレジスタ１４８とを具えている。シフトレジスタ
１４８の出力がセレクタ１４７の「０」入力にそのまま
加わる。セレクタ１４７の「１」入力の４ビットのう
ち、最上位ビットには、前記シフタ１３０から出力され
るデータＤ１の最下位ビットの信号すなわち隠れビット
可能性信号ＨＢＰが与えられる。セレクタ１４７の
「１」入力の４ビットのうち、残りの下位３ビットに
は、シフトレジスタ１４８の出力を１ビット下位にシフ
トしたものが入力される。

【０１００】 この構成により、まず、第２のキーオン
パルスＫＯＮＰ２が“１”になったときは、オアゲート
１４６の出力“１”によりセレクタ１４７の「１」入力
が選択される。このとき、データＤ１としては、その１
サイクル前に生じた第１のキーオンパルスＫＯＮＰ１に
よるアドレスクリアに基づき、アドレスＡ０から読み出
したサンプル番号０のデータが与えられており、隠れビ
ット可能性信号ＨＢＰとしてサンプル番号０に伴って記
憶した隠れビットＨＢ0が与えられる。また、シフトレ
ジスタ１４８の出力は始めはどのような値でもよいの
で、ｘとして説明する（ｘは０または１のどちらでもよ
い）。これにより、上位ビットからＨＢ0，ｘ，ｘ，ｘ
という内容の４ビットデータがセレクタ１４７の「１」
入力を介してシフトレジスタ１４８に取り込まれる。次
のサイクルでオアゲート１４６の出力は“０”となり、
シフトレジスタ１４８に取り込まれたデータＨＢ0，
ｘ，ｘ，ｘはセレクタ１４７の「０」入力を介してシフ
トレジスタ１４８で保持される。

【０１０１】次に、ノートクロックパルスＮＣＬが生
じ、データＤ１として、サンプル番号１のデータが与え
られるようになると、ＨＢＣ１の“１”とノートクロッ
クパルスＮＣＬの遅延出力“１”（シフトレジスタ１４
４による遅延はＨＢＣ１と同期をとるためである：図１
７参照）によりアンドゲート１４５の出力が“１”とな
り、オアゲート１４６の出力が“１”となり、セレクタ
１４７の「１」入力を選択する。このとき、隠れビット
可能性信号ＨＢＰとしてサンプル番号１に伴って記憶し
た隠れビットＨＢ1が与えられるので、上位ビットから
ＨＢ1，ＨＢ0，ｘ，ｘという内容の４ビットデータがセ
レクタ１４７の「１」入力を介してシフトレジスタ１４
８に取り込まれる。次のサイクルでオアゲート１４６の
出力は“０”となり、シフトレジスタ１４８に取り込ま
れたデータＨＢ1，ＨＢ0，ｘ，ｘはセレクタ１４７の
「０」入力を介してシフトレジスタ１４８で保持され
る。次にノートクロックパルスＮＣＬが生じ、データＤ
１として、サンプル番号２のデータが与えられるように
なると、隠れビット可能性信号ＨＢＰとしてサンプル番
号２に伴って記憶した隠れビットＨＢ2が与えられ、上
述に従い、ＨＢ2，ＨＢ1，ＨＢ0，ｘがシフトレジスタ
１４８に取り込まれ保持される。

【０１０２】更に、ノートクロックパルスＮＣＬが生
じ、データＤ１として、サンプル番号３のデータが与え
られるようになると、隠れビット可能性信号ＨＢＰとし
てサンプル番号３に伴って記憶した隠れビットＨＢ3が
与えられ、上述に従い、ＨＢ3，ＨＢ2，ＨＢ1，ＨＢ0が
シフトレジスタ１４８に取り込まれ保持される。以後
は、そのフレーム内では、ノートクロックパルスＮＣＬ
が生じても、隠れビット制御信号ＨＣ1が“０”のた
め、アンドゲート１４５の出力は“１”とならず、上記
ＨＢ3，ＨＢ2，ＨＢ1，ＨＢ0がシフトレジスタ１４８で
保持される。こうして、４ビットの隠れビットＨＢ3，
ＨＢ2，ＨＢ1，ＨＢ0が再生され、シフトレジスタ１４
８で保持される。これは次フレームのデータビット長を
指示する隠れ情報ＨＤとしてデータレジスタ１０６Ａに
与えられる。

【０１０３】データレジスタ１０６Ａは、８ステージ／
４ビットのシフトレジスタ１４９と、セレクタ１５０と
を含んでいる。セレクタ１５０の「１０」入力にはイニ
シャルデータ長データＩＬＥＮＧが入力され、「０１」
入力には上記隠れ情報ＨＤつまり次フレームのデータビ
ット長を指示するデータが入力され、「００」にはシフ
トレジスタ１４９の出力が入力される。セレクタ１５０
の２ビットの制御入力には、上位ビットに第１のキーオ
ンパルスＫＯＮＰ１が入力され、下位ビットにアンドゲ
ート１５１の出力が入力される。アンドゲート１５１に
は、図１７のアンドゲート１１２からのフレーム変化信
号ＨＢＣ２とノートクロックパルスＮＣＬが加わる。こ
の構成により、まずキーオンパルスＫＯＮＰ１が“１”
のとき、セレクタ１５０は「１０」入力のイニシャルデ
ータ長データＩＬＥＮＧを選択し、シフトレジスタ１４
９に取り込む。次のサイクルでセレクタ１５０は「０
０」入力を選択し、取り込んだデータＩＬＥＮＧを保持
する。シフトレジスタ１４９の出力がデータ長指示デー
タＬＥＮＧとして、上述のように各回路に与えられる。
従って、最初のフレーム０では、パラメータデータ発生
回路９４から与えられたイニシャルデータ長データＩＬ
ＥＮＧがデータ長指示データＬＥＮＧとして使用され
る。このフレーム０において、前述のように、次フレー
ムのデータビット長を指示する隠れ情報ＨＤがセレクタ
１５０に与えられる。

【０１０４】次に、フレームが切り替わるとき、アンド
ゲート１５１の出力が“１”となり、セレクタ１５０は
「０１」入力の情報ＨＤを選択し、シフトレジスタ１４
９に取り込む。次のサイクルでセレクタ１５０は「０
０」入力を選択し、取り込んだデータＨＤを保持する。
こうして、２番目以降のフレームでは、前フレームの波
形データと共に隠れ情報として記憶していたデータビッ
ト長を指示する隠れ情報ＨＤをデータ長指示データＬＥ
ＮＧとして使用する。第１のキーオンパルスＫＯＮＰ１
を８ステージ／１ビットのシフトレジスタ１５２で８シ
ステムクロック遅延することにより第２のキーオンパル
スＫＯＮＰ２を生成するようにしてもよい。シフトデー
タのための隠れビット再生回路１０５Ｂとデータレジス
タ１０６Ｂは、上記隠れビット再生回路１０５Ａとデー
タレジスタ１０６Ａとほぼ同一構成である。異なる点
は、上記アンドゲート１４５に対応するアンドゲート１
４５Ｂに、図１７のアンドゲート１１４から出力される
シフトデータ用の隠れビット制御信号ＨＳＣを入力する
点と、セレクタ１５０Ｂの「１０」入力に与えるイニシ
ャルデータはイニシャルシフトデータＩＳＦである点
と、上記アンドゲート１５１に対応するアンドゲート１
５１Ｂに、図１７のアンドゲート１１９から出力される
ブロック終了制御信号ＢＦＣを入力する点、である。こ
れにより、シフトレジスタ１４８Ｂには、次ブロックに
関するシフトデータに対応する隠れビットデータＨＳ
3，ＨＳ2，ＨＳ1，ＨＳ0が再生記憶され、これがブロッ
クの終わりで、シフトレジスタ１４９Ｂに取り込まれ
る。従って、シフトレジスタ１４９Ｂからは、現在処理
中のブロックに関するシフトデータＳＦＤが出力され
る。

【０１０５】図２３において、圧縮係数ｂ1のための隠
れビット再生回路１０５Ｃとデータレジスタ１０６Ｃ
は、上記隠れビット再生回路１０５Ｂとデータレジスタ
１０６Ｂとほぼ同一構成である。異なる点は、シフトレ
ジスタ１４８Ｃ，１４９Ｃのビット数が８ビットである
点と、上記アンドゲート１４５Ｂに対応するアンドゲー
ト１４５Ｃに、図１７のアンドゲート１１５から出力さ
れる圧縮係数ｂ1用の隠れビット制御信号ＨＣｂ1を入力
する点と、セレクタ１５０Ｃの「１０」入力に与えるイ
ニシャルデータはｂ1に対応するイニシャル圧縮係数Ｉ
ＣＯである点である。アンドゲート１５１Ｃには、図１
７のアンドゲート１１９から出力されるブロック終了制
御信号ＢＦＣを入力する。これにより、シフトレジスタ
１４８Ｃには、次ブロックに関する圧縮係数ｂ1に対応
する隠れビットデータＨＣ0〜ＨＣ7が再生記憶され、こ
れがブロックの終わりで、シフトレジスタ１４９Ｃに取
り込まれる。従って、シフトレジスタ１４９Ｃからは、
現在処理中のブロックに関する圧縮係数ｂ1が出力され
る。他の圧縮係数ｂ0，ａ1，ａ0のための隠れビット再
生回路１０５Ｄ，１０５Ｅ，１０５Ｆとデータレジスタ
１０６Ｄ，１０６Ｅ，１０６Ｆは、上記隠れビット再生
回路１０５Ｃとデータレジスタ１０６Ｃとほぼ同一構成
である。異なる点は、上記アンドゲート１４５Ｃに対応
する各アンドゲート１４５Ｄ，１４５Ｅ，１４５Ｆに、
図１７の各アンドゲート１１６，１１７，１１８から出
力される各圧縮係数ｂ0，ａ1，ａ0用の隠れビット制御
信号ＨＣｂ0，ＨＣａ1，ＨＣａ0をそれぞれ入力する点
である。これにより、各レジスタ１０６Ｄ，１０６Ｅ，
１０６Ｆからは現在処理中のブロックに関する圧縮係数
ｂ0，ａ1，ａ0がそれぞれ出力される。

【０１０６】−−圧縮データ復調回路の一例−− データ取り出し再生部９６で取り出し・再生された波形
データＣＷＤは、線形予測符号化（ＬＰＣ）方式によっ
てデータ圧縮されている場合は、図１５における圧縮デ
ータ復調回路９７は、ＬＰＣ復調回路を用いる。その場
合に、圧縮データ復調回路９７は、図２４のようなＬＰ
Ｃ復調回路によって構成することができる。図におい
て、１５３，１５４はリミッタ、１５５〜１５８は加算
器、１５９〜１６２は乗算器、１６３〜１６６は８ステ
ージシフトレジスタ、である。図７に示した圧縮フィル
タ回路とは逆の構成になっており、１段目の復調回路の
復調係数として２段目の圧縮係数ｂ0，ｂ1を使用し、２
段目の復調回路の復調係数として１段目の圧縮係数ａ
0，ａ1を使用する。

【０１０７】−−圧縮及び縮小化処理の別の例（第２の
実施例）−− 上記実施例では、重み係数（シフトデータ）によるデー
タ縮小化処理を、圧縮フィルタによるデータ圧縮処理の
前段で行うようにしているが、次に説明するように、デ
ータ圧縮処理の後段で行うようにしてもよい。図２５
は、データ圧縮処理の後段で重み係数（シフトデータ）
によるデータ縮小化処理を行う場合の、圧縮及び縮小化
演算のための回路の構成例を示すものである。圧縮フィ
ルタ回路は、前述と同様、２次フィルタを２段縦続接続
してなり、１段目のフィルタ４８Ａは、引算器１７０，
加算器１７１，１７２，乗算器１７３，１７４，遅延部
１７５，１７６からなる。２段目のフィルタ４８Ｂは、
引算器１７７，加算器１７８，１７９，乗算器１８０，
１８１，遅延部１８２，１８３からなる。１段目のフィ
ルタ４８Ａの引算器１７０に圧縮対象波形データが入力
され、係数ａ0,ａ1による２次のたたみこみ和を引算器
１７０で引算する。２段目のフィルタ４８Ｂの引算器１
７７の出力が圧縮フィルタの出力信号である。この圧縮
フィルタ出力信号がシフト回路４７に入力され、重み係
数（シフトデータ）によって縮小化する方向に重みつけ
られる（シフトされる）。このシフト回路４７の出力
が、圧縮及び縮小化処理済みの波形サンプルデータとし
てブロックバッファ５５に一時記憶され、その後波形メ
モリ１５に書き込まれる。

【０１０８】シフト回路１８４は、シフト回路４７によ
るシフト方向とは反対方向に同量だけデータシフトする
ものであり、再生時における重み復元をシミュレートす
るものである。そして、このシフト回路１８４の出力を
加算器１７８，１７１を介して遅延部１７５，１７６，
１８２，１８３に入力するようになっており、これによ
り圧縮係数の乗算演算は、再生時における重み復元をシ
ミュレートした信号に対して行われる。これにより、デ
ータシフトダウンによるデータ切り捨て誤差を吸収した
精度のよい圧縮フィルタ演算が可能になる。この第２の
実施例の場合、圧縮フィルタ係数ａ0，ａ1，ｂ0，ｂ1
は、前述の第１の実施例のときと同様の手法で算出する
ようにしてよい。シフト回路４７の位置が異なってくる
ため、図５の機能ブロック図はそのままそっくりこの第
２の実施例に適用することはできないが、図５における
シフト回路４７と圧縮フィルタ部４８の部分を図２５の
構成が実施できるように適宜変更すればよい。また、第
２の実施例の場合、再生時における圧縮データの復調と
重み復元処理の手順が第１の実施例とは逆になるため、
図２６に示すように、シフト回路９８を圧縮データ復調
回路９７の前段に配置するように音源部２３の構成を変
更すればよい。

【０１０９】−−変更例−− データ圧縮処理の前段と後段のどちらか一方に限らず、
両方で重み係数（シフトデータ）によるデータ縮小化処
理を行うようにすることも可能である。また。データ圧
縮処理の途中で重み係数（シフトデータ）によるデータ
縮小化演算処理を挿入するようにしてもよい。重み演算
はデータシフトに限らず、乗算や割算などを採用しても
よい。波形区間の区分は、上記実施例のようなブロック
とフレームからなるものに限らず、どのように区分でも
よい。データビット長は可変である必要はなく、固定で
あってもよい。また、波形データをメモリに詰め込んで
書き込むようにしなくてもよい。また、再生用の制御デ
ータ（圧縮係数や重み係数）は隠れビットの形に限ら
ず、別途適宜与えてやるようにしてもよい。データ圧縮
方式はＬＰＣ方式に限らず、ＤＰＣＭ，ＡＤＰＣＭ，デ
ルタ変調など、その他どのような方式を採用してもよ
い。

【０１１０】上記実施例では、楽音波形データにおいて
この発明を実施しているが、これに限らず、音量レベル
を設定するエンベロープ波形データや、各種制御用のエ
ンベロープ波形データあるいはフィルタ係数等の時間変
化する各種の制御データなど、電子楽器における各種波
形データのためにこの発明を適用することができる。ま
た、電子楽器における波形データに限らず、その他の音
声信号又は音信号処理装置における波形データの圧縮の
ためにこの発明を適用することができる。上記実施例で
は、データ取り出し再生部において、１サンプルのデー
タの取り出し・再生のために、サンプルカウント、デー
タ長カウント、アドレスカウント、データ位置再生、隠
れビット再生、など多段の処理ステップが必要であり、
これを１サンプルのタイミングで行なうようになってい
る。そのため、１サンプルの時間を長くとらねばならな
いかもしれない。この問題を解決するには、同一のチャ
ンネルタイミングの中で複数のサンプリングタイミング
にわたる処理をパイプライン処理的手法により実行する
とよく、そうすれば、１サンプルの時間を短くし、デー
タ読み出し速度を上げることができる。なお、この発明
は、完成された単体の電子楽器に限らず、モジュール化
された電子楽器の一部品において適用してもよいもので
ある。また、音選択の鍵盤やスイッチ手段を持たず、コ
ード情報の入力に基づき楽音を発生する装置にも適用す
ることができる。更には、楽音信号を生成する装置や、
楽音を音響的に発音するスピーカ等は持たずに、楽音信
号の形成または制御に関連するデータを発生する装置に
おいても適用することができるものであり、この発明に
おいて電子楽器とは極めて広義に使用する語である。ま
た、一般的な音信号処理装置若しくは音声信号処理装置
においてもこの発明を適用することができる。

【０１１１】

【発明の効果】 以上の通り、この発明によれば、波形
データに対して所定のデータ圧縮処理を行う一方で、そ
のデータ圧縮処理の前乃至後のいずれかの段階で、波形
データの値を任意の重み係数に従って更に縮小する処理
を行うようにしたので、データ圧縮処理によって圧縮さ
れた波形データの値を更に縮小することができ、一層の
データ圧縮を推し進めることができる。しかも、重み係
数の変更によって縮小率を変更したり、あるいは全く縮
小しないようにしたり、という制御が容易かつ自在に行
える。従って、波形の一部区間においてデータ圧縮を更
に推し進めたり、あるいは波形の区間に応じて異なる度
合いでデータ圧縮を行いたい場合など、所定のデータ圧
縮処理の方式そのものは変更することなく、重み係数を
変更するだけで極めて簡単に対応することができる。ま
た、波形データの値を任意の重み係数に従って縮小す
る、という極めて簡単な処理（この処理は、データシフ
トや割算あるいは掛算など適宜の係数演算によって行う
ことができる）であるため、構成も簡単である。特に、
データ値縮小処理にあたっては、連続する波形データを
複数の区間に分け、各区間毎に独立に設定した重み係数
を使用して各区間毎に独立にデータ値縮小処理を行うよ
うにしたので、全発音期間における任意の区間で波形圧
縮の程度を異ならせたい場合（例えばアタック部とサス
テイン部では異なる圧縮を行いたい場合など）に、所定
のデータ圧縮処理の方式そのものは変更することなく、
重み係数を変更するだけで対処することが可能になるの
で、簡単であり、有利である、という優れた効果を奏す
る。更に、複数のアドレスを有するとともに１つのアド
レスに複数ビットのデータを記憶可能な記憶装置に、前
記データ圧縮処理及びデータ値縮小処理済みの波形デー
タを、各アドレスに詰めて密に記憶するようにしたの
で、記憶装置の無駄のない効率的な利用を図ることがで
きる。すなわち、データ圧縮処理及びデータ値縮小処理
によって１サンプル当りの波形データのビット数が少な
くなり、記憶装置の１アドレス当りのビット数より小さ
な半端なサイズとなることがあるが、この発明によれ
ば、そのような場合に、記憶装置にデータを密に、すな
わち詰めて、記憶するようにしたことにより、記憶装置
の無駄のない効率的な利用を図ることができる、という
優れた効果を奏する。

【図面の簡単な説明】

【図１】この発明の一実施例における波形データの圧縮
・再生処理の全体の流れを略示する図。

【図２】この発明に従う波形データの圧縮及び再生処理
を実施するために使用することができる電子楽器の一実
施例のハードウェア構成例を示すブロック図。

【図３】同実施例におけるマイクロコンピュータによる
制御の下で実行される波形データの圧縮からメモリへの
書込みに至るまでの処理の全体像の概略を示すフローチ
ャート。

【図４】図２の波形メモリにおける圧縮波形データの記
憶領域のフォーマットを例示する図。

【図５】図２のマイクロコンピュータの制御の下で行わ
れる波形データ圧縮及び縮小化処理の一実施例を示す機
能ブロック図。

【図６】図５におけるブロックバッファのメモリフォー
マットを例示する図。

【図７】図５におけるシフト回路と圧縮フィルタ部の構
成例を概念的に示す図。

【図８】１段分の２次フィルタからなる圧縮フィルタ部
のハードウェア回路の一例を示す図。

【図９】線形予測法に従う圧縮フィルタ係数の発生演算
の手順の一例を示すフローチャート。

【図１０】図５における可変ビット長加工及び書込処理
部の処理動作を説明するための機能ブロック図。

【図１１】この可変ビット長加工及び書込処理部によっ
て実行される可変ビット長加工及び書込処理の手順の概
略を示すフローチャート。

【図１２】可変ビット長加工済みの波形サンプルデータ
及び隠れビットデータのデータフォーマットの一例を示
す図。

【図１３】図１２のようなフォーマットからなる可変ビ
ット長のデータを実際に波形メモリに詰め込んで記憶す
る場合のメモリフォーマットの一例を示す図。

【図１４】可変ビット長のデータを詰め込んでメモリに
書き込む処理を説明するための図。

【図１５】図２における音源部の一実施例を示すブロッ
ク図。

【図１６】図１５におけるデータ取り出し再生部の内部
構成例を示すブロック図。

【図１７】図１６におけるサンプルカウンタと隠れビッ
ト制御信号発生回路の具体例を示すブロック図。

【図１８】図１６におけるデータ長カウンタとアドレス
カウンタの詳細例を示すブロック図。

【図１９】図１６におけるデータ位置再生回路の詳細例
を示すブロック図。

【図２０】図１９におけるシフタの動作例を説明する
図。

【図２１】図１６における隠れビット分離回路及びデー
タ整合化回路の詳細例を示すブロック図。

【図２２】図１６における隠れビット再生回路及びデー
タレジスタの詳細例を示すブロック図。

【図２３】図１６における隠れビット再生回路及びデー
タレジスタの別の詳細例を示すブロック図。

【図２４】図１５における圧縮データ復調回路の一例を
示すブロック図。

【図２５】データ縮小化演算のためのシフト回路を圧縮
フィルタ部の後段に設けた実施例を概念的に示すブロッ
ク図。

【図２６】図２５の例に従って圧縮及び縮小化処理を行
った波形データを再生するための音源部の実施例を示す
ブロック図。

【符号の説明】 １３…アナログ信号外部入力部、１４…サンプリング装
置、１５…波形メモリ、２１…波形バッファメモリ、２
３…音源部、４４…制限ビット数レジスタ、４５…シフ
トデータ発生部、４６…シフトデータレジスタ、４７…
シフト回路（重み演算回路）、４８…圧縮フィルタ部、
４９…ハミング窓乗算部、５１…係数発生演算部、５５
…ブロックバッファ、５６…ビット数検出部、５８…可
変ビット長加工及び書込処理部、７６…隠れビット付与
部、７８…データ合成部、９６…データ取り出し再生
部、９７…圧縮データ復調回路、９８…重み復元用のシ
フト回路。

Claims (9)

(57)【特許請求の範囲】
1. 【請求項１】 圧縮すべき波形データを提供する第１の
   ステップと、前記波形データに対して所定のデータ圧縮
   処理を行う第２のステップとを具え、このデータ圧縮処
   理は処理前の波形とは異なる形状の小振幅波形に変換す
   るものである波形データ圧縮方法において、 前記データ圧縮処理の前乃至後のいずれかの段階で、波
   形データの各瞬時値を任意の重み係数に従ってそれぞれ
   更に縮小するデータ値縮小処理を行う第３のステップを
   設け、このデータ値縮小処理は処理前の波形をそれと略
   同一形状の小振幅波形にレベルダウンするものであっ
   て、このレベルダウンによる微小値の切捨てを含むもの
   であり、この第３のステップでは、連続する波形データ
   を複数の区間に分け、各区間毎に独立に設定した前記重
   み係数に従って、各区間毎に独立に前記データ値縮小処
   理を行い、更に、 複数のアドレスを有するとともに１つのアドレスに複数
   ビットのデータを記憶可能な記憶装置に、前記データ圧
   縮処理及びデータ値縮小処理済みの波形データを、各ア
   ドレスに詰めて密に記憶する第４のステップを具えたこ
   とを特徴とする波形データ圧縮方法。
2. 【請求項２】 圧縮すべき波形データを入力し、該波形
   データの各瞬時値を任意の重み係数に従ってそれぞれ縮
   小する演算を行うものであって、連続する該波形データ
   を複数の区間に分け、各区間毎に独立に設定した前記重
   み係数に従って各区間毎に独立にデータ値縮小演算を行
   うものであり、このデータ値縮小演算は演算前の波形を
   それと略同一形状の小振幅波形にレベルダウンするもの
   であって、このレベルダウンによる微小値の切捨てを含
   むものである縮小演算手段と、 前記縮小演算手段から出力された波形データを入力し、
   該波形データに対してデータ圧縮フィルタ処理を施すも
   のであり、このデータ圧縮フィルタ処理は処理前の波形
   とは異なる形状の小振幅波形に変換するものである圧縮
   フィルタ手段と、 前記圧縮フィルタ手段で使用するフィルタ係数を線形予
   測法によって作成し、前記圧縮フィルタ手段に供給する
   係数発生手段と、 複数のアドレスを有するとともに１つのアドレスに複数
   ビットのデータが記憶可能であり、前記データ圧縮処理
   及びデータ値縮小処理済みの波形データを、各アドレス
   に詰めて密に記憶する記憶手段とを具えた波形データ圧
   縮装置。
3. 【請求項３】 圧縮すべき波形データを入力し、該波形
   データに対してデータ圧縮フィルタ処理を施すものであ
   り、このデータ圧縮フィルタ処理は処理前の波形とは異
   なる形状の小振幅波形に変換するものである圧縮フィル
   タ手段と、 前記圧縮フィルタ手段から出力される波形データの各瞬
   時値を任意の重み係数に従ってそれぞれ縮小する演算を
   行うものであって、連続する該波形データを複数の区間
   に分け、各区間毎に独立に設定した前記重み係数に従っ
   て各区間毎に独立にデータ値縮小演算を行うものであ
   り、このデータ値縮小演算は演算前の波形をそれと略同
   一形状の小振幅波形にレベルダウンするものであって、
   このレベルダウンによる微小値の切捨てを含むものであ
   る縮小演算手段と、 前記圧縮フィルタ手段で使用するフィルタ係数を線形予
   測法によって作成し、前記圧縮フィルタ手段に供給する
   係数発生手段と、 複数のアドレスを有するとともに１つのアドレスに複数
   ビットのデータが記憶可能であり、前記データ圧縮処理
   及びデータ値縮小処理済みの波形データを、各アドレス
   に詰めて密に記憶する記憶手段とを具えた波形データ圧
   縮装置。
4. 【請求項４】 前記縮小演算手段の出力を前記圧縮フィ
   ルタ手段にフィードバックし、データ値縮小演算による
   誤差を予測したデータ圧縮フィルタ処理が該圧縮フィル
   タ手段で行なわれるようにするフィードバック手段を更
   に具えた請求項３に記載の波形データ圧縮装置。
5. 【請求項５】 複数のアドレスを有するとともに１つの
   アドレスに複数ビットのデータが記憶可能であり、連続
   する波形データを記憶するものであって、該波形データ
   を、所定のデータ圧縮処理が施されてなると共に、該波
   形データを複数の区間に分割して該各区間毎に独立に設
   定した重み係数に従って該各区間毎に独立にデータ値縮
   小処理が施されてなる状態で、各アドレスに詰めて密に
   記憶してなり、前記データ圧縮処理は該処理前の波形と
   は異なる形状の小振幅波形に変換するものであり、前記
   データ値縮小処理は該処理前の波形をそれと略同一形状
   の小振幅波形にレベルダウンするものであって、このレ
   ベルダウンによる微小値の切捨てを含むものである波形
   記憶手段と、 圧縮データを復調するための係数と前記各区間毎の重み
   係数を提供する係数提供手段と、 前記復調のための係数に応じて圧縮データ復調処理を前
   記波形記憶手段から読み出された波形データに対して施
   す圧縮データ復調手段と、 前記各区間毎の重み係数に応じて縮小されたデータ値を
   元の大きさに戻す演算を前記波形記憶手段から読み出さ
   れた波形データに対して前記各区間毎に施す演算手段と
   を具えた波形データ再生装置。
6. 【請求項６】 前記圧縮データ復調のための係数と各区
   間毎の重み係数は前記波形記憶手段において波形データ
   と一緒に記憶されており、前記係数提供手段は、前記波
   形記憶手段の読出し出力から前記圧縮データ復調のため
   の係数と重み係数を分離して取り出すことにより前記各
   係数を提供するものである請求項５に記載の波形データ
   再生装置。
7. 【請求項７】 前記記憶装置に記憶する前記データ圧縮
   処理及びデータ値縮小処理済みの波形データは可変ビッ
   ト長のデータであり、前記波形データの各区間が夫々複
   数のフレームに分割されてなり、該可変ビット長からな
   る波形データのビット数が各フレーム単位で可変である
   ことを特徴とする請求項１に記載の波形データ圧縮方
   法。
8. 【請求項８】 前記記憶手段に記憶する前記データ圧縮
   処理及びデータ値縮小処理済みの波形データは可変ビッ
   ト長のデータであり、前記波形データの各区間が夫々複
   数のフレームに分割されてなり、該可変ビット長からな
   る波形データのビット数が各フレーム単位で可変である
   ことを特徴とする請求項２又は３に記載の波形データ圧
   縮装置。
9. 【請求項９】 前記波形記憶手段に記憶する前記データ
   圧縮処理及びデータ値縮小処理済みの波形データは可変
   ビット長のデータであり、前記波形データの各区間が夫
   々複数のフレームに分割されてなり、該可変ビット長か
   らなる波形データのビット数が各フレーム単位で可変で
   あることを特徴とする請求項５に記載の波形データ再生
   装置。