JP2727439B2 - 楽音発生装置 - Google Patents

Description

【発明の詳細な説明】 【０００１】 【発明の属する技術分野】この発明は、電子楽器等に用
いる楽音発生装置に関し、特に発生する各楽音の音色を
変更できるものに関する。 【０００２】 【従来の技術】従来、前記の楽音発生装置には、例えば
特公昭５９−２０３８号公報に開示されているものがあ
る。これは、所望の波形の各標本値を波形メモリに記憶
させ、鍵盤回路の或る鍵が押鍵されると、波形メモリか
ら各標本値を一定速度で順に読み出す読み出し回路によ
る読み出しを開始すると共に、押鍵された鍵に対応する
周波数情報を累算器で累算し、累算値が累算器の最大累
算値を超えるごとに読み出し回路をリセットするもので
ある。 【０００３】この楽音発生装置によれば、押鍵された鍵
が低い音高の鍵であると、周波数情報の値が小さいの
で、累算値が累算器の最大累算値を超えるまでの時間が
長く、すなわち、波形メモリから各標本値が読み出され
る時間が長くなる。押鍵された鍵が高い音高の鍵である
と、周波数情報の値が大きいので、累算値が累算器の最
大累算値を超えるまでの時間が短く、すなわち波形メモ
リから各標本値が読み出される時間が短くなる。従っ
て、押鍵された鍵に対応する音高の楽音を得ることがで
きる。 【０００４】 【発明が解決しようとする課題】しかし、このような楽
音発生装置が発生する楽音のフォルマントは、固定され
ており、不自然な楽音になるという問題点があった。ま
た、フォルマントが固定であるので、例えば、この楽音
発生装置を鍵盤楽器に実施した場合、押鍵の強弱や、押
鍵された鍵の音高や、押鍵されてからの時間経過等に応
じて、フォルマントを変化させること、すなわち音色を
変化させることができないという問題点もあった。 【０００５】 【課題を解決するための手段】この発明は、前記の各問
題点を解決するためになされたもので、楽音波形を記憶
する記憶手段と、発生すべき楽音の音高情報を入力する
音高情報入力手段と、発生すべき楽音のフォルマントを
制御するフォルマント制御情報入力手段と、前記入力さ
れた音高情報に対応して読出し開始を制御する手段と、
前記入力されたフォルマント情報に対応して読出し速度
を制御する手段とを、備えた前記記憶手段の楽音波形を
読み出す読出し手段と、前記音高情報によって決まる一
周期で楽音波形を読み残した場合に、その読み残した楽
音波形を新たに読出し開始された楽音波形と加算する加
算手段とで、構成されている。 【０００６】 【作用】本発明によれば、再生する楽音の音高が同じで
あっても、読み出し手段に備えられた、読み出し速度を
制御する手段によって、読み出し速度を変化させること
ができ、例えば図１１の（ａ）乃至（ｅ）のように様々
な形で楽音を再生することができる。 【０００７】 【発明の効果】以上のように、本発明によれば、発生す
る楽音の周期は一定であっても、その波形は、発生すべ
き楽音のフォルマントに対応する読み出し速度に制御す
る手段によって様々な形になり、音高とは独立してフォ
ルマントを変化させることができる。よって、この読み
出し速度に制御する手段で適当にフォルマントを制御す
ることによって自然楽器の音色に近い音色の楽音を得る
ことができるし、押鍵の強弱や、押鍵された鍵の音高
や、押鍵されてからの時間経過に応じてフォルマントを
制御し、変化に富んだ音色を得ることができる。 【０００８】 【実施例】図１乃至図１１に第１の実施例を示す。この
実施例は、この発明を鍵盤楽器に実施したものである。
図１において、２は、記憶手段、例えば波形メモリで、
少なくとも１０ビットで表わされる「００００００００
００」から「１１１１１１１１１１」までの合計１０２
４のアドレスを有し、これら各アドレスには、例えば図
２に示すような所望の波形の１周期分の各標本値が記憶
されている。この波形メモリ２のアドレスラインには、
乗算器４の１３ビットの出力線のうち下位１０ビットが
接続されている。従って、乗算器４は読み出し回路とし
て作動する。 【０００９】乗算器４には、累算器６の出力とカウンタ
８の出力とが一方の入力として供給され、累算器６の出
力が一方の入力の下位ビットを構成し、カウンタ８の出
力が一方の入力の上位ビットを構成する。カウンタ８
は、例えば２ビットのカウンタで構成されており、図４
（ａ）に示すようにクロック信号ＣＫが立ち上がるごと
に、同図（ｄ）に示すように「００」、「０１」、「１
０」、「１１」と順にカウントするもので、同図（ｂ）
に示すようにカウント値が「００」に戻るごとにオーバ
ーフロー信号を生成するようにも構成されている。この
オーバーフロー信号が発生するごとに、同図（ｃ）に示
すように累算器６はレジスタ１０から供給される歩進位
相値ＰＩ₁ を累算する。 【００１０】この歩進位相値ＰＩは、発生しようとする
楽音のピッチに対応するもので、整数部と小数部とから
なり、鍵盤回路（図示せず）の或る鍵が押鍵されたと
き、ＲＯＭ（図示せず）からその押鍵された鍵に対応す
る歩進位相値ＰＩ₁ が読み出されて、音高情報入力手
段、例えばレジスタ１０に記憶される。そして、オーバ
ーフロー信号が生成されるごとに、この歩進位相値ＰＩ
₁ が累算器で累算されるので、累算器６の出力線を波形
メモリ２のアドレスラインに直結していたなら、波形メ
モリ２からは歩進位相値ＰＩ₁ の間隔ごとに標本値が読
み出され、押鍵された鍵に対応するピッチの楽音が発生
することになる。このように累算器６は、読み出し開始
を制御する手段として機能する。この累算器６の出力線
は、波形メモリ２のアドレスに対応して１０ビットから
なり、その出力がオーバーフローすると、自動的に初期
値ＰＩ₀ から累算を繰り返す。 【００１１】図３（ａ）の実線は、歩進位相値ＰＩ₁ を
累算している累算器６の出力変化を示したもので、同図
（ｂ）に示すように累算値はとびとびの値をとる。そし
て、累算値が２¹⁰以上になると、オーバーフローして、
初期値ＰＩ₀ からＰＩ₁ づつ累算する。なお、同図
（ａ）に点線で示したのは、歩進位相値がＰＩ₁ より小
さい場合で、この時に発生する楽音の周期は、歩進位相
値ＰＩ₁ のときの周期Ｔ₁よりも長いＴ₂ となる。 【００１２】レジスタ１０の歩進位相値は整数部と小数
部とからなるが、乗算器４には整数部のみが供給されて
いる。これは小数部を切り捨てることによって、幾分誤
差は生じるが、この誤差は無視できる大きさであるから
である。 【００１３】この累算器６の出力の整数部が、乗算器４
の一方の入力の下位ビットとして供給され、カウンタ８
の出力が乗算器４の一方の入力の上位ビットとして供給
されているので、乗算器４の一方の入力（以下、位相累
算値と称する。）は、カウンタ８の出力が「００」のと
き、累算器６の出力となり、カウンタ８の出力が「０
１」のとき、累算器６の出力に２¹⁰を加算した値とな
り、カウンタ８の出力が「１０」のとき、累算器６の出
力に２＊２¹⁰を加算した値となり、カウンタ８の出力が
「１１」のとき、累算器６の出力に３＊２¹⁰を加算した
値となる。この乗算器６の出力の変化状態を図５に示
す。 【００１４】乗算器４の他方の入力には、レジスタ１２
に記憶されている走査速度係数Ｆが供給されている。こ
の走査速度係数Ｆは、発生しようとする楽音のフォルマ
ントを制御して、音色を制御するためのものであるの
で、押鍵の強弱や、押鍵された鍵の音高や、押鍵されて
からの時間経過に従って設定される。例えば、押鍵の強
度に応じて音色を設定する場合、押鍵強度の検出回路
（図示せず）からの出力に対応する走査速度係数Ｆが上
述したＲＯＭから読み出され、フォルマント制御情報入
力手段、例えばレジスタ１２に記憶される。この走査速
度係数Ｆとしては、例えば１／４乃至１０程度の値が用
いられる。 【００１５】このように乗算器４には、位相累算値と走
査速度係数Ｆとが入力されているので、乗算器４の出力
は、位相累算値を走査速度係数Ｆ倍したものとなる。図
６乃至図１０に乗算器４の出力の変化状態を示す。図６
は２＞Ｆ＞１の場合、図７はＦ＝１の場合、図８は１＞
Ｆ＞１／２の場合、図９は１／２≧Ｆ＞１／３の場合、
図１０は１／３≧Ｆ＞１／４の場合である。図６乃至図
１０において、実線は、カウンタ８の出力が「００」の
ときの乗算器４の出力、点線はカウンタ８の出力が「０
１」のときの乗算器４の出力、一点鎖線はカウンタ８の
出力が「１０」のときの乗算器４の出力、二点鎖線はカ
ウンタ８の出力が「１１」のときの乗算器４の出力であ
る。 【００１６】この乗算器４の出力が波形メモリ２にアド
レス信号として供給され、波形メモリ２から標本値が読
み出され、累算器１４に供給される。すなわち、上述し
たように累算器６の値は、カウンタ８がオーバーフロー
信号を発生するまでは変化しないが、図４（ｅ）に示す
ように位相累算値はカウンタ８の出力がクロック信号が
立ち上がるごとに「００」から「１１」まで変化するの
で、乗算器４の出力もカウンタ８の出力変化に従って変
化し、波形メモリ２から読み出される標本値もカウンタ
８の出力変化に従って変化する。このようにカウンタ
８、累算器６、レジスタ１２、乗算器４が読み出し手段
として機能する。 【００１７】累算器１４には、アンドゲート１６を介し
てクロック信号ＣＫが供給されており、これが立ち下が
るごとに、すなわちカウンタ８の出力が変化するごと
に、そのときの乗算器４の出力によって読み出された波
形メモリ２の標本値を図４（ｆ）に示すように累算す
る。そして、カウンタ８のオーバーフロー信号が立ち下
がったとき、そのときの累算値をエンベロープ付加器や
Ｄ／Ａ変換器等からなるサウンドシステム（図示せず）
に送出すると共に、リセットされる。従って、累算器１
４が加算手段として機能する。 【００１８】なお、乗算器４の出力は上述したように１
３ビットからなるのに対し、波形メモリ２のアドレスは
１０ビットである。よって、乗算器４の出力の１１ビッ
トから１３ビットまでの各ビットのうち少なくとも１つ
が「１」になったとき、すなわち乗算器４の出力が１０
２４以上になったとき、このままではイメージの標本値
が読み出され、累算器１４によって累算される。これを
防止するため、乗算器４の出力のうち１１ビットから１
３ビットまでの各ビットがノア回路１８に供給され、こ
のノア回路１８の出力がアンドゲート１６に入力され、
乗算器４の出力が１０２４以上になったとき、読み出さ
れた標本値が累算されるのを禁止している。 【００１９】この実施例によって発生させた楽音波形を
図１１に示す。同図において、位相歩進値は１である。
すなわち、発生させた楽音の周期Ｔは、波形メモリ２に
記憶されている波形の周期Ｔに等しい。同図（ａ）は走
査速度係数Ｆを、２＞Ｆ＞１にした場合、同図（ｂ）は
走査速度係数Ｆを１にした場合、同図（ｃ）は走査速度
係数Ｆを１＞Ｆ＞１／２にした場合、同図（ｄ）は走査
速度係数Ｆを１／２≧Ｆ＞１／３にした場合、同図
（ｅ）は走査速度係数Ｆを１／３≧Ｆ＞１／４にした場
合である。 【００２０】次に同図（ａ）の楽音波形が発生する状態
について説明する。今、図５に示すように位相累算値が
変化すると、乗算器４の出力は、これに、２＞Ｆ＞１で
ある走査速度係数Ｆを乗算した値であるので、図６に示
すように乗算器４の出力は位相累算値よりも速い速度で
変化する。従って、波形メモリ２からの標本値の読み出
しは、位相累算値によって読み出した場合よりも速くな
る。よって、図１１（ａ）に示すような波形となる。 【００２１】なお、カウンタ８の出力が、「０１」、
「１０」、「１１」のとき、乗算器４の出力の１１ビッ
トから１３ビットまでのいずれかが常に「１」となるの
で、カウンタ８の出力が「０１」、「１０」、「１１」
のときの乗算器４の出力によって読み出された標本値は
累算されない。また、カウンタ８の出力が「００」の場
合の乗算器４の出力は、累算器６の出力がオーバーフロ
ーする前に、１１ビット目が１となり、すなわち１０２
４以上となり、波形メモリ２の標本値を読み終わってい
るので、以後、累算器１４での累算は行わず、累算器１
４の値は０となる。そして、累算器６の出力がオーバー
フローしたとき、すなわち周期Ｔが経過すると、再び上
述したのと同様にして標本値を読み出す。 【００２２】次に、図１１（ｂ）の波形の楽音が発生す
る状態について説明する。この場合Ｆ＝１であるので、
乗算器４の出力は図７に示すように変化するが、これは
図５に示す位相累算値の変化と全く同じである。よっ
て、図１１（ｂ）に示すように波形メモリ２の波形がそ
のまま周期Ｔで繰り返し、読出される。この場合も、カ
ウンタ８の出力が「０１」、「１０」、「１１」のと
き、乗算器４の出力の１１ビット乃至１３ビットのうち
いずれかが少なくとも「１」となるので、カウンタ８の
出力が「０１」、「１０」、「１１」のときに読み出さ
れた標本値は乗算されない。次に、図１１（ｃ）の波形
の楽音が発生する状態について説明する。この場合、１
＞Ｆ＞１／２であるので、乗算器４の出力は図８に示す
ように位相累算値よりも遅い速度で変化する。ここで、
カウンタ８の出力が「００」であるときに読み出された
標本値によって得られる波形がＡであるが、累算器６が
オーバーフローしたとき、すなわち、１周期Ｔが経過し
ても、波形メモリ２の標本値が読み残されていることが
波形Ａより明らかである。これは、また図８のカウンタ
８の出力が「００」のときの乗算器４の出力の最終値が
１０２４より小さいことからも判る。 【００２３】しかし、カウンタ８の出力が「０１」のと
きの乗算器４の出力の初期値は、カウンタ８の出力が
「００」のときの乗算器４の最終値に位相累算値と速度
走査係数Ｆとを乗算した値を加算した値になる。例えば
位相累算値が５で、Ｆが０．７５であるとすると、累算
器６の最終値は１０２０であり、乗算器４の最終値は７
６５である。そして、累算器６の初期値は１となり、カ
ウンタ８の出力が「０１」のとき、乗算器４の入力は、
１０２５と、０．７５となり、その出力は７６８．７５
となり、カウンタ８の出力が「００」のときの乗算器の
出力７６５に、位相累算値５と走査速度係数０．７５を
乗算した値３．７５を加算した値になる。 【００２４】そして、カウンタ８の出力が「０１」のと
きに図１１（ｃ）に波形Ｂとして示すように読み出さ
れ、カウンタ８の出力が「００」のときに読み出された
標本値と累算されている。そして、読み残した標本値を
読み終わると、図８から明らかなように、カウンタ８の
出力が「０１」のときの乗算器４の出力も１１ビット目
が１となり、以後読み出した標本値の累算は行われな
い。これを１周期Ｔごとに繰り返している。これは、ま
た見方を変えると、或る１周期Ｔで読み残した波形Ｂ
を、次の１周期で読み出される波形Ａに加算していると
も言える。 【００２５】なお、カウンタ８の出力が「１０」、「１
１」のときは、乗算器の出力の１１ビット乃至１３ビッ
トのうち少なくとも１つが「１」であるので、カウンタ
８の出力が「１０」、「１１」のとき、読み出された標
本値の累算は行われない。 【００２６】次に、図１１（ｄ）の波形の楽音が発生す
る場合について説明する。この場合、１／２≧Ｆ＞１／
３であるので、図９に示すように乗算器４の出力の変化
は、図８に示した場合（図１１（ｃ）の波形の楽音を発
生した場合）よりもさらに遅く変化する。従って、図９
から明らかなように、カウンタ８の出力が「００」のと
きだけでは、１周期内で標本値を読み終えることができ
ず、さらにカウンタ８の出力が「０１」のときを加えて
も、１周期Ｔ内で読み終わることができない。これは図
９に示すカウンタ８の入力が「００」のとき及び「０
１」のときの最終値が１０２４であることからも明らか
である。このカウンタ８の出力が「０１」のときを加え
ても読み残った分をカウンタ８の出力が「１０」のとき
に読み出して加算している。 【００２７】図１１（ｅ）の場合、図１０から明らかな
ように、カウンタ８の出力が「００」、「０１」及び
「１０」のときの乗算器４の出力は１０２４以下であ
り、波形メモリ２の標本値の読み残しがあるが、この場
合、読み残し分をカウンタ８の出力が「１１」のときの
乗算器４の出力で読み出し、加算している。 【００２８】このように図１１（ａ）乃至（ｅ）の波形
は、いずれも周期がＴであるので、音高はいずれも等し
い。しかし、各々の波形は、走査速度係数Ｆの値によっ
て変化し、それぞれ異なった音色になる。このように乗
算器４によって走査速度係数Ｆを乗算することによっ
て、波形の読み出し速度が制御されているので、乗算器
４が読み出し速度を制御する手段として機能する。 【００２９】第２の実施例を図１２に示す。第２の実施
例は、波形メモリ２に複数の標本値を記憶し、そのうち
の１つを選択するようにしたもので、レジスタ２０に読
み出そうとする波形の先頭アドレスを記憶させ、これと
乗算器４の出力とを加算器２２で加算し、この加算値を
波形メモリ２に供給するものである。この場合、乗算器
４の出力が相対アドレスであり、加算器２２の出力が実
効アドレスとなる。これ以外、第１の実施例と同様に構
成されている。 【００３０】図１３に第３の実施例を示す。この実施例
は、レジスタ１２に記憶されている走査速度係数Ｆが常
に１以上の場合のもので、乗算器４には、累算器６及び
レジスタ１２の値のみが入力され、カウンタ８の値は入
力されていない。さらに、累算器１４が除去され、ノア
回路１８の出力側を波形メモリ２のイネーブル端子に接
続している。波形メモリ２は、ノア回路１８の出力がＬ
レベルの場合、波形標本値を読み出さない。 【００３１】この実施例では、走査速度係数Ｆが１以上
であるので、第１の実施例の走査速度係数Ｆが１以上の
ときと同様に、累算器６の出力がオーバーフローする前
に、乗算器４の出力が１０２４以上となり、波形メモリ
２の標本値を読み終わるので、それ以後にはノア回路１
８の出力がＬレベルとなり、波形標本値の読み出しを禁
止している。従って、この実施例では、図１１（ａ）ま
たは（ｂ）のような波形が得られる。 【００３２】第１及び第２の実施例では、乗算器４の出
力の１１ビット乃至１３ビットのうち少なくとも１つが
「１」のとき、累算器１４での累算を禁止したが、第３
の実施例と同様に波形メモリ２からの読み出しを禁止し
てもよい。 【００３３】上記の各実施例では、単音を発生させる場
合についてのみ記載したが、時分割によって同時に複数
音を発生するようにすることは、各実施例から容易に行
える。

【図面の簡単な説明】 【図１】この発明による楽音発生装置の第１の実施例の
ブロック図である。 【図２】同実施例の波形メモリに記憶されている波形を
示す図である 【図３】同実施例の累算器６の出力変化状態を示す図で
ある 【図４】同実施例の動作を説明するためのタイミングチ
ャートである。 【図５】同実施例の乗算器の一方の入力の変化状態を示
す図である。 【図６】走査速度係数Ｆが２より小さく１より大きい場
合の乗算器４の出力の変化状態を示す図である。 【図７】走査速度係数Ｆが１の場合の乗算器４の出力の
変化状態を示す図である。 【図８】走査速度係数Ｆが１より小さく１／２より大き
い場合の乗算器４の出力の変化状態を示す図である。 【図９】走査速度係数Ｆが１／２以下であって１／３よ
り大きい場合の乗算器４の出力の変化状態を示す図であ
る。 【図１０】走査速度係数Ｆが１／３以下であって１／４
より大きい場合の乗算器４の出力の変化状態を示す図で
ある。 【図１１】同実施例によって発生する楽音の波形図であ
る。 【図１２】第２の実施例の一部を示すブロック図であ
る。 【図１３】第３の実施例のブロック図である。 【符号の説明】 ２ 波形メモリ ４ 乗算器 ６ 累算器 １４ 累算器 １８ ノアゲート

Claims (1)

1. (57)【特許請求の範囲】 １．楽音波形を記憶する記憶手段と、 発生すべき楽音の音高情報を入力する音高情報入力手段
   と、発生すべき楽音のフォルマントを制御するフォルマント
   制御情報入力手段と、 前記入力された音高情報に対応して読出し開始を制御す
   る手段と、前記入力されたフォルマント情報に対応して
   読出し速度を制御する手段とを、備えた前記記憶手段の
   楽音波形を読み出す読出し手段と、 前記音高情報によって決まる一周期で楽音波形を読み残
   した場合に、その読み残した楽音波形を新たに読出し開
   始された楽音波形と加算する加算手段とで、 構成された楽 音発生装置。