JP2725009B2 - アクティブマトリクス型表示装置 - Google Patents

Description

【発明の詳細な説明】 〔概要〕 隣接走査ライン間にスイッチング素子のゲートとドレ
インとを接続したゲート接続型対向マトリクス構成のア
クティブマトリクス型表示装置に関し、 スイッチング素子の閾値のばらつきによる問題を解決
することを目的とし、 対向配置した一方と他方との基板にそれぞれ走査ライ
ンとデータラインとを直交するように設け、前記走査ラ
インの隣接する一方の走査ラインにスイッチング素子の
ゲートを接続し、他方の走査ラインに該スイッチング素
子のドレインを接続し、且つソースを前記データライン
と対向する電極に接続したゲート接続型対向マトリクス
構成のアクティブマトリクス型表示装置に於いて、前記
走査ラインの奇数番にゲートを接続したスイッチング素
子と、偶数番にゲートを接続したスイッチング素子との
導電型を反対の構成とした。 〔産業上の利用分野〕 本発明は、隣接走査ライン間にスイッチング素子のゲ
ートとドレインとを接続したゲート接続型対向マトリク
ス構成のアクティブマトリクス型表示装置に関するもの
である。 アクティブマトリクス型表示装置は、多数の画素対応
にトランジスタ等のスイッチング素子を設けたものであ
り、各画素をそれぞれ独立的に制御できることになる。
従って、表示容量の増大に伴って走査ライン数が増大し
ても、単純マトリクス型表示装置のように、駆動デュー
ティ比が低下してコントラストの低下や視野角の減少を
もたらす等の問題が生じない利点があり、携帯用テレビ
ジョン受像機や小型情報機器端末装置のディスプレイ装
置として実用化されている。 〔従来の技術〕 アクティブマトリクス型表示装置は、表示媒体として
液晶を用い、スイッチング素子として薄膜トランジスタ
（以下「TFT」と略称する）を用いた構成が一般的であ
る。又走査ラインとデータラインとを同一の基板上に形
成する構成が一般的であり、走査ラインとデータライン
との交差点に於ける相互の短絡防止の為の絶縁層を設け
る必要があり、その為に製造歩留りを向上させることが
困難であった。 そこで、走査ラインとデータラインとを、対向配置し
た一方の基板と他方の基板とにそれぞれ形成して、走査
ラインとデータラインとの交差点の絶縁層を省略できる
構成のゲート接続型対向マトリクス構成のアクティブマ
トリクス型表示装置を先に提案した。 このゲート接続型対向マトリクス構成のアクティブマ
トリクス型表示装置は、例えば、第５図に示すように、
走査ラインS1〜Snを一方の基板上に形成し、電極として
のデータラインD1〜Dmを他方の基板上に形成して、直交
するように対向配置し、隣接する一方の走査ラインにTF
TのゲートＧを接続し、他方の走査ラインにTFTのドレイ
ンＤを接続し、ソースＳを電極Ｐに接続して、この電極
ＰとデータラインD1〜Dmとの間で液晶セルを構成したも
のである。 そして、走査ラインS1〜Snには、TFTをオフとする為
の電圧Vgoffと、オンとする為の電圧Vgonと、基準電圧V
rとからなるパルスを順次印加するものであり、又デー
タラインD1〜Dmには、フレーム毎に極性を反転するデー
タ電圧Vdを印加するものである。その場合に、Vgon＞Vr
＞Vgoffの関係を有し、且つVr−Vgoff≧２・Vdの関係に
選定されるものである。 例えば、走査ラインS1に電圧Vgonを印加した時、隣接
する走査ラインS2に基準電圧Vrが印加され、他の走査ラ
インS3〜Snには電圧Vgoffが印加される。従って、走査
ラインS1にゲートＧが接続されたTFTは、ゲート・ドレ
イン間にVgon−Vrが印加されてオンとなり、データライ
ンD1〜Dmに印加されたデータ電圧が、オン状態のTFTを
介して液晶セルに印加されることになる。液晶セルには
容量性であるから、印加されたデータ電圧は、次の走査
まで保持される。 この時、走査ラインS1,S2以外の走査ラインS3〜Snに
ゲートＧが接続されたTFTは、ゲート・ドレイン間にVgo
ff−Vgoff＝０が印加されるからオフ状態を継続する。
又走査ラインS2にゲートＧが接続されたTFTは、ゲート
・ドレイン間にVr−Vgoffが印加されるが、オフ状態を
継続するように電圧値を選定するものであり、又オン状
態となったとしても、次に走査ラインS2に電圧Vgonを印
加してこのTFTをオンとするものであるから、表示内容
に及ぼす影響は無視できるものとなる。 前述のように、電圧Vrと電圧Vgonとからなるパルスを
走査ラインS1〜Snに印加し、それに対応してデータライ
ンD1〜Dmに表示データに従ったデータ電圧を印加するこ
とにより、表示データに従った文字，図形を表示するこ
とができる。 〔発明が解決しようとする問題点〕 前述のように、ゲート接続型対向マトリクス構成のア
クティブマトリクス型表示装置に於いては、走査ライン
S1〜SnとデータラインD1〜Dmとの交点対応のTFTを総て
同一特性とすることは容易でないものである。 第６図はTFTの特性説明図であり、横軸はTFTのゲート
バイアス電圧Vgd、縦軸はドレイン電流Idsを示し、Ion
はTFTをオン状態とした時に流れる例えば10^-6Aの標準電
流であり、又IoffはTFTをオフ状態とした時に流れる例
えば10^-11Aの標準リーク電流である。 実線曲線ａに示す特性のTFTの場合に、ゲートバイア
ス電圧Vgdを0Vとして、TFTをオフ状態とした時は、標準
リーク電流Ioff以下のリーク電流となるから、液晶セル
に印加されて保持されているデータ電圧は、次の走査ま
で保持されることになるが、点線曲線ｂに示す特性のTF
Tの場合は、ゲートバイアス電圧を0Vとしてオフとして
も、標準リーク電流Ioff以上のリーク電流が流れるか
ら、液晶セルに印加されたデータ電圧は次の走査までに
比較的急速に低下し、表示内容が変化することになる。 このような実線曲線ａと点線曲線ｂとに示すような閾
値特性のTFTが混在しているアクティブマトリクス型表
示装置に於いては、画素間の表示特性のばらつきにより
表示品質が低下することになる。又走査ライン対応に閾
値特性の異なるTFTが接続されている場合に、閾値特性
の相違に従って走査ライン毎に印加電圧を設定して、TF
Tの閾値特性のばらつきを補正することが考えられる
が、多数の走査ライン対応にこのような手段を施すこと
は実用上困難である。 本発明は、スイッチング素子の閾値のばらつきによる
問題を解決することを目的とするものである。 〔問題点を解決するための手段〕 本発明のアクティブマトリクス型表示装置は、走査ラ
イン対応に導電型の異なるスイッチング素子を用いたも
のであり、第１図を参照して説明する。 対向配置した一方と他方との基板にそれぞれ走査ライ
ン１とデータライン２とを直交するように設け、走査ラ
イン１の隣接する一方の走査ラインにスイッチング素子
３のゲートＧを接続し、他方の走査ラインにドレインＤ
を接続し、ソースＳをデータライン２と対向する電極に
接続し、この電極とデータライン２との間に表示媒体を
充填した表示セル４を形成したゲート接続型対向マトリ
クス構成のアクティブマトリクス型表示装置に於いて、
走査ライン１の奇数番にゲートＧを接続したスイッチン
グ素子３と、偶数番にゲートＧを接続したスイッチング
素子３との導電型を反対とし、走査順に従った選択走査
ラインにゲートが接続されたスイッチング素子をオンと
する為の走査パルスを奇数番の走査ラインと偶数番の走
査ラインとに対して極性を反転し、且つ非選択の走査ラ
インにゲートが接続されたスイッチング素子をオフとす
る為の電圧を奇数番の非選択走査ラインと偶数番の非選
択走査ラインとに対して極性を反転して印加する構成と
し、データドライバ６からデータライン２に表示データ
に従ったデータ電圧を印加するものである。 〔作用〕 導電型が反対のスイッチング素子３の閾値特性は正負
反対となるものであり、例えば、走査ライン１の奇数番
にゲートＧが接続されたスイッチング素子３をｐ型とす
ると、偶数番にゲートＧが接続されたスイッチング素子
３をｎ型とすることになる。そこで、非選択時にｐ型ス
イッチング素子のゲートに正の電圧、ｎ型スイッチング
素子のゲートに負の電圧を印加することで、ｐ型スイッ
チング素子のゲート−ドレイン（＝ｎ型スイッチング素
子のゲート）に正極性電圧が、又ｎ型スイッチング素子
のゲート−ドレイン（＝ｐ型スイッチング素子のゲー
ト）に負極性の電圧が印加される為、p,n型スイッチン
グ素子はそれぞれ確実にオフ状態となる。 そして、ｐ型とｎ型とのスイッチング素子の閾値のば
らつき、或いは同一導電型のスイッチング素子の閾値の
ばらつきがあっても、奇数番と偶数番とに交互に導電型
の異なるスイッチング素子を接続していることにより、
次の走査までの間は、確実にオフ状態に制御することが
できる。 〔実施例〕 以下図面を参照して本発明の実施例について詳細に説
明する。 第２図は本発明の要部説明図であり、一方の基板に形
成した走査ラインS1〜Snの奇数番にｐ型の薄膜トランジ
スタ（以下「nTFT」と略称する）のゲートＧを接続し、
そのドレインＤを走査ラインS1〜Snの偶数番に接続し、
ソースＳを電極Ｐに接続し、又偶数番にｎ型の薄膜トラ
ンジスタ（以下「nTFT」と略称する）のゲートＧを接続
し、そのドレインＤを走査ラインS1〜Snの奇数番に接続
し、ソースＳを電極Ｐに接続し、電極Ｐに対向する電極
としてのデータラインD1〜Dmを他方の基板に形成し、デ
ータラインD1〜Dmと電極Ｐとの間に表示媒体として液晶
を充填して液晶セルとするものである。 nTFT及びpTFTは、従来のTFTを形成する場合と同様に
形成することができるものであり、例えば、一方の基板
上にアモルファスシリコン層を形成したトランジスタ領
域に、nTFTはソースＳとドレインＤとの領域に例えば燐
（Ｐ）をドープしてn⁺領域を形成し、又pTFTはソースＳ
とドレインＤとの領域に例えば硼素（Ｂ）をドープして
p⁺領域を形成し、ソースＳとドレインＤとの間に絶縁層
を形成し、全面に金属層を形成した後、ゲートＧと走査
ラインS1〜Snと電極Ｐとそれらの接続回路とをパターニ
ングにより形成し、第２図に示うような接続構成を製作
することができる。 第３図はTFTの特性説明図で、第６図に対応したもの
で、曲線ＡはnTFTの閾値特性、曲線ＢはpTFTの閾値特性
を示す。従って、奇数番の走査ラインに＋2V、偶数番の
走査ラインに−2Vを印加すると、pTFTのゲート・ドレイ
ン間に＋4Vが印加され、nTFTのゲート・ドレイン間に−
4Vが印加されることになり、pTFT,nTFTは、何れも標準
リーク電流Ioff以下の無視できる程度のリーク電流とな
る。即ち、確実にオフ状態とすることができる。即ち、
閾値特性のばらつきがあっても、走査電圧パルスを印加
する時以外は、確実にオフ状態として、リーク電流を無
視できる程度とし、表示品質を向上させることができ
る。換言すれば、製造歩留りを向上することができる。 第４図は本発明の実施例の駆動波形説明図であり、
（ａ）はデータ電圧パルス、（ｂ）〜（ｅ）は走査ライ
ンに接続されたpTFT,nTFTのゲートＧに印加するパルス
波形の一例を示すものである。データ電圧パルスはフレ
ーム毎に＋Vdと−Vd（例えば＋4V,−4V）とに極性を反
転して、走査ラインに沿って総て同一のデータ書込みを
行う場合を示し、又pTFTのゲートＧ、即ち奇数番の走査
ラインに印加する走査電圧パルスは、（ｂ），（ｄ）に
示すように、pTFTをオフとする為の電圧VPoff（例えば
＋10V）と、基準電圧VPr（例えば0V）と、オンとする為
の電圧VPon（例えば−7V）とからなり、nTFTのゲートＧ
即ち偶数番の走査ラインに印加する走査電圧パルスは、
（ｃ），（ｅ）に示すように、nTFTをオフとする為の電
圧VNoff（例えば−10V）と、基準電圧VNr（例えば0v）
と、オンとする為の電圧VNon（例えば＋7V）とからなる
ものである。 例えば、第２図に於ける奇数番の走査ラインS1に、時
間t1に於けるように電圧VPon（−7V）を印加し、隣接す
る走査ラインS2に基準電圧VNr（0V）を印加し、他の奇
数番の走査ラインに電圧VPoff（＋10V）、偶数番の走査
ラインに電圧VNoff（−10V）を印加すると、走査ライン
S1にゲートＧが接続されたpTFTは、ゲート・ドレイン間
にVPon−VNr＝−7Vが印加されてオンとなる。又走査ラ
インS2にゲートＧが接続されたnTFTは、ゲート・ドレイ
ン間にVNr−VPoff＝−10Vが印加されるからオフとな
る。又他の奇数番の走査ラインにゲートＧが接続された
pTFTは、VPoff−VNoff＝＋10V−（−10V）＝＋20Vが印
加されて確実にオフとなる。又他の偶数番の走査ライン
にゲートＧが接続されたnTFTは、VNoff−VPoff＝−10V
−10V＝−20Vが印加されて確実にオフとなり、オフ状態
に於けるリーク電流は無視できる程度にすることができ
る。 又時間t2に於いては、奇数番の走査ラインS1に電圧VP
offが印加され、その時間t2内の時間t3に偶数番の走査
ラインS2に電圧VNonが印加され、且つ奇数番の走査ライ
ンS3に電圧VPrが印加されるから、時間t3に於いては、
走査ラインS1にゲートＧが接続されたpTFTは、ゲート・
ドレイン間にVPoff−VNon＝＋10V−7V＝＋3Vが印加され
るから確実にオフとなる。又走査ラインS2にゲートＧが
接続されたnTFTは、ゲート・ドレイン間にVNon−VPr＝
＋7Vが印加されてオンとなる。又走査ラインS3にゲート
Ｇが接続されたpTFTは、ゲート・ドレイン間にVPr−VNo
ff＝＋10Vが印加されてオフとなる。又他の奇数番の走
査ラインにゲートＧが接続されたpTFTは、ゲート・ドレ
ンイン間に＋20Vが印加され、又他の偶数番の走査ライ
ンにゲートＧが接続されたnTFTは、ゲート・ドレイン間
に−20Vが印加されるから、それぞれ閾値特性に多少の
ばらつきがあっても確実にオフとなり、リーク電流は無
視できる程度にすることができる。 以下同様に時間t4に於いても前述の動作が繰り返され
て、データラインD1〜Dmに印加されたデータ電圧が、オ
ン状態となったpTFT,nTFTを介して液晶セルに加えられ
る。 又第１図に示すように、走査ドライバ５を走査ライン
１の奇数番側と偶数番側とに分けて設けることにより、
奇数番の走査ラインにpTFTのゲートＧを接続し、偶数番
の走査ラインにnTFTのゲートＧを接続した場合に於い
て、奇数番側の走査ドライバから第４図の（ｂ），
（ｄ）に示すようなVPoff,VPr,VPonの電圧からなる走査
電圧パルスを順次出力し、偶数番側の走査ドライバから
第４図の（ｃ），（ｅ）に示すようなVNoff,VNr,VNonの
電圧からなる走査電圧パルスを順次出力する構成とする
ことにより、p,nチャネルのトランジスタからなるスイ
ッチング素子を容易に制御することができる。 本発明は、前述の実施例にのみ限定されるものではな
く、種々付加変更することができるものであり、インタ
レース駆動も、第１図に於ける奇数番側の走査ドライバ
と、偶数番側の走査ドライバとをフレーム毎に切替えて
動作させることにより、容易に行うことができる。 〔発明の効果〕 以上説明したように、本発明は、ゲート接続型対向マ
トリクス構成のアクティブマトリクス型表示装置に於い
て、奇数番の走査ライン１と偶数番の走査ライン１とに
それぞれゲートＧが接続されたスイッチング素子３の導
電型を反対としたものであり、それによって、走査電圧
パルスの極性を反対として駆動するから、スイッチング
素子３の閾値特性のばらつきがあっても、オフ期間には
リーク電流を無視できる程度に確実にオフ状態とするこ
とができる。従って、製造歩留りを向上することができ
る利点がある。

【図面の簡単な説明】 第１図は本発明の原理説明図、第２図は本発明の実施例
の要部説明図、第３図はTFTの特性説明図、第４図は本
発明の実施例の駆動波形説明図、第５図は従来例の要部
説明図、第６図はTFTの特性説明図である。 １は走査ライン、２はデータライン、３はスイッチング
素子、４は表示セル、５は走査ドライバ、６はデータド
ライバ、Ｇはゲート、Ｄはドレイン、Ｓはソースであ
る。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−119574（ＪＰ，Ａ) 特開 昭63−285519（ＪＰ，Ａ)

Claims (1)

1. (57)【特許請求の範囲】 １．対向配置した一方と他方との基板にそれぞれ走査ラ
   イン（１）とデータライン（２）とを直交するように設
   け、前記走査ライン（１）の隣接する一方の走査ライン
   にスイッチング素子（３）のゲート（Ｇ）を接続し、他
   方の走査ラインに該スイッチング素子（３）のドレイン
   （Ｄ）を接続し、且つソース（Ｓ）を前記データライン
   と対向する電極に接続したゲート接続型対向マトリクス
   構成のアクティブマトリクス型表示装置に於いて、 前記走査ライン（１）の奇数番にゲート（Ｇ）を接続し
   たスイッチング素子（３）と、偶数番にゲート（Ｇ）を
   接続したスイッチング素子（３）との導電型を反対と
   し、走査順に従った選択走査ラインにゲートが接続され
   たスイッチング素子をオンとする為の走査パルスを奇数
   番の走査ラインと偶数番の走査ラインとに対して極性を
   反転し、且つ非選択の走査ラインにゲートが接続された
   スイッチング素子をオフとする為の電圧を奇数番の非選
   択走査ラインと偶数番の非選択走査ラインとに対して極
   性を反転して印加する構成を備えた ことを特徴とするアクティブマトリクス型表示装置。