JP2724083B2 - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ

Info

Publication number
JP2724083B2
JP2724083B2 JP4343736A JP34373692A JP2724083B2 JP 2724083 B2 JP2724083 B2 JP 2724083B2 JP 4343736 A JP4343736 A JP 4343736A JP 34373692 A JP34373692 A JP 34373692A JP 2724083 B2 JP2724083 B2 JP 2724083B2
Authority
JP
Japan
Prior art keywords
lid
semiconductor element
metal layer
insulating base
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4343736A
Other languages
English (en)
Other versions
JPH06196579A (ja
Inventor
弘二 井苅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP4343736A priority Critical patent/JP2724083B2/ja
Publication of JPH06196579A publication Critical patent/JPH06196579A/ja
Application granted granted Critical
Publication of JP2724083B2 publication Critical patent/JP2724083B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体素子を収容するた
めの半導体素子収納用パッケージに関するものである。
【0002】
【従来の技術】従来、半導体素子、特にLSI等の半導
体素子を収容するための半導体素子収納用パッケージ、
例えばプラグイン型の半導体素子収納用パッケージはア
ルミナセラミックス等の電気絶縁材料から成り、その上
面の略中央部に半導体素子を収容するための凹部を有
し、且つ該凹部周辺から下面にかけて導出されたタング
ステン、モリブデン、マンガン等の高融点金属粉末から
成るメタライズ配線層を有する四角形状の絶縁基体と、
半導体素子を外部電気回路に電気的に接続するために前
記メタライズ配線層に銀ロウ等のロウ材を介し取着され
た外部リード端子と、アルミナセラミックス等の電気絶
縁材料から成る四角形状の蓋体とから構成されており、
絶縁基体の凹部底面に半導体素子を接着剤を介して取着
固定し、半導体素子の各電極とメタライズ配線層とをボ
ンディングワイヤを介して電気的に接続するとともに絶
縁基体の上面に蓋体を半田等から成る封止材により接合
させ、絶縁基体と蓋体とから成る容器の内部に半導体素
子を気密に封止することによって製品としての半導体装
置となる。
【0003】尚、かかる従来の半導体素子収納用パッケ
ージは絶縁基体と蓋体の接合が、絶縁基体の上面に予め
タングステン、モリブデン、マンガン等の高融点金属粉
末から成る金属層を、また蓋体の下面及び側面全周に銀
−パラジウムから成る金属層を各々形成しておき、絶縁
基体と蓋体の各金属層を封止材である半田を介し接合さ
せ、蓋体側面の金属層と絶縁基体上面の金属層との間に
半田の溜まりを形成することによって行われている。
【0004】また、前記蓋体の金属層は銀 パラジウム
粉末に適当な有機溶剤、溶媒を添加混合して得られる金
属ペーストを蓋体の下面及び側面に従来周知のスクリー
ン印刷法を採用することによって所定厚みに印刷塗布
し、しかる後、これを焼成することによって蓋体下面及
び側面全周に被着される。
【0005】しかしながら、この従来の半導体素子収納
用パッケージにおいては蓋体は四角形状をなし、側面各
角部が角張っていること及び蓋体は脆弱なアルミナセラ
ミックスから成り、且つその厚みが0.6mm程度と薄
いこと等から絶縁基体と蓋体とから成る容器の内部に半
導体素子を気密に収容した後、蓋体に外力が印加される
と該外力が蓋体の側面各角部に集中して欠けが発生し、
その結果、容器の気密封止が破れ、内部に収容する半導
体素子を長時間にわたり正常、且つ安定に作動させるこ
とができないという欠点を有していた。
【0006】そこで上記欠点を解消するために蓋体の側
面各角部を半径0.5mm以上の円弧状に加工し、側面
各角部に外力が集中するのを防止して蓋体の機械的強度
を向上させることが行われている。
【0007】
【発明が解決しようとする課題】しかしながら、蓋体の
側面各角部に円弧状の加工を施すと、蓋体の側面に金属
ペーストをスクリーン印刷法により塗布し、蓋体の側面
全周に金属層を被着させる際、蓋体の側面各角部が円弧
状であり、スクリーンマスクに密着しないことから蓋体
の側面各角部に金属層を被着させることができず、その
結果、絶縁基体上面の金属層と蓋体の下面及び側面の金
属層とを封止材である半田を介して接合させ、絶縁基体
と蓋体とから成る容器内部に半導体素子を気密に封止す
ることによって半導体装置となした場合、蓋体の側面各
角部に半田溜まりの存在しない領域が形成されてしま
う。そのためこの半導体装置は封止材(半田)に半導体
素子の作動時に発する熱が繰り返し印加されると半田の
伸縮による応力が前記半田溜まりの存在しない領域に集
中し、該集中した応力によって蓋体の下面金属層と絶縁
基体上面の金属層との間に配される封止材(半田)にク
ラックを発生させ、絶縁基体と蓋体とから成る容器の気
密封止が破れて内部に収容する半導体素子を長期間にわ
たり、正常、且つ安定に作動させることができないとい
う欠点を誘発してしまう。
【0008】
【発明の目的】本発明は上記欠点に鑑みて案出されたも
ので、その目的は絶縁基体と蓋体とから成る容器に気密
封止を完全とし、内部に収容する半導体素子を長期間に
わたり、正常、且つ安定に作動させることができる半導
体素子収納用パッケージを提供することにある。
【0009】
【課題を解決するための手段】本発明は上面に金属層を
有する絶縁基体と、下面及び側面全周に金属層を有する
蓋体とから成り、絶縁基体の上面と蓋体の下面の各金属
層を封止材を介し接合させることによって内部に半導体
素子を気密に封止する半導体素子収納用パッケージにお
いて、前記蓋体の各側面角部に0.5mm以上の平坦面
を形成するとともに、該平坦面と側面とのなす両端の角
度が各々120°以上であることを特徴とするものであ
る。
【0010】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。
【0011】図1及び図2は本発明の半導体素子収納用
パッケージをプラグイン型の半導体素子収納用パッケー
ジを例に採って示す図であり、1は絶縁基体、2は蓋体
である。この絶縁基体1と蓋体2とで半導体素子3を収
容するための容器4が構成される。
【0012】前記絶縁基体1はアルミナセラミックス等
の電気絶縁材料から成り、その上面略中央部に半導体素
子3を収容するための空所を形成する凹部1aが設けて
あり、該凹部1a底面には半導体素子3がエポキシ樹脂
等の接着剤を介し取着される。
【0013】前記絶縁基体1はアルミナセラミックスか
ら成る場合、例えば、アルミナ(Al2 3 )、シリカ
(SiO2 )、カルシア(CaO)、マグネシア(Mg
O)等の原料粉末に適当な有機溶剤、溶媒を添加混合し
て泥漿状となすとともにこれを従来周知のドクターブレ
ード法やカレンダーロール法等を採用することによって
セラミックグリーンシート(セラミック生シート)を形
成し、しかる後、前記セラミックグリーンシートに適当
な打ち抜き加工を施すとともに複数枚積層し、高温(約
1600℃)で焼成することによって製作される。
【0014】また前記絶縁基体1には凹部1a周辺から
下面にかけて導出する複数のメタライズ配線層5が形成
されており、該メタライズ配線層5の凹部1a周辺部に
は半導体素子3の各電極がボンディングワイヤ6を介し
て電気的に接続され、また下面に導出された部位には外
部電気回路と接続される外部リード端子7が銀ロウ等の
ロウ材を介し取着される。
【0015】前記メタライズ配線層5はタングステン、
モリブデン、マンガン等の高融点金属粉末から成り、該
高融点金属粉末に適当な有機溶剤、溶媒を添加混合して
得た金属ペーストを絶縁基体1となるセラミックグリー
ンシートに予め従来周知のスクリーン印刷法等により印
刷塗布しておくことによって絶縁基体1の凹部1a周辺
から下面にかけて被着形成される。
【0016】尚、前記メタライズ配線層5はその露出す
る表面にニッケル、金等の良導電性で、且つ耐蝕性に優
れた金属をメッキ法により0. 1乃至20. 0μmの厚
みに層着させておくとメタライズ配線層5の酸化腐食を
有効に防止することができるとともにメタライズ配線層
5とボンディングワイヤ6との接続及びメタライズ配線
層5と外部リード端子7とのロウ付けを極めて強固なも
のとなすことができる。従って、前記メタライズ配線層
5の酸化腐食を防止し、メタライズ配線層5とボンディ
ングワイヤ6との接続及びメタライズ配線層5と外部リ
ード端子7とのロウ付けを強固とするにはメタライズ配
線層5の露出する表面にニッケル、金等を1. 0乃至2
0. 0μmの厚みに層着させておくことが好ましい。
【0017】また前記メタライズ配線層5にロウ付けさ
れる外部リード端子7は内部に収容する半導体素子3を
外部電気回路に接続する作用を為し、外部リード端子7
を外部電気回路に接続することによって内部に収容され
る半導体素子3はメタライズ配線層5及び外部リード端
子7を介し外部電気回路と電気的に接続されることとな
る。
【0018】前記外部リード端子7はコバール金属(F
e−Ni−Co合金)や42アロイ(Fe−Ni合金)
等の金属材料から成り、コバール金属等のインゴット
(塊)を圧延加工法や打ち抜き加工法等、従来周知の金
属加工法を採用することによって所定の板状に形成され
る。
【0019】前記絶縁基体1はまたその上面に金属層8
が被着形成されており、該金属層8には蓋体2が半田か
ら成る封止材9を介して接合され、これによって絶縁基
体1と蓋体2とから成る容器4の内部に半導体素子3が
気密に封止される。
【0020】前記絶縁基体1の上面に被着形成した金属
層8は例えば、タングステン、モリブデン、マンガン等
の高融点金属粉末から成り、該高融点金属粉末に適当な
有機溶剤、溶媒を添加混合して得た金属ペーストを絶縁
基体1となるセラミックグリーンシートに従来周知のス
クリーン印刷法を採用することによって印刷塗布してお
き、セラミックグリーンシートを高温で焼成し絶縁基体
1となす際に同時に絶縁基体1の上面に形成される。
【0021】尚、前記金属層8の表面には封止材9との
濡れ性(反応性)を改善するためにニッケルから成る層
と金から成る層を順次層着させておくことが好ましい。
【0022】また前記絶縁基体1の上面に接合される蓋
体2はアルミナセラミックス等の電気絶縁材料から成
り、その下面外周から側面全周にかけて予め金属層10
が被着形成されており、該金属層10を半田から成る封
止材9を介し絶縁基体1上面の金属層8に接合させるこ
とによって蓋体2は絶縁基体1に接合されることとな
る。
【0023】前記絶縁基体1上面に接合される蓋体2は
例えばアルミナ(Al2 3 )、シリカ(SiO2 )、
カルシア(CaO)、マグネシア(MgO)等に適当な
有機溶剤、溶媒を添加混合して得た原料粉末を所定形状
のプレス金型内に充填するとともに一定圧力で押圧して
形成し、しかる後、前記成形品を約1500℃の温度で
焼成することによって製作される。
【0024】また前記蓋体2の下面外周及び側面全周に
被着形成されている金属層10は銀や銀 パラジウム等
の金属材料から成り、銀粉末、パラジウム粉末等に適当
なバインダー及び有機溶媒を添加混合して得た金属ペー
ストを蓋体2の下面及び側面に従来周知のスクリーン印
刷法により10乃至30μmの厚みに印刷塗布するとと
もにこれを約900℃の温度で焼き付けることによって
蓋体2の下面外周及び側面全周に被着形成される。
【0025】前記蓋体2はその側面各角部に幅が0.5
mm以上の平坦面2aを有する切り欠きAが形成されて
おり、該切り欠きAによって蓋体2に外力が印加され、
該外力が蓋体2の側面各角部に集中して蓋体2の側面各
角部に欠けや割れ等が発生するのを有効に防止してい
る。
【0026】また、前記切り欠きAの平坦面2aと蓋体
2の各側面との間に位置する角部の角度α、βはそのい
ずれもが120°以上の鈍角となっており、蓋体2に外
力が印加されても該外力が蓋体2の各側面と平坦面2a
との間の角部に集中することはなく蓋体2に欠けや割れ
等が発生することはない。
【0027】更に前記蓋体2の側面各角部に形成した切
り欠きAは幅を0.5mm以上とした平坦面2aを有し
ていることから蓋体2の側面にスクリーン印刷法を採用
することによって金属層10を被着させる際、蓋体2の
側面全周がスクリーンマスクに密着して蓋体2の側面全
周に金属層10を確実に被着させることができる。その
ため、絶縁基体1上面の金属層8と蓋体2の下面及び側
面の金属層10とを封止材9である半田を介して接合さ
せ、絶縁基体1と蓋体2とから成る容器4内部に半導体
素子3を気密に封止した場合、蓋体2の側面全周に半田
溜まりが確実に形成され、封止材9(半田)に半導体素
子3の作動時に発する熱が繰り返し印加され、半田の伸
縮による応力が発生したとしても、該応力は封止材9の
全体に分散されて小さくなり、封止材9にクラックが発
生して容器4の気密封止が破れることは皆無となる。
【0028】尚、前記蓋体2の側面各角部に形成する切
り欠きAはその平坦面2aの幅が0.5mm未満である
と蓋体2に外力が印加された際、蓋体2の側面各角部に
外力が集中して蓋体2に欠けや割れ等を発生させてしま
うとともに平坦面2aにスクリーン印刷法を採用するこ
とによって金属層10を被着させることができなくな
る。従って、前記蓋体2の側面各角部に形成する切り欠
きAはその平坦面2aの幅が0.5mm以上のものに特
定される。
【0029】また前記切り欠きAの平坦面2aと蓋体2
の各側面との間に位置する角部の角度α、βが120°
未満となると蓋体2に外力が印加された際、該外力が角
部に集中して蓋体2に欠けや割れ等を発生させてしま
う。従って前記切り欠けAの平坦面2aと蓋体2の各側
面との間に位置する角部の角度α、βはそのいずれもが
120°以上に特定される。
【0030】かくして上述の半導体素子収納用パッケー
ジによれば、絶縁基体1の凹部1a底面に半導体素子3
を接着剤を介して取着するとともに半導体素子3の各電
極をメタライズ配線層5にボンディングワイヤ6を介し
て電気的に接続し、しかる後、絶縁基体1の上面に被着
させた金属層8と蓋体2の下面及び側面に被着させた金
属層10とを半田から成る封止材9を介して接合させ、
絶縁基体1と蓋体2とから成る容器4の内部に半導体素
子3を気密に封止することによって製品としての半導体
装置となる。
【0031】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能であり、例えば、上述の実施例では蓋体
2の下面外周及び側面全周に銀 パラジウムから成る金
属層10を形成していたが、これを絶縁基体1の上面に
形成した金属層8と同じ材質、即ち、タングステン、モ
リブデン等で形成してもよい。
【0032】また上述の実施例ではプラグイン型の半導
体素子収納用パッケージを例に採って説明したがデュア
ルインライン型等の他の半導体素子収納用パッケージに
も適用可能である。
【0033】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば、蓋体の側面各角部に0.5mm以上の平坦面を
有し、該平坦面と側面とのなす角度が各々120°以上
の切り欠きを形成したことから蓋体に外力が印加されて
も該外力は蓋体の全体に分散されて集中することはな
く、その結果、蓋体に外力印加に起因する欠けや割れ等
が発生することは皆無で、絶縁基体と蓋体とから成る容
器内部に半導体素子を気密に封止するのを可能として内
部に収容する半導体素子を長期間にわたり、正常、且つ
安定に作動させることができる。
【0034】また同時に蓋体の側面全周に金属層を確実
に被着させて蓋体の側面全周に対し封止材である半田の
溜まりを形成することができ、その結果、封止材である
半田に熱が印加され、半田の伸縮による応力が発生した
としても該応力は封止材全体に均一に分散されて小さく
なり、封止材にクラックが発生するのを皆無として半導
体素子を収容する容器の気密封止を完全となすことがで
きる。
【図面の簡単な説明】
【図1】本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。
【図2】図1に示すパッケージの蓋体の平面図である。
【符号の説明】
1・・・絶縁基体 2・・・蓋体 2a・・平坦面 3・・・半導体素子 4・・・容器 5・・・メタライズ配線層 7・・・外部リード端子 8・・・金属層(絶縁基体側) 9・・・封止材 10・・・金属層(蓋体側) A・・・切り欠き

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】上面に金属層を有する絶縁基体と、下面外
    周部及び側面全周に金属層を有する四角形状の蓋体とか
    ら成り、絶縁基体と蓋体の各金属層をロウ材から成る
    止材を介し接合させることによって内部に半導体素子を
    気密に封止する半導体素子収納用パッケージにおいて、
    前記蓋体の各側面角部に幅が0.5mm以上の平坦面を
    形成するとともに該平坦面と側面とのなす両端の角度を
    各々120°以上としたことを特徴とする半導体素子収
    納用パッケージ。
JP4343736A 1992-12-24 1992-12-24 半導体素子収納用パッケージ Expired - Fee Related JP2724083B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4343736A JP2724083B2 (ja) 1992-12-24 1992-12-24 半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4343736A JP2724083B2 (ja) 1992-12-24 1992-12-24 半導体素子収納用パッケージ

Publications (2)

Publication Number Publication Date
JPH06196579A JPH06196579A (ja) 1994-07-15
JP2724083B2 true JP2724083B2 (ja) 1998-03-09

Family

ID=18363855

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4343736A Expired - Fee Related JP2724083B2 (ja) 1992-12-24 1992-12-24 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP2724083B2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2833655B2 (ja) * 1989-03-30 1998-12-09 富士通株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JPH06196579A (ja) 1994-07-15

Similar Documents

Publication Publication Date Title
JP4439291B2 (ja) 圧電振動子収納用パッケージおよび圧電装置
JP2724083B2 (ja) 半導体素子収納用パッケージ
JPH05335433A (ja) 半導体素子収納用パッケージ
JP3046148B2 (ja) 電子部品収納用パッケージ
JP2750248B2 (ja) 半導体素子収納用パッケージ
JPH03196664A (ja) 半導体素子収納用パッケージ
JP2514094Y2 (ja) 半導体素子収納用パッケ―ジ
JP3176267B2 (ja) 半導体素子収納用パッケージ
JP3020783B2 (ja) 半導体素子収納用パッケージ
JP2740605B2 (ja) 半導体素子収納用パッケージの製造方法
JP3426741B2 (ja) 半導体素子収納用パッケージ
JP2740606B2 (ja) 半導体素子収納用パッケージ
JPH0745962Y2 (ja) 半導体素子収納用パッケージ
JP2912779B2 (ja) 半導体素子収納用パッケージの製造方法
JP3464136B2 (ja) 電子部品収納用パッケージ
JP3441170B2 (ja) 配線基板
JP2728593B2 (ja) 半導体素子収納用パッケージ
JP2750256B2 (ja) 半導体素子収納用パッケージ
JP3181011B2 (ja) 半導体素子収納用パッケージ
JP2783735B2 (ja) 半導体素子収納用パッケージ
JP3020743B2 (ja) リードフレーム
JP2746802B2 (ja) 半導体装置
JP2948991B2 (ja) 半導体素子収納用パッケージ
JP2750255B2 (ja) 電子部品収納用パッケージ
JP2004022957A (ja) 電子部品搭載用基板

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees