JP2721008B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2721008B2 JP2721008B2 JP1076008A JP7600889A JP2721008B2 JP 2721008 B2 JP2721008 B2 JP 2721008B2 JP 1076008 A JP1076008 A JP 1076008A JP 7600889 A JP7600889 A JP 7600889A JP 2721008 B2 JP2721008 B2 JP 2721008B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- trunk
- branch
- region
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 29
- 239000000758 substrate Substances 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 230000006698 induction Effects 0.000 description 19
- 229910052782 aluminium Inorganic materials 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 230000003068 static effect Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Thyristors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置に関する。
〔従来の技術〕 半導体装置では、通常、半導体素子が設けられた半導
体基板の表面に同素子用の電極が形成されているが、こ
の電極として幹部と同幹部から櫛歯状に延びる枝部とで
構成された電極を用いることがある。第４図は、この種
の電極を有する従来の表面ゲート型静電誘導サイリスタ
をあらわす。
体基板の表面に同素子用の電極が形成されているが、こ
の電極として幹部と同幹部から櫛歯状に延びる枝部とで
構成された電極を用いることがある。第４図は、この種
の電極を有する従来の表面ゲート型静電誘導サイリスタ
をあらわす。
このサイリスタ50は、半導体基板51の表面部分にカソ
ード領域52を備えるとともに裏面にアノード領域53を備
え、これらカソード領域52・アノード領域53間に電流通
路となる高比抵抗領域（ベース領域）54を備えており、
さらに、半導体基板51の表面部分にゲート領域55を備え
ている。
ード領域52を備えるとともに裏面にアノード領域53を備
え、これらカソード領域52・アノード領域53間に電流通
路となる高比抵抗領域（ベース領域）54を備えており、
さらに、半導体基板51の表面部分にゲート領域55を備え
ている。
そして、カソード領域52にはカソード電極62が、アノ
ード領域53にはアノード電極63が、そしてゲート領域55
にはゲート電極65がそれぞれ設けられている。半導体基
板51の表面に設けられているカソード電極62とゲート電
極65は、それぞれ、幹部と同幹部から櫛歯状に延びる枝
部とで構成されており、例えば、ゲート電極65は幅広の
幹部65aと多数の細い枝部65bからなっている。
ード領域53にはアノード電極63が、そしてゲート領域55
にはゲート電極65がそれぞれ設けられている。半導体基
板51の表面に設けられているカソード電極62とゲート電
極65は、それぞれ、幹部と同幹部から櫛歯状に延びる枝
部とで構成されており、例えば、ゲート電極65は幅広の
幹部65aと多数の細い枝部65bからなっている。
この静電誘導サイリスタ50は、スイッチング速度が速
い、順方向電圧降下が小さい、電流密度が大きくとれ
る、さらには、高耐圧であるといった多くの利点を有し
ている。
い、順方向電圧降下が小さい、電流密度が大きくとれ
る、さらには、高耐圧であるといった多くの利点を有し
ている。
しかしながら、上記の静電誘導サイリスタは、電流高
密度化が図れる素子であるにもかかわらず、電極の抵抗
が十分に低くないため、電極部分での順方向電圧降下が
大きく、その結果、電流耐量特性が不十分であるという
問題がある。
密度化が図れる素子であるにもかかわらず、電極の抵抗
が十分に低くないため、電極部分での順方向電圧降下が
大きく、その結果、電流耐量特性が不十分であるという
問題がある。
電極抵抗を下げるには、例えば、電極厚みを厚くする
ことが考えられる。しかしながら、電極形成には金属膜
のパターニングが必要とされ、電極厚みを増す場合には
金属膜が厚く櫛歯状枝部のパターンニング（加工）は極
めて困難となるという問題がある。
ことが考えられる。しかしながら、電極形成には金属膜
のパターニングが必要とされ、電極厚みを増す場合には
金属膜が厚く櫛歯状枝部のパターンニング（加工）は極
めて困難となるという問題がある。
この発明は、半導体基板表面における幹部と枝部とか
らなる素子用電極が製造容易で十分に低抵抗である半導
体装置を提供することを課題とする。
らなる素子用電極が製造容易で十分に低抵抗である半導
体装置を提供することを課題とする。
前記課題を解決するため、この発明の半導体装置で
は、半導体基板表面の半導体素子用電極の幹部厚みを櫛
歯状枝部厚みよりも厚くするようにしている。
は、半導体基板表面の半導体素子用電極の幹部厚みを櫛
歯状枝部厚みよりも厚くするようにしている。
このような電極としては、例えば、幹部と枝部とを合
わせたパターンを有する金属層の上に、幹部のみのパタ
ーンを有する金属層が積層された複数層構成のものが用
いられる。
わせたパターンを有する金属層の上に、幹部のみのパタ
ーンを有する金属層が積層された複数層構成のものが用
いられる。
さらに、上に加えて、電極の幹部を、先端側から電流
を集中する根元にくるに従って、段階的または連続的に
幅を広くするようにする。もちろん、根元部分にはリー
ド線がコンタクトしており、集まってきた電流は根元か
ら最終的には外部端子へと導かれる。
を集中する根元にくるに従って、段階的または連続的に
幅を広くするようにする。もちろん、根元部分にはリー
ド線がコンタクトしており、集まってきた電流は根元か
ら最終的には外部端子へと導かれる。
幹部と櫛歯状枝部からなる電極は、半導体素子が静電
誘導サイリスタである場合には、カソード電極やゲート
電極として用いられ、半導体素子が静電誘導トランジス
タである場合には、ソース電極やゲート電極として用い
られる。
誘導サイリスタである場合には、カソード電極やゲート
電極として用いられ、半導体素子が静電誘導トランジス
タである場合には、ソース電極やゲート電極として用い
られる。
幹部と櫛歯状枝部からなる電極が複数個ある場合、ひ
とつの電極の幹部厚みだけを枝部厚みよりも厚くするよ
うにしてもよい。例えば、カソード電極やソース電極の
み幹部厚みが枝部厚みよりも厚くなっていて、ゲート電
極はそうでなくてもよく、逆に、ゲート電極のみ幹部厚
みが枝部厚みよりも厚くなっていて、カソード電極やソ
ース電極がそうなっていなくてもよいのである。
とつの電極の幹部厚みだけを枝部厚みよりも厚くするよ
うにしてもよい。例えば、カソード電極やソース電極の
み幹部厚みが枝部厚みよりも厚くなっていて、ゲート電
極はそうでなくてもよく、逆に、ゲート電極のみ幹部厚
みが枝部厚みよりも厚くなっていて、カソード電極やソ
ース電極がそうなっていなくてもよいのである。
電極は、例えば、アルミニウム膜をフォトリソグラフ
ィ技術を用いパターンニングすることにより形成でき
る。
ィ技術を用いパターンニングすることにより形成でき
る。
なお、半導体素子の種類、電極の種類、電極の形成材
料、さらには、電極の形成方法は、上記例示のものに限
らないことはいうまでもない。
料、さらには、電極の形成方法は、上記例示のものに限
らないことはいうまでもない。
幹部と櫛歯状枝部からなる電極では、幹部分が厚くな
っている分だけ抵抗が低い。電極幹部では各枝部を流れ
る個々の電流が集合するため、この部分の抵抗が下がる
と、例えば、順方向電圧降下を効果的に引き下げられ
る。しかも、櫛歯状枝部のところは薄くてもかまわない
ので、加工が困難となるといったことはない。
っている分だけ抵抗が低い。電極幹部では各枝部を流れ
る個々の電流が集合するため、この部分の抵抗が下がる
と、例えば、順方向電圧降下を効果的に引き下げられ
る。しかも、櫛歯状枝部のところは薄くてもかまわない
ので、加工が困難となるといったことはない。
電極の幹部の根元は、やはり電流集中個所であるた
め、同根元で幅が広く低抵抗となっていると、例えば、
順方向電圧降下を効果的に引き下げられる。
め、同根元で幅が広く低抵抗となっていると、例えば、
順方向電圧降下を効果的に引き下げられる。
電極抵抗が下がった場合、カソード電極やソース電極
では順方向電圧降下が小さくなり、電流耐量の向上が図
れ、ゲート電極では、制御信号の立ち上がりが速くな
り、スイッチング速度の向上が図れるようになる。
では順方向電圧降下が小さくなり、電流耐量の向上が図
れ、ゲート電極では、制御信号の立ち上がりが速くな
り、スイッチング速度の向上が図れるようになる。
特に、前記したように、電極が、基板の表面にパター
ン形成された金属層からなり、幹部と枝部とを合わせた
パターンを有する金属層の上に、幹部のみのパターンを
有する金属層が積層されて、幹部厚みが枝部厚みよりも
厚くなっているので、金属層のパターン形成という半導
体装置の製造工程として常用される手段あるいは装置を
用いて、簡単かつ正確に幹部と枝部の厚みに違いを付け
ることができる。電極のうち少なくとも下層部分では、
幹部と枝部とが同一層で一体形成されており、積層され
た金属層同士の一体性も高いため、幹部と枝部との間に
おける電気的接続性は良好である。
ン形成された金属層からなり、幹部と枝部とを合わせた
パターンを有する金属層の上に、幹部のみのパターンを
有する金属層が積層されて、幹部厚みが枝部厚みよりも
厚くなっているので、金属層のパターン形成という半導
体装置の製造工程として常用される手段あるいは装置を
用いて、簡単かつ正確に幹部と枝部の厚みに違いを付け
ることができる。電極のうち少なくとも下層部分では、
幹部と枝部とが同一層で一体形成されており、積層され
た金属層同士の一体性も高いため、幹部と枝部との間に
おける電気的接続性は良好である。
続いて、この発明の一実施例にかかる静電誘導サイリ
スタを、図面を参照しながら詳しく説明する。
スタを、図面を参照しながら詳しく説明する。
第１図は、この発明の一実施例のノーマリイ・オフタ
イプ表面ゲート型静電誘導サイリスタのカソード電極お
よびゲート電極形成面をあらわす。第２図は、この静電
誘導サイリスタの内部構造を部分的にあらわし、第３図
は、同静電誘導サイリスタの基本構成を模式的にあらわ
す。
イプ表面ゲート型静電誘導サイリスタのカソード電極お
よびゲート電極形成面をあらわす。第２図は、この静電
誘導サイリスタの内部構造を部分的にあらわし、第３図
は、同静電誘導サイリスタの基本構成を模式的にあらわ
す。
静電誘導サイリスタ１は、第２、３図にみるように、
半導体基板２の表面部分にカソード領域（N+領域）３を
備えるとともに裏面にアノード領域（P+領域）４を備
え、これらカソード領域３・アノード領域４間に電流通
路となる高比抵抗領域（N-領域）５を備えており、さら
に、半導体基板２の表面部分にゲート領域（P+領域）６
を備えている。
半導体基板２の表面部分にカソード領域（N+領域）３を
備えるとともに裏面にアノード領域（P+領域）４を備
え、これらカソード領域３・アノード領域４間に電流通
路となる高比抵抗領域（N-領域）５を備えており、さら
に、半導体基板２の表面部分にゲート領域（P+領域）６
を備えている。
なお、８はEQR電極、20は絶縁膜であり、21、22はパ
ッシベーション膜である。また、半導体基板２の端の区
間Ｇは、耐圧向上用ガードリング構造となっている。
ッシベーション膜である。また、半導体基板２の端の区
間Ｇは、耐圧向上用ガードリング構造となっている。
そして、カソード領域３にはカソード電極13が、アノ
ード領域４にはアノード電極14が、そしてゲート領域６
にはゲート電極16がそれぞれ設けられている。半導体基
板２の表面に形成されたカソード電極13とゲート電極16
には、第１図にみるように、それぞれ、幹部13′、16′
と同幹部13′、16′より櫛歯状に延びる多数の枝部1
3″、16″とからなる。これらカソード電極13もゲート
電極16も共に幹部13′、16′が先端から根元に向かうに
つれ段階的に幅が広くなっている。さらに、カソード電
極13とゲート電極16は、幹部では２つのアルミニウム層
が積層されているが、枝部では一層のアルミニウム層が
あるだけである。ゲート電極16は、幹部と枝部を合わせ
たパターンの厚み約１μｍの下アルミニウム層161と幹
部だけのパターンの厚み約１μｍの上アルミニウム層16
2で構成されているのである。カソード電極13について
も図示しないが、ゲート電極16と同様の層構成である。
カソード電極13もゲート電極16も幹部が上に積まれたア
ルミニウム層の分だけ枝部より厚くなっているのであ
る。
ード領域４にはアノード電極14が、そしてゲート領域６
にはゲート電極16がそれぞれ設けられている。半導体基
板２の表面に形成されたカソード電極13とゲート電極16
には、第１図にみるように、それぞれ、幹部13′、16′
と同幹部13′、16′より櫛歯状に延びる多数の枝部1
3″、16″とからなる。これらカソード電極13もゲート
電極16も共に幹部13′、16′が先端から根元に向かうに
つれ段階的に幅が広くなっている。さらに、カソード電
極13とゲート電極16は、幹部では２つのアルミニウム層
が積層されているが、枝部では一層のアルミニウム層が
あるだけである。ゲート電極16は、幹部と枝部を合わせ
たパターンの厚み約１μｍの下アルミニウム層161と幹
部だけのパターンの厚み約１μｍの上アルミニウム層16
2で構成されているのである。カソード電極13について
も図示しないが、ゲート電極16と同様の層構成である。
カソード電極13もゲート電極16も幹部が上に積まれたア
ルミニウム層の分だけ枝部より厚くなっているのであ
る。
上記ノーマリイ・オフタイプ静電誘導サイリスタ１の
場合、ゲート電極16に正の電圧を印加すると、ゲート領
域６からカソード領域３前面に拡がっている空乏層が取
り除かれ、カソード・アノード間に電流が流れるように
なる。
場合、ゲート電極16に正の電圧を印加すると、ゲート領
域６からカソード領域３前面に拡がっている空乏層が取
り除かれ、カソード・アノード間に電流が流れるように
なる。
続いて、上記静電誘導サイリスタ１の順方向電圧降下
の測定結果および同サイリスタ１を電流耐量試験にかけ
た結果を説明する。なお、比較のために、幹部のみの上
層がなく、電極の幹部と枝部が同じ厚みである以外は実
施例と同様の静電誘導サイリスタを製造し同様に測定・
試験した。結果は、下記の表のとおりである。
の測定結果および同サイリスタ１を電流耐量試験にかけ
た結果を説明する。なお、比較のために、幹部のみの上
層がなく、電極の幹部と枝部が同じ厚みである以外は実
施例と同様の静電誘導サイリスタを製造し同様に測定・
試験した。結果は、下記の表のとおりである。
なお、順方向電圧降下は、アノード・カソード間の電
流が3Aのときの値である。また、電流耐量試験の主な条
件は以下の通りである。
流が3Aのときの値である。また、電流耐量試験の主な条
件は以下の通りである。
dI/dt:120A/μSEC 周期:150mSEC パルス幅:1.2μSEC 上記結果にみるように、実施例にかかる静電誘導サイ
リスタは、従来に比べ、順方向電圧降下や電流耐量特性
が格段に向上したことがよく分かる。
リスタは、従来に比べ、順方向電圧降下や電流耐量特性
が格段に向上したことがよく分かる。
この発明は上記実施例に限らない。例えば、電極がア
ルミニウムで形成されていたが、例えば、カソード電極
は、ドープドポリシリコン等の他の材料で形成された構
成であったり、下層がドープドポリシリコンで上層がア
ルミニウムで形成された複数の材料を併用した構成であ
ってもよい。また、静電誘導サイリスタがノーマリイ・
オンタイプであってもよい。
ルミニウムで形成されていたが、例えば、カソード電極
は、ドープドポリシリコン等の他の材料で形成された構
成であったり、下層がドープドポリシリコンで上層がア
ルミニウムで形成された複数の材料を併用した構成であ
ってもよい。また、静電誘導サイリスタがノーマリイ・
オンタイプであってもよい。
以上に述べたように、この発明の半導体装置では、素
子電極が電流の集中する幹部厚みが枝部厚みより厚いた
め、枝部の加工を困難ならしめることなく、電極抵抗を
下げることができるので、順方向電圧降下や電流耐量の
特性が向上し、信頼性が高くなる。
子電極が電流の集中する幹部厚みが枝部厚みより厚いた
め、枝部の加工を困難ならしめることなく、電極抵抗を
下げることができるので、順方向電圧降下や電流耐量の
特性が向上し、信頼性が高くなる。
第１図は、この発明の一実施例にかかる静電誘導サイリ
スタのカソード電極とゲート電極の形成面をあらわす平
面図、第２図は、この静電誘導サイリスタの部分断面
図、第３図は、前記静電誘導サイリスタの基本構成を説
明するための模式的断面図、第４図は、従来の静電誘導
サイリスタの部分断面図である。 １……静電誘導サイリスタ（半導体装置）、２……半導
体基板、13……カソード電極（素子用電極） 16……ゲート電極（素子用電極）、13′、16′……幹
部、13″、16″……枝部
スタのカソード電極とゲート電極の形成面をあらわす平
面図、第２図は、この静電誘導サイリスタの部分断面
図、第３図は、前記静電誘導サイリスタの基本構成を説
明するための模式的断面図、第４図は、従来の静電誘導
サイリスタの部分断面図である。 １……静電誘導サイリスタ（半導体装置）、２……半導
体基板、13……カソード電極（素子用電極） 16……ゲート電極（素子用電極）、13′、16′……幹
部、13″、16″……枝部
Claims (1)
- 【請求項１】半導体素子が設けられた半導体基板の表面
に同素子用の電極が形成され、同電極が幹部と同幹部か
ら櫛歯状に延びる枝部とで構成されている半導体装置に
おいて、 前記電極が、前記基板の表面にパターン形成された金属
層からなり、前記幹部と枝部とを合わせたパターンを有
する金属層の上に、幹部のみのパターンを有する金属層
が積層されて、幹部厚みが枝部厚みよりも厚くなってい
る ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1076008A JP2721008B2 (ja) | 1989-03-28 | 1989-03-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1076008A JP2721008B2 (ja) | 1989-03-28 | 1989-03-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02254754A JPH02254754A (ja) | 1990-10-15 |
| JP2721008B2 true JP2721008B2 (ja) | 1998-03-04 |
Family
ID=13592785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1076008A Expired - Lifetime JP2721008B2 (ja) | 1989-03-28 | 1989-03-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2721008B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5981983A (en) * | 1996-09-18 | 1999-11-09 | Kabushiki Kaisha Toshiba | High voltage semiconductor device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63119274A (ja) * | 1986-11-06 | 1988-05-23 | Sharp Corp | 太陽電池素子 |
-
1989
- 1989-03-28 JP JP1076008A patent/JP2721008B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02254754A (ja) | 1990-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2087649A (en) | Semiconductor switching devices | |
| JP3154480B2 (ja) | 絶縁ゲート型トランジスタ用のｍｏｓパイロット構造 | |
| WO2001024250A1 (en) | Devices with graded top oxide and graded drift region | |
| JP2721008B2 (ja) | 半導体装置 | |
| JPS6267871A (ja) | 半導体装置 | |
| US3644799A (en) | Semiconductor element having at least one control electrode | |
| US5204735A (en) | High-frequency semiconductor device having emitter stabilizing resistor and method of manufacturing the same | |
| JP2504498B2 (ja) | 半導体装置 | |
| US5270566A (en) | Insulated gate semiconductor device | |
| JPS60225467A (ja) | 縦型ｍｏｓゲ−ト入力半導体装置 | |
| JPH08130317A (ja) | 抵抗性フィ−ルドプレ−トを備えた半導体装置 | |
| JP2621918B2 (ja) | 半導体装置 | |
| JPH0327534A (ja) | 接合型電界効果トランジスタ | |
| JP2829067B2 (ja) | 半導体装置 | |
| JP2604175B2 (ja) | 高速スイッチングサイリスタ | |
| JP2881907B2 (ja) | 電力用半導体装置 | |
| JPH0534116Y2 (ja) | ||
| JPS6145395B2 (ja) | ||
| JPS61248475A (ja) | 半導体装置 | |
| JPS62152169A (ja) | 縦形半導体装置 | |
| JPH07120789B2 (ja) | 双方向サイリスタ | |
| JP2511023B2 (ja) | 双方向性サイリスタ | |
| JP3664907B2 (ja) | パワートランジスタ | |
| JP2825303B2 (ja) | 絶縁ゲート付きｇｔｏサイリスタの製造方法 | |
| JPH0556020B2 (ja) |