JP2713530B2 - Ａ／ｄ変換データ処理装置 - Google Patents
Ａ／ｄ変換データ処理装置Info
- Publication number
- JP2713530B2 JP2713530B2 JP4222694A JP22269492A JP2713530B2 JP 2713530 B2 JP2713530 B2 JP 2713530B2 JP 4222694 A JP4222694 A JP 4222694A JP 22269492 A JP22269492 A JP 22269492A JP 2713530 B2 JP2713530 B2 JP 2713530B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- data
- control unit
- digital signal
- temporary storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Magnetic Resonance Imaging Apparatus (AREA)
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、例えば、ＭＲＩ装置
（核磁気共鳴イメージング装置）等の計測装置におい
て、Ａ／Ｄ変換された計測データをデータ処理用の演算
部等に入力するＡ／Ｄ変換データ処理装置に関する。
（核磁気共鳴イメージング装置）等の計測装置におい
て、Ａ／Ｄ変換された計測データをデータ処理用の演算
部等に入力するＡ／Ｄ変換データ処理装置に関する。
【０００２】
【従来の技術】例えば、ＭＲＩ装置において、核磁気共
鳴信号受信手段から出力されるアナログ計測データが、
Ａ／Ｄ変換器によりデジタル信号に変換され、このデジ
タル信号に変換された計測データを処理するＡ／Ｄ変換
データ処理装置がある。図５は、上記Ａ／Ｄ変換データ
処理装置の概略構成図であり、図６は図５の例の動作タ
イミングチャートである。図５及び図６において、操作
者が診断を操作キー１４により設定すると、それを示す
信号がインターフェース１５を介して演算制御部１８に
供給される。演算制御部１８は、磁場発生手段等に動作
制御信号を供給するとともに、時点ｔ0にて、Ａ／Ｄ記
憶部３、Ａ／Ｄ受信部２を介して、Ａ／Ｄスタート信号
ＳａをＡ／Ｄ変換器１に供給する（図６の（Ａ））。す
ると、核磁気共鳴信号受信手段１３からＡ／Ｄ変換器１
に供給された最初のアナログ計測データが、このＡ／Ｄ
変換器１により、デジタルデータに変換される。そし
て、時点ｔ0から期間Ｔ2だけ経過した時点ｔ1から、デ
ジタルデータに変換された計測データＳdが、Ａ／Ｄ変
換器１からＡ／Ｄ受信部２を介して、Ａ／Ｄ記憶部３に
供給される（図６の（Ｂ））。さらに、Ａ／Ｄ読みだし
信号が演算制御部１８からＡ／Ｄ記憶部３に供給され，
計測データＳdが演算制御部１８に供給される（図６の
（Ｄ））。そして、時点ｔ0から期間Ｔ3だけ経過した時
点ｔ2にて、演算制御部１８による、最初の計測データ
の画像処理等が終了される（図６の（Ｃ）、（Ｄ））。
鳴信号受信手段から出力されるアナログ計測データが、
Ａ／Ｄ変換器によりデジタル信号に変換され、このデジ
タル信号に変換された計測データを処理するＡ／Ｄ変換
データ処理装置がある。図５は、上記Ａ／Ｄ変換データ
処理装置の概略構成図であり、図６は図５の例の動作タ
イミングチャートである。図５及び図６において、操作
者が診断を操作キー１４により設定すると、それを示す
信号がインターフェース１５を介して演算制御部１８に
供給される。演算制御部１８は、磁場発生手段等に動作
制御信号を供給するとともに、時点ｔ0にて、Ａ／Ｄ記
憶部３、Ａ／Ｄ受信部２を介して、Ａ／Ｄスタート信号
ＳａをＡ／Ｄ変換器１に供給する（図６の（Ａ））。す
ると、核磁気共鳴信号受信手段１３からＡ／Ｄ変換器１
に供給された最初のアナログ計測データが、このＡ／Ｄ
変換器１により、デジタルデータに変換される。そし
て、時点ｔ0から期間Ｔ2だけ経過した時点ｔ1から、デ
ジタルデータに変換された計測データＳdが、Ａ／Ｄ変
換器１からＡ／Ｄ受信部２を介して、Ａ／Ｄ記憶部３に
供給される（図６の（Ｂ））。さらに、Ａ／Ｄ読みだし
信号が演算制御部１８からＡ／Ｄ記憶部３に供給され，
計測データＳdが演算制御部１８に供給される（図６の
（Ｄ））。そして、時点ｔ0から期間Ｔ3だけ経過した時
点ｔ2にて、演算制御部１８による、最初の計測データ
の画像処理等が終了される（図６の（Ｃ）、（Ｄ））。
【０００３】次に、時点ｔ0から期間Ｔ1（Ａ／Ｄ変換イ
ンターバル期間）だけ経過した時点ｔ3にて、Ａ／Ｄス
タート信号Ｓａが、Ａ／Ｄ変換器１に供給される。そし
て、時点ｔ3から期間Ｔ2だけ経過した時点ｔ4にて、次
のアナログ計測データが、Ａ／Ｄ変換器１により、デジ
タルデータＳｄに変換され出力される。続いて、演算制
御部１８により、計測データの画像処理等が行われ、時
点ｔ5にて、処理が終了される。次に、時点ｔ3から期間
Ｔ1だけ経過した時点ｔ6にて、次のアナログ計測データ
がデジタルデータに変換される。このようにして、計測
の１サイクルが終了するまで、所定の個数Ｎのアナログ
計測データが、Ａ／Ｄ変換され、画像処理される。
ンターバル期間）だけ経過した時点ｔ3にて、Ａ／Ｄス
タート信号Ｓａが、Ａ／Ｄ変換器１に供給される。そし
て、時点ｔ3から期間Ｔ2だけ経過した時点ｔ4にて、次
のアナログ計測データが、Ａ／Ｄ変換器１により、デジ
タルデータＳｄに変換され出力される。続いて、演算制
御部１８により、計測データの画像処理等が行われ、時
点ｔ5にて、処理が終了される。次に、時点ｔ3から期間
Ｔ1だけ経過した時点ｔ6にて、次のアナログ計測データ
がデジタルデータに変換される。このようにして、計測
の１サイクルが終了するまで、所定の個数Ｎのアナログ
計測データが、Ａ／Ｄ変換され、画像処理される。
【０００４】計測の１サイクルが終了すると（図７の時
点ｔ0から期間Ｔが経過した時点ｔ12）、時点ｔ13に
て、計測の次のサイクルが開始され、上述と同様にし
て、Ａ／Ｄ変換及び画像処理が実行される。このように
して、アナログ計測データが処理され、得られた画像デ
ータが表示器１６にて表示される。
点ｔ0から期間Ｔが経過した時点ｔ12）、時点ｔ13に
て、計測の次のサイクルが開始され、上述と同様にし
て、Ａ／Ｄ変換及び画像処理が実行される。このように
して、アナログ計測データが処理され、得られた画像デ
ータが表示器１６にて表示される。
【０００５】なお、上述したＡ／Ｄ変換データ処理装置
に類似する例としては、特開昭６４ー６２１４３号公
報、特開平２ー２５７７８号公報、特開平２ー１２４１
４０号公報記載のものがある。
に類似する例としては、特開昭６４ー６２１４３号公
報、特開平２ー２５７７８号公報、特開平２ー１２４１
４０号公報記載のものがある。
【０００６】
【発明が解決しようとする課題】ところで、例えば、上
記ＭＲＩ装置においては、被検体の診断速度の向上化が
望まれ、演算制御部１８のデータ処理速度の向上化が実
現されている。しかしながら、演算制御部１８のデータ
処理は、高速化されたが、Ａ／Ｄ変換器１の変換処理の
高速化は困難であった。このため、演算制御部１８のデ
ータ処理もＡ／Ｄ変換器１の処理速度に適合させねばな
らず、Ａ／Ｄ変換データ処理装置１７全体の処理の高速
化が困難となっていた。つまり、図７に示すように、Ａ
／Ｄ変換器１が動作中の、一連のデータの１サイクル期
間中（時点ｔ0から時点ｔ12までの期間Ｔ）、演算制御
部１８は、Ａ／Ｄ変換器１からのデジタルデータ処理に
専有されてしまい、他の処理を実行する余裕があまりな
かった。したがって、Ａ／Ｄ変換データ処理装置の全体
の処理速度を向上することができず、被検体の診断速度
の向上も困難であった。
記ＭＲＩ装置においては、被検体の診断速度の向上化が
望まれ、演算制御部１８のデータ処理速度の向上化が実
現されている。しかしながら、演算制御部１８のデータ
処理は、高速化されたが、Ａ／Ｄ変換器１の変換処理の
高速化は困難であった。このため、演算制御部１８のデ
ータ処理もＡ／Ｄ変換器１の処理速度に適合させねばな
らず、Ａ／Ｄ変換データ処理装置１７全体の処理の高速
化が困難となっていた。つまり、図７に示すように、Ａ
／Ｄ変換器１が動作中の、一連のデータの１サイクル期
間中（時点ｔ0から時点ｔ12までの期間Ｔ）、演算制御
部１８は、Ａ／Ｄ変換器１からのデジタルデータ処理に
専有されてしまい、他の処理を実行する余裕があまりな
かった。したがって、Ａ／Ｄ変換データ処理装置の全体
の処理速度を向上することができず、被検体の診断速度
の向上も困難であった。
【０００７】そこで、Ａ／Ｄ変換器１により変換された
デジタルデータを、一定量だけ格納するバッファメモリ
を、Ａ／Ｄ変換データ処理装置に設ける。そして、Ａ／
Ｄ変換器１からのデジタルデータを、バファメモリに一
定量だけ格納されてから、この格納されたデータを演算
制御部１８により、処理するように構成することが考え
られる。このようにすれば、演算制御部１８自体の処理
速度でデータ処理が可能と考えられる。Ａ／Ｄ変換器１
に供給されるアナログデータの量及び入力タイミングが
一定であれば、上述のように、バッファメモリを設ける
ことにより、データ処理を高効率に実行することができ
る。
デジタルデータを、一定量だけ格納するバッファメモリ
を、Ａ／Ｄ変換データ処理装置に設ける。そして、Ａ／
Ｄ変換器１からのデジタルデータを、バファメモリに一
定量だけ格納されてから、この格納されたデータを演算
制御部１８により、処理するように構成することが考え
られる。このようにすれば、演算制御部１８自体の処理
速度でデータ処理が可能と考えられる。Ａ／Ｄ変換器１
に供給されるアナログデータの量及び入力タイミングが
一定であれば、上述のように、バッファメモリを設ける
ことにより、データ処理を高効率に実行することができ
る。
【０００８】ところが、Ａ／Ｄ変換器１に供給されるア
ナログデータの量及び入力タイミング等が一定でない場
合には、バッファメモリへのデータ格納開始から格納さ
れたデータが一定量に到達するまでの時点の予測が困難
であり、演算制御部１８のデータ処理を効率良く行うこ
とができない。つまり、例えば、核磁気共鳴イメージン
グ装置においては、被検体の検査部位によって、核磁気
共鳴信号の発生タイミング及び信号量が異なっている。
したがって、核磁気共鳴イメージング装置のＡ／Ｄ変換
データ処理装置に、単にバッファメモリを設けても、こ
のバッファメモリに、どの時点で、どれだけの量のデー
タが蓄積されたかの予測が困難であり、効率良くデータ
処理を実行することができない。
ナログデータの量及び入力タイミング等が一定でない場
合には、バッファメモリへのデータ格納開始から格納さ
れたデータが一定量に到達するまでの時点の予測が困難
であり、演算制御部１８のデータ処理を効率良く行うこ
とができない。つまり、例えば、核磁気共鳴イメージン
グ装置においては、被検体の検査部位によって、核磁気
共鳴信号の発生タイミング及び信号量が異なっている。
したがって、核磁気共鳴イメージング装置のＡ／Ｄ変換
データ処理装置に、単にバッファメモリを設けても、こ
のバッファメモリに、どの時点で、どれだけの量のデー
タが蓄積されたかの予測が困難であり、効率良くデータ
処理を実行することができない。
【０００９】本発明の目的は、Ａ／Ｄ変換器の変換処理
速度に影響されず、演算制御部自体の処理速度で、高効
率のデータ処理が可能なＡ／Ｄ変換データ処理装置を実
現することである。
速度に影響されず、演算制御部自体の処理速度で、高効
率のデータ処理が可能なＡ／Ｄ変換データ処理装置を実
現することである。
【００１０】
【課題を解決するための手段】本発明は、上記問題点を
解決するため、以下のように構成される。Ａ／Ｄ変換器
により多数のアナログ信号から多数のデジタル信号に変
換されたデータを処理するＡ／Ｄ変換データ処理装置に
おいて、発生するアナログデータの量及び発生タイミン
グが、それぞれ異なる複数のアナログ信号発生源からの
アナログ信号のうち、どのアナログ信号発生源からのア
ナログ信号をＡ／Ｄ変換するかの指令に基づいて、アナ
ログ信号が、Ａ／Ｄ変換器に供給されるタイミング及び
データ量を予測する予測制御部とデジタル信号に所定の
演算処理を施す演算部とを有する演算制御部と、Ａ／Ｄ
変換器から出力されるデジタル信号を受信するＡ／Ｄ受
信部と、Ａ／Ｄ受信部から出力される所定量のデジタル
信号を一時的に格納する一時記憶部と上記予測制御部が
予測したアナログ信号の供給タイミング及びデータ量に
基づいて、Ａ／Ｄ受信部におけるＡ／Ｄ変換器からのデ
ジタル信号の受信動作を制御するとともに、Ａ／Ｄ受信
部から一時記憶部へのデジタル信号の格納動作を制御
し、一時記憶部に所定量のデジタル信号が格納される
と、一時記憶部から上記演算部にデジタル信号を供給さ
せる記憶データ制御部とを有するＡ／Ｄ制御部と、を備
える。
解決するため、以下のように構成される。Ａ／Ｄ変換器
により多数のアナログ信号から多数のデジタル信号に変
換されたデータを処理するＡ／Ｄ変換データ処理装置に
おいて、発生するアナログデータの量及び発生タイミン
グが、それぞれ異なる複数のアナログ信号発生源からの
アナログ信号のうち、どのアナログ信号発生源からのア
ナログ信号をＡ／Ｄ変換するかの指令に基づいて、アナ
ログ信号が、Ａ／Ｄ変換器に供給されるタイミング及び
データ量を予測する予測制御部とデジタル信号に所定の
演算処理を施す演算部とを有する演算制御部と、Ａ／Ｄ
変換器から出力されるデジタル信号を受信するＡ／Ｄ受
信部と、Ａ／Ｄ受信部から出力される所定量のデジタル
信号を一時的に格納する一時記憶部と上記予測制御部が
予測したアナログ信号の供給タイミング及びデータ量に
基づいて、Ａ／Ｄ受信部におけるＡ／Ｄ変換器からのデ
ジタル信号の受信動作を制御するとともに、Ａ／Ｄ受信
部から一時記憶部へのデジタル信号の格納動作を制御
し、一時記憶部に所定量のデジタル信号が格納される
と、一時記憶部から上記演算部にデジタル信号を供給さ
せる記憶データ制御部とを有するＡ／Ｄ制御部と、を備
える。
【００１１】好ましくは、上記Ａ／Ｄ変換データ処理装
置において、上記一時記憶部は、先入れ先出しメモリで
ある。また、好ましくは、上記Ａ／Ｄ変換データ処理装
置において、上記一時記憶部は、ランダムアクセスメモ
リである。
置において、上記一時記憶部は、先入れ先出しメモリで
ある。また、好ましくは、上記Ａ／Ｄ変換データ処理装
置において、上記一時記憶部は、ランダムアクセスメモ
リである。
【００１２】さらに、好ましくは、上記Ａ／Ｄ変換デー
タ処理装置において、上記一時記憶部は、デュアルポー
トランダムアクセスメモリ。
タ処理装置において、上記一時記憶部は、デュアルポー
トランダムアクセスメモリ。
【００１３】また、核磁気共鳴イメージング装置の多数
の核磁気共鳴信号が、Ａ／Ｄ変換器により多数のデジタ
ル信号に変換され、この変換されたデジタル信号を処理
するＡ／Ｄ変換データ処理装置において、発生するアナ
ログデータの量及び発生タイミングが、それぞれ異なる
複数のアナログ信号発生源である複数の検査部位からの
核磁気共鳴信号のうち、操作キーにより、指定された被
検体の検査部位からの核磁気共鳴信号が、Ａ／Ｄ変換器
に供給されるタイミング及びデータ量を予測する予測制
御部とデジタル信号に所定の画像演算処理を施し、演算
処理を施して得られた画像を表示手段に表示させる演算
部とを有する演算制御部と、Ａ／Ｄ変換器から出力され
るデジタル信号を受信するＡ／Ｄ受信部と、Ａ／Ｄ受信
部から出力される所定量のデジタル信号を一時的に格納
する一時記憶部と上記予測制御部が予測したアナログ信
号の供給タイミング及びデータ量に基づいて、Ａ／Ｄ受
信部におけるＡ／Ｄ変換器からのデジタル信号の受信動
作を制御するとともに、Ａ／Ｄ受信部から一時記憶部へ
のデジタル信号の格納動作を制御し、一時記憶部に所定
量のデジタル信号が格納されると、一時記憶部から上記
演算部にデジタル信号を供給させる記憶データ制御部と
を有するＡ／Ｄ制御部と、を備える。
の核磁気共鳴信号が、Ａ／Ｄ変換器により多数のデジタ
ル信号に変換され、この変換されたデジタル信号を処理
するＡ／Ｄ変換データ処理装置において、発生するアナ
ログデータの量及び発生タイミングが、それぞれ異なる
複数のアナログ信号発生源である複数の検査部位からの
核磁気共鳴信号のうち、操作キーにより、指定された被
検体の検査部位からの核磁気共鳴信号が、Ａ／Ｄ変換器
に供給されるタイミング及びデータ量を予測する予測制
御部とデジタル信号に所定の画像演算処理を施し、演算
処理を施して得られた画像を表示手段に表示させる演算
部とを有する演算制御部と、Ａ／Ｄ変換器から出力され
るデジタル信号を受信するＡ／Ｄ受信部と、Ａ／Ｄ受信
部から出力される所定量のデジタル信号を一時的に格納
する一時記憶部と上記予測制御部が予測したアナログ信
号の供給タイミング及びデータ量に基づいて、Ａ／Ｄ受
信部におけるＡ／Ｄ変換器からのデジタル信号の受信動
作を制御するとともに、Ａ／Ｄ受信部から一時記憶部へ
のデジタル信号の格納動作を制御し、一時記憶部に所定
量のデジタル信号が格納されると、一時記憶部から上記
演算部にデジタル信号を供給させる記憶データ制御部と
を有するＡ／Ｄ制御部と、を備える。
【００１４】好ましくは、上記Ａ／Ｄ変換データ処理装
置において、上記予測制御部は、Ａ／Ｄ変換される核磁
気共鳴信号の１サイクルにおけるデータ個数と、１サイ
クルにおけるデータとデータとのインターバルとを算出
し、上記記憶データ制御部は、上記予測制御部により算
出された１サイクルにおけるデータ個数を記憶するＡ／
Ｄ個数カウンタと、上記インターバルを記憶するＡ／Ｄ
インタバルカウンタと、これらＡ／Ｄ個数カウンタ及び
Ａ／Ｄインタバルカウンタに記憶されたカウント値に基
づいて、上記Ａ／Ｄ受信部及び一時記憶部の動作を制御
するＡ／Ｄデータコントロールロジック部とを有する。
置において、上記予測制御部は、Ａ／Ｄ変換される核磁
気共鳴信号の１サイクルにおけるデータ個数と、１サイ
クルにおけるデータとデータとのインターバルとを算出
し、上記記憶データ制御部は、上記予測制御部により算
出された１サイクルにおけるデータ個数を記憶するＡ／
Ｄ個数カウンタと、上記インターバルを記憶するＡ／Ｄ
インタバルカウンタと、これらＡ／Ｄ個数カウンタ及び
Ａ／Ｄインタバルカウンタに記憶されたカウント値に基
づいて、上記Ａ／Ｄ受信部及び一時記憶部の動作を制御
するＡ／Ｄデータコントロールロジック部とを有する。
【００１５】
【作用】予測制御部により、アナログ信号がＡ／Ｄ変換
器に供給されるタイミング及びデータ量が予測される。
記憶データ制御部は、予測制御部により予測された上記
タイミング及びデータ量に基づいて、Ａ／Ｄ受信部のデ
ジタル信号の受信動作及び一時記憶部へのデジタル信号
の格納動作を制御する。さらに、記憶データ制御部は、
一時記憶部に所定量のデータが格納されると、格納され
たデータを演算制御部の演算部へ供給させる。演算部
は、供給されたデータを演算部自体の処理速度で演算処
理を実行する。これにより、Ａ／Ｄ変換器の変換処理速
度に影響されず、演算部自体の処理速度で、高効率のデ
ータ処理が可能なＡ／Ｄ変換データ処理装置が実現され
る。
器に供給されるタイミング及びデータ量が予測される。
記憶データ制御部は、予測制御部により予測された上記
タイミング及びデータ量に基づいて、Ａ／Ｄ受信部のデ
ジタル信号の受信動作及び一時記憶部へのデジタル信号
の格納動作を制御する。さらに、記憶データ制御部は、
一時記憶部に所定量のデータが格納されると、格納され
たデータを演算制御部の演算部へ供給させる。演算部
は、供給されたデータを演算部自体の処理速度で演算処
理を実行する。これにより、Ａ／Ｄ変換器の変換処理速
度に影響されず、演算部自体の処理速度で、高効率のデ
ータ処理が可能なＡ／Ｄ変換データ処理装置が実現され
る。
【００１６】
【実施例】図１は、本発明の一実施例の概略構成図であ
り、核磁気共鳴イメージング装置に、Ａ／Ｄ変換データ
処理装置１２を適用した場合の例である。そして、この
図１の例は、図５の例と異なり、Ａ／Ｄ受信部２と、Ａ
／Ｄ記憶部３との間にＡ／Ｄ制御部５が配置されてい
る。また、図２は、図１のＡ／Ｄ変換データ処理装置１
２の内部詳細ブロック図である。図１及び図２におい
て、Ａ／Ｄ制御部５は、Ａ／Ｄデータ一時記憶部６（こ
の例においては、ＦＩＦＯ（First In First Out）メモ
リ、つまり先入れ先出しメモリとする）と、記憶データ
制御部７とを備えている。そして、記憶データ制御部７
は、Ａ／Ｄ個数カウンタ８と、Ａ／Ｄインタバルカウン
タ９と、Ａ／Ｄ格納先頭アドレスカウンタ１０と、Ａ／
Ｄデータコントロールロジック部１１とを有している。
Ａ／Ｄ個数カウンタ８には、１サイクルのＡ／Ｄ変換個
数が格納され、Ａ／Ｄインタバルカウンタ９には、１回
のＡ／Ｄ変換インタバルが格納される。また、Ａ／Ｄ格
納先頭アドレスカウンタ１０には、Ａ／Ｄデータ一時記
憶部６の、１サイクルにおけるデータ格納先頭アドレス
が格納される。さらに、Ａ／Ｄデータコントロールロジ
ック部１１は、Ａ／Ｄ個数カウンタ８、Ａ／Ｄインタバ
ルカウンタ９、Ａ／Ｄ格納先頭アドレスカウンタ１０の
設定値や、Ａ／Ｄ受信部２からの制御信号及びＡ／Ｄ記
憶部３を介して演算制御部４から供給される制御信号に
よりＡ／Ｄ変換データを制御する。
り、核磁気共鳴イメージング装置に、Ａ／Ｄ変換データ
処理装置１２を適用した場合の例である。そして、この
図１の例は、図５の例と異なり、Ａ／Ｄ受信部２と、Ａ
／Ｄ記憶部３との間にＡ／Ｄ制御部５が配置されてい
る。また、図２は、図１のＡ／Ｄ変換データ処理装置１
２の内部詳細ブロック図である。図１及び図２におい
て、Ａ／Ｄ制御部５は、Ａ／Ｄデータ一時記憶部６（こ
の例においては、ＦＩＦＯ（First In First Out）メモ
リ、つまり先入れ先出しメモリとする）と、記憶データ
制御部７とを備えている。そして、記憶データ制御部７
は、Ａ／Ｄ個数カウンタ８と、Ａ／Ｄインタバルカウン
タ９と、Ａ／Ｄ格納先頭アドレスカウンタ１０と、Ａ／
Ｄデータコントロールロジック部１１とを有している。
Ａ／Ｄ個数カウンタ８には、１サイクルのＡ／Ｄ変換個
数が格納され、Ａ／Ｄインタバルカウンタ９には、１回
のＡ／Ｄ変換インタバルが格納される。また、Ａ／Ｄ格
納先頭アドレスカウンタ１０には、Ａ／Ｄデータ一時記
憶部６の、１サイクルにおけるデータ格納先頭アドレス
が格納される。さらに、Ａ／Ｄデータコントロールロジ
ック部１１は、Ａ／Ｄ個数カウンタ８、Ａ／Ｄインタバ
ルカウンタ９、Ａ／Ｄ格納先頭アドレスカウンタ１０の
設定値や、Ａ／Ｄ受信部２からの制御信号及びＡ／Ｄ記
憶部３を介して演算制御部４から供給される制御信号に
よりＡ／Ｄ変換データを制御する。
【００１７】まず、操作者が操作キー１４により、検査
部位等を設定する。すると、この検査部位等に対応した
信号が、インターフェース１５を介して演算制御部４の
予測制御部４ａに供給される。予測制御部４ａは、磁場
発生手段等に制御信号を供給する。予測制御部４ａは、
被検体の検査部位及び磁場発生手段等への制御信号によ
り、核磁気共鳴信号の発生量及び発生タイミング等を、
予測する（または、各検査部位に対応するマップ等を有
していてもよい）。そして、予測制御部４ａは、上記予
測に基づいて、検査部位に対応した１サイクルのＡ／Ｄ
変換データ個数、Ａ／Ｄ変換インタバル、Ａ／Ｄ格納先
頭アドレスを、Ａ／Ｄ記憶部３を介してＡ／Ｄデータコ
ントロールロジック部１１に供給する。すると、コント
ロールロジック部１１は、上記データ個数をカウンタ８
に、インタバルをカウンタ９に、アドレスをカウンタ１
０に格納する。
部位等を設定する。すると、この検査部位等に対応した
信号が、インターフェース１５を介して演算制御部４の
予測制御部４ａに供給される。予測制御部４ａは、磁場
発生手段等に制御信号を供給する。予測制御部４ａは、
被検体の検査部位及び磁場発生手段等への制御信号によ
り、核磁気共鳴信号の発生量及び発生タイミング等を、
予測する（または、各検査部位に対応するマップ等を有
していてもよい）。そして、予測制御部４ａは、上記予
測に基づいて、検査部位に対応した１サイクルのＡ／Ｄ
変換データ個数、Ａ／Ｄ変換インタバル、Ａ／Ｄ格納先
頭アドレスを、Ａ／Ｄ記憶部３を介してＡ／Ｄデータコ
ントロールロジック部１１に供給する。すると、コント
ロールロジック部１１は、上記データ個数をカウンタ８
に、インタバルをカウンタ９に、アドレスをカウンタ１
０に格納する。
【００１８】次に、図３の時点ｔ0にて、コントロール
ロジック部１１から、Ａ／Ｄスタート信号ＳａがＡ／Ｄ
受信部２を介してＡ／Ｄ変換器１に供給される。する
と、Ａ／Ｄ変換器１は、核磁気共鳴信号受信手段１３か
らのアナログ信号をデジタル信号に変換し、変換したデ
ジタル信号Ｓｄを、時点ｔ0から期間Ｔ2だけ経過した時
点ｔ1にて、Ａ／Ｄ受信部２に供給する。Ａ／Ｄ受信部
２は，信号Ｓｄを受信したことを示す信号Ｓｒをコント
ロールロジック部１１に供給するとともに、受信したデ
ジタル信号Ｓｄを一時記憶部６に供給する。コントロー
ルロジック部１１は、ラッチ信号ＳLを一時記憶部６に
供給し、デジタル信号Ｓｄを一時記憶部６にラッチさせ
る（図３の（Ｃ））。
ロジック部１１から、Ａ／Ｄスタート信号ＳａがＡ／Ｄ
受信部２を介してＡ／Ｄ変換器１に供給される。する
と、Ａ／Ｄ変換器１は、核磁気共鳴信号受信手段１３か
らのアナログ信号をデジタル信号に変換し、変換したデ
ジタル信号Ｓｄを、時点ｔ0から期間Ｔ2だけ経過した時
点ｔ1にて、Ａ／Ｄ受信部２に供給する。Ａ／Ｄ受信部
２は，信号Ｓｄを受信したことを示す信号Ｓｒをコント
ロールロジック部１１に供給するとともに、受信したデ
ジタル信号Ｓｄを一時記憶部６に供給する。コントロー
ルロジック部１１は、ラッチ信号ＳLを一時記憶部６に
供給し、デジタル信号Ｓｄを一時記憶部６にラッチさせ
る（図３の（Ｃ））。
【００１９】次に、コントロールロジック部１１は、カ
ウンタ９のインタバル値を参照して、時点ｔ0から期間
Ｔ1（１インターバル）だけ経過した時点ｔ2にて、Ａ／
Ｄスタート信号ＳａをＡ／Ｄ受信部２を介してＡ／Ｄ変
換器１に供給する。すると、上述と同様にして、時点ｔ
2から期間Ｔ2だけ経過した時点ｔ3にて、デジタルデー
タＳｄ、受信信号Ｓｒが一時記憶部６及びコントロール
ロジック部１１に供給される。また、ラッチ信号ＳLが
一時記憶部６に供給される。さらに、時点ｔ2から期間
Ｔ1だけ経過した時点ｔ4にて、Ａ／Ｄスタート信号Ｓａ
がコントロールロジック部１１から出力される。このよ
うにして、ｎ個のデジタルデータが一時記憶部６に記憶
されるまで、上述の動作が繰り返し実行される。この場
合、図３に示した期間Ｔ1及びＴ2と、図６に示した期間
Ｔ1とＴ2とはほぼ同じ時間長とする。
ウンタ９のインタバル値を参照して、時点ｔ0から期間
Ｔ1（１インターバル）だけ経過した時点ｔ2にて、Ａ／
Ｄスタート信号ＳａをＡ／Ｄ受信部２を介してＡ／Ｄ変
換器１に供給する。すると、上述と同様にして、時点ｔ
2から期間Ｔ2だけ経過した時点ｔ3にて、デジタルデー
タＳｄ、受信信号Ｓｒが一時記憶部６及びコントロール
ロジック部１１に供給される。また、ラッチ信号ＳLが
一時記憶部６に供給される。さらに、時点ｔ2から期間
Ｔ1だけ経過した時点ｔ4にて、Ａ／Ｄスタート信号Ｓａ
がコントロールロジック部１１から出力される。このよ
うにして、ｎ個のデジタルデータが一時記憶部６に記憶
されるまで、上述の動作が繰り返し実行される。この場
合、図３に示した期間Ｔ1及びＴ2と、図６に示した期間
Ｔ1とＴ2とはほぼ同じ時間長とする。
【００２０】ここで、上記ｎ個の決定方法を説明する。
１サイクルのＡ／Ｄ変換個数をＮ、インタバル時間をＴ
1、演算制御部４が１個のデジタルデータを演算処理す
るのに最小限必要な時間をＴ4とすれば、ｎは以下の条
件式を満足するように決定される。 Ｔ1 × Ｎ ＜ Ｔ4 × Ｎ ＋ Ｔ1 × ｎ ただし、上記式において、Ｔ1はＴ4より大とする。
１サイクルのＡ／Ｄ変換個数をＮ、インタバル時間をＴ
1、演算制御部４が１個のデジタルデータを演算処理す
るのに最小限必要な時間をＴ4とすれば、ｎは以下の条
件式を満足するように決定される。 Ｔ1 × Ｎ ＜ Ｔ4 × Ｎ ＋ Ｔ1 × ｎ ただし、上記式において、Ｔ1はＴ4より大とする。
【００２１】上記ｎ個のデータが一時記憶部６に記憶さ
れると、コントロールロジック部１１は、時点ｔ5に
て、Ａ／Ｄ演算スタート信号Ｓsを、Ａ／Ｄ記憶部３を
介して予測制御部４ａに供給する（図３の（Ｄ））。す
ると、予測制御部４ａは、Ａ／Ｄ読みとり信号ＳtをＡ
／Ｄ記憶部３に供給するとともに、記憶部３及びコント
ロールロジック部１１を介して一時記憶部６に供給する
（図３の（Ｅ））。そして、一時記憶部６に格納された
データがＡ／Ｄ記憶部３に供給される。時点ｔ6にて、
予測制御部４ａから、Ａ／Ｄ演算開始信号Ｓcが、Ａ／
Ｄ記憶部３及びコントロールロジック部１１に供給され
る（図３の（Ｆ））。すると、データがＡ／Ｄ記憶部３
から演算部４ｂに供給され、データ演算が行われる。そ
して、時点ｔ7にて、１個のデジタルデータの演算処理
が終了し、時点ｔ8にて、予測制御部４ａから次のデー
タの読みとり信号Ｓtが出力される。時点ｔ5からｔ7ま
での期間Ｔ3は、１個のデータの読みとりから、演算部
４ｂが演算に要する期間である。また、時点ｔ5から時
点ｔ8までの期間Ｔ4は、予測制御部４ａの１個のデータ
の読みとりから、次のデータの読みとり信号発生まで
の、データ処理時間である。そして、演算制御部４によ
るデータ演算処理と並列に、Ａ／Ｄ受信部２から一時記
憶部６へのデジタルデータの格納も実行される。
れると、コントロールロジック部１１は、時点ｔ5に
て、Ａ／Ｄ演算スタート信号Ｓsを、Ａ／Ｄ記憶部３を
介して予測制御部４ａに供給する（図３の（Ｄ））。す
ると、予測制御部４ａは、Ａ／Ｄ読みとり信号ＳtをＡ
／Ｄ記憶部３に供給するとともに、記憶部３及びコント
ロールロジック部１１を介して一時記憶部６に供給する
（図３の（Ｅ））。そして、一時記憶部６に格納された
データがＡ／Ｄ記憶部３に供給される。時点ｔ6にて、
予測制御部４ａから、Ａ／Ｄ演算開始信号Ｓcが、Ａ／
Ｄ記憶部３及びコントロールロジック部１１に供給され
る（図３の（Ｆ））。すると、データがＡ／Ｄ記憶部３
から演算部４ｂに供給され、データ演算が行われる。そ
して、時点ｔ7にて、１個のデジタルデータの演算処理
が終了し、時点ｔ8にて、予測制御部４ａから次のデー
タの読みとり信号Ｓtが出力される。時点ｔ5からｔ7ま
での期間Ｔ3は、１個のデータの読みとりから、演算部
４ｂが演算に要する期間である。また、時点ｔ5から時
点ｔ8までの期間Ｔ4は、予測制御部４ａの１個のデータ
の読みとりから、次のデータの読みとり信号発生まで
の、データ処理時間である。そして、演算制御部４によ
るデータ演算処理と並列に、Ａ／Ｄ受信部２から一時記
憶部６へのデジタルデータの格納も実行される。
【００２２】このようにして、データ数が、カウンタ８
に格納された１サイクルのデータ数Ｎと等しくなるま
で、アナログデータがＡ／Ｄ変換され、変換されたデジ
タルデータの演算処理が実行される。そして、図４の時
点ｔ10にて、１サイクルのデータ処理が終了される。
に格納された１サイクルのデータ数Ｎと等しくなるま
で、アナログデータがＡ／Ｄ変換され、変換されたデジ
タルデータの演算処理が実行される。そして、図４の時
点ｔ10にて、１サイクルのデータ処理が終了される。
【００２３】続いて、時点ｔ11にて、次のサイクルのデ
ータ処理が上述と同様にして、実行される。この場合、
前回のサイクルのデータ処理は、次回のサイクルのデー
タ処理が開始されるまでには、終了するように、Ａ／Ｄ
制御部５により制御される。そして、データ処理により
得られた画像が表示器（ＣＲＴ）１６に供給され、表示
される。
ータ処理が上述と同様にして、実行される。この場合、
前回のサイクルのデータ処理は、次回のサイクルのデー
タ処理が開始されるまでには、終了するように、Ａ／Ｄ
制御部５により制御される。そして、データ処理により
得られた画像が表示器（ＣＲＴ）１６に供給され、表示
される。
【００２４】以上のように、本発明の一実施例によれ
ば、Ａ／Ｄ変換器１に供給されるアナログである核磁気
共鳴信号の発生量及び発生タイミング等が、予測制御部
４ａにより、予測される。そして、記憶データ制御部７
は、上記予測に基づいて、Ａ／Ｄ変換器１のＡ／Ｄ変換
動作を開始させるとともに、変換されたデジタルデータ
の一時記憶部６への格納を制御する。さらに、記憶デー
タ制御部７は、一時記憶部６に格納されたデジタルデー
タの演算部４ｂへの供給を制御する。これにより、演算
部４ｂによるデータ処理を高効率に実行させることがで
きる。つまり、図４に示す、１サイクルの演算期間Ｔ0
は、図７に示す、１サイクルの演算期間Ｔ（従来例）に
比較して、大幅に短縮される。したがって、高効率のデ
ータ処理が可能で、データの処理速度が向上されたＡ／
Ｄ変換データ処理装置を実現することができる。
ば、Ａ／Ｄ変換器１に供給されるアナログである核磁気
共鳴信号の発生量及び発生タイミング等が、予測制御部
４ａにより、予測される。そして、記憶データ制御部７
は、上記予測に基づいて、Ａ／Ｄ変換器１のＡ／Ｄ変換
動作を開始させるとともに、変換されたデジタルデータ
の一時記憶部６への格納を制御する。さらに、記憶デー
タ制御部７は、一時記憶部６に格納されたデジタルデー
タの演算部４ｂへの供給を制御する。これにより、演算
部４ｂによるデータ処理を高効率に実行させることがで
きる。つまり、図４に示す、１サイクルの演算期間Ｔ0
は、図７に示す、１サイクルの演算期間Ｔ（従来例）に
比較して、大幅に短縮される。したがって、高効率のデ
ータ処理が可能で、データの処理速度が向上されたＡ／
Ｄ変換データ処理装置を実現することができる。
【００２５】なお、上述した一実施例においては、Ａ／
Ｄデータ一時記憶部６として、ＦＩＦＯメモリを用いた
が、ＦＩＦＯメモリに限らず、他のメモリ、例えば、通
常のＲＡＭ（ランダムアクセスメモリ）やデュアルポー
トＲＡＭを使用してもよい。
Ｄデータ一時記憶部６として、ＦＩＦＯメモリを用いた
が、ＦＩＦＯメモリに限らず、他のメモリ、例えば、通
常のＲＡＭ（ランダムアクセスメモリ）やデュアルポー
トＲＡＭを使用してもよい。
【００２６】また、本発明によるＡ／Ｄ変換データ処理
装置は、核磁気共鳴イメージング装置に限らず、アナロ
グデータをデジタルデータに変換し、変換したデジタル
データを処理する装置であれば、適用することができ
る。
装置は、核磁気共鳴イメージング装置に限らず、アナロ
グデータをデジタルデータに変換し、変換したデジタル
データを処理する装置であれば、適用することができ
る。
【００２７】
【発明の効果】以上のように、本発明のＡ／Ｄ変換デー
タ処理装置によれば、アナログ信号の供給タイミング及
びデータ量を予測する予測制御部とデジタル信号の演算
部とを有する演算制御部と、Ａ／Ｄ受信部と、デジタル
信号を格納する一時記憶部とＡ／Ｄ受信部のデジタル信
号の受信動作及び一時記憶部へのデジタル信号の格納動
作を制御し、一時記憶部に所定量のデジタル信号が格納
されると、上記演算部にデジタル信号を供給させる記憶
データ制御部とを有するＡ／Ｄ制御部と、を備える。し
たがって、一時記憶部へのデータ記憶動作及び一時記憶
部から演算部へのデジタル信号の供給動作を高効率で実
行することができ、高効率のデータ処理が可能なＡ／Ｄ
変換データ処理装置を実現することができる。
タ処理装置によれば、アナログ信号の供給タイミング及
びデータ量を予測する予測制御部とデジタル信号の演算
部とを有する演算制御部と、Ａ／Ｄ受信部と、デジタル
信号を格納する一時記憶部とＡ／Ｄ受信部のデジタル信
号の受信動作及び一時記憶部へのデジタル信号の格納動
作を制御し、一時記憶部に所定量のデジタル信号が格納
されると、上記演算部にデジタル信号を供給させる記憶
データ制御部とを有するＡ／Ｄ制御部と、を備える。し
たがって、一時記憶部へのデータ記憶動作及び一時記憶
部から演算部へのデジタル信号の供給動作を高効率で実
行することができ、高効率のデータ処理が可能なＡ／Ｄ
変換データ処理装置を実現することができる。
【００２８】また、本発明によれば、核磁気共鳴イメー
ジング装置の多数の核磁気共鳴信号が、デジタル信号に
変換され、この変換されたデジタル信号を処理するＡ／
Ｄ変換データ処理装置において、核磁気共鳴信号が、Ａ
／Ｄ変換器に供給されるタイミング及びデータ量を予測
する予測制御部とデジタル信号に画像演算処理を施して
表示させる演算部とを有する演算制御部と、Ａ／Ｄ受信
部と、デジタル信号を格納する一時記憶部とＡ／Ｄ受信
部の受信動作及び一時記憶部の格納動作を制御し、一時
記憶部から上記演算部にデジタル信号を供給させる記憶
データ制御部とを有するＡ／Ｄ制御部と、を備える。し
たがって、一時記憶部へのデータ記憶動作及び一時記憶
部から演算部へのデジタル信号の供給動作を高効率で実
行することができ、高効率のデータ処理が可能な、核磁
気共鳴イメージング装置におけるＡ／Ｄ変換データ処理
装置を実現することができる。
ジング装置の多数の核磁気共鳴信号が、デジタル信号に
変換され、この変換されたデジタル信号を処理するＡ／
Ｄ変換データ処理装置において、核磁気共鳴信号が、Ａ
／Ｄ変換器に供給されるタイミング及びデータ量を予測
する予測制御部とデジタル信号に画像演算処理を施して
表示させる演算部とを有する演算制御部と、Ａ／Ｄ受信
部と、デジタル信号を格納する一時記憶部とＡ／Ｄ受信
部の受信動作及び一時記憶部の格納動作を制御し、一時
記憶部から上記演算部にデジタル信号を供給させる記憶
データ制御部とを有するＡ／Ｄ制御部と、を備える。し
たがって、一時記憶部へのデータ記憶動作及び一時記憶
部から演算部へのデジタル信号の供給動作を高効率で実
行することができ、高効率のデータ処理が可能な、核磁
気共鳴イメージング装置におけるＡ／Ｄ変換データ処理
装置を実現することができる。
【図１】本発明の一実施例の概略構成図である。
【図２】図１の例におけるＡ／Ｄ変換データ処理装置の
詳細ブロック図である。
詳細ブロック図である。
【図３】図１の例における動作タイミングチャートであ
る。
る。
【図４】図１の例における１サイクル全体の概略動作タ
イミングチャートである。
イミングチャートである。
【図５】従来のＡ／Ｄ変換データ処理装置の概略構成図
である。
である。
【図６】図５の例における動作タイミングチャートであ
る。
る。
【図７】図５の例における１サイクル全体の概略動作タ
イミングチャートある。
イミングチャートある。
【符号の説明】 １ Ａ／Ｄ変換器 ２ Ａ／Ｄ受信部 ３ Ａ／Ｄ記憶部 ４ 演算制御部 ４ａ 予測制御部 ４ｂ 演算部 ５ Ａ／Ｄ制御部 ６ Ａ／Ｄデータ一時記憶部 ７ 記憶データ制御部 ８ Ａ／Ｄ個数カウンタ ９ Ａ／Ｄインタバルカウンタ １０ Ａ／Ｄ格納先頭アドレスカウンタ １１ Ａ／Ｄデータコントロールロジック
部 １２ Ａ／Ｄ変換データ処理装置
部 １２ Ａ／Ｄ変換データ処理装置
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭64−62143（ＪＰ，Ａ) 特開 昭62−11438（ＪＰ，Ａ) 特開 昭61−286741（ＪＰ，Ａ) 特開 平２−118819（ＪＰ，Ａ) 特開 昭57−79547（ＪＰ，Ａ) 特公 平１−23805（ＪＰ，Ｂ２)
Claims (6)
- 【請求項１】Ａ／Ｄ変換器により多数のアナログ信号か
ら多数のデジタル信号に変換されたデータを処理するＡ
／Ｄ変換データ処理装置において、発生するアナログデータの量及び発生タイミングがそれ
ぞれ異なる複数のアナログ信号発生源からのアナログ信
号のうち、どのアナログ信号発生源からのアナログ信号
をＡ／Ｄ変換するかの指令に基づいて、 アナログ信号が
Ａ／Ｄ変換器に供給されるタイミング及びデータ量を予
測する予測制御部と、デジタル信号に所定の演算処理を
施す演算部とを有する演算制御部と、 Ａ／Ｄ変換器から出力されるデジタル信号を受信するＡ
／Ｄ受信部と、 Ａ／Ｄ受信部から出力される所定量のデジタル信号を一
時的に格納する一時記憶部と、上記予測制御部が予測し
たアナログ信号の供給タイミング及びデータ量に基づい
て、Ａ／Ｄ受信部におけるＡ／Ｄ変換器からのデジタル
信号の受信動作を制御するとともに、Ａ／Ｄ受信部から
一時記憶部へのデジタル信号の格納動作を制御し、一時
記憶部に所定量のデジタル信号が格納されると、一時記
憶部から上記演算部にデジタル信号を供給させる記憶デ
ータ制御部と、を有するＡ／Ｄ制御部と、 を備えることを特徴とするＡ／Ｄ変換データ処理装置。 - 【請求項２】 請求項１記載のＡ／Ｄ変換データ処理装
置において、上記一時記憶部は、先入れ先出しメモリで
あることを特徴とするＡ／Ｄ変換データ処理装置。 - 【請求項３】 請求項１記載のＡ／Ｄ変換データ処理装
置において、上記一時記憶部は、ランダムアクセスメモ
リであることを特徴とするＡ／Ｄ変換データ処理装置。 - 【請求項４】 請求項１記載のＡ／Ｄ変換データ処理装
置において、上記一時記憶部は、デュアルポートランダ
ムアクセスメモリであることを特徴とするＡ／Ｄ変換デ
ータ処理装置。 - 【請求項５】核磁気共鳴イメージング装置の多数の核磁
気共鳴信号が、Ａ／Ｄ変換器により多数のデジタル信号
に変換され、この変換されたデジタル信号を処理するＡ
／Ｄ変換データ処理装置において、発生するアナログデータの量及び発生タイミングがそれ
ぞれ異なる複数のアナログ信号発生源である複数の検査
部位からの核磁気共鳴信号のうち、 操作キーにより、指
定された被検体の検査部位からの核磁気共鳴信号が、Ａ
／Ｄ変換器に供給されるタイミング及びデータ量を予測
する予測制御部と、デジタル信号に所定の画像演算処理
を施し、演算処理を施して得られた画像を表示手段に表
示させる演算部と、を有する演算制御部と、 Ａ／Ｄ変換器から出力されるデジタル信号を受信するＡ
／Ｄ受信部と、 Ａ／Ｄ受信部から出力される所定量のデジタル信号を一
時的に格納する一時記憶部と、上記予測制御部が予測し
たアナログ信号の供給タイミング及びデータ量に基づい
て、Ａ／Ｄ受信部におけるＡ／Ｄ変換器からのデジタル
信号の受信動作を制御するとともに、Ａ／Ｄ受信部から
一時記憶部へのデジタル信号の格納動作を制御し、一時
記憶部に所定量のデジタル信号が格納されると、一時記
憶部から上記演算部にデジタル信号を供給させる記憶デ
ータ制御部と、を有するＡ／Ｄ制御部と、 を備えることを特徴とするＡ／Ｄ変換データ処理装置。 - 【請求項６】 請求項５記載のＡ／Ｄ変換データ処理装
置において、 上記予測制御部は、Ａ／Ｄ変換される核磁気共鳴信号の
１サイクルにおけるデータ個数と、１サイクルにおける
データとデータとのインターバルとを算出し、 上記記憶データ制御部は、上記予測制御部により算出さ
れた１サイクルにおけるデータ個数を記憶するＡ／Ｄ個
数カウンタと、上記インターバルを記憶するＡ／Ｄイン
タバルカウンタと、これらＡ／Ｄ個数カウンタ及びＡ／
Ｄインタバルカウンタに記憶されたカウント値に基づい
て、上記Ａ／Ｄ受信部及び一時記憶部の動作を制御する
Ａ／Ｄデータコントロールロジック部とを有することを
特徴とするＡ／Ｄ変換データ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4222694A JP2713530B2 (ja) | 1992-08-21 | 1992-08-21 | Ａ／ｄ変換データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4222694A JP2713530B2 (ja) | 1992-08-21 | 1992-08-21 | Ａ／ｄ変換データ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0663028A JPH0663028A (ja) | 1994-03-08 |
| JP2713530B2 true JP2713530B2 (ja) | 1998-02-16 |
Family
ID=16786455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4222694A Expired - Lifetime JP2713530B2 (ja) | 1992-08-21 | 1992-08-21 | Ａ／ｄ変換データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2713530B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61286741A (ja) * | 1985-06-13 | 1986-12-17 | Yokogawa Medical Syst Ltd | Ｎｍｒイメ−ジング装置 |
| JPS6211438A (ja) * | 1985-07-08 | 1987-01-20 | 三菱電機株式会社 | 核磁気共鳴映像装置 |
| JPS6462143A (en) * | 1987-08-31 | 1989-03-08 | Shimadzu Corp | Mri apparatus |
-
1992
- 1992-08-21 JP JP4222694A patent/JP2713530B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0663028A (ja) | 1994-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11238395A (ja) | メモリ試験装置 | |
| JP2713530B2 (ja) | Ａ／ｄ変換データ処理装置 | |
| US7274325B2 (en) | Optimized method of performing spatial transformation | |
| US7010452B2 (en) | Event pipeline and summing method and apparatus for event based test system | |
| JPH11313328A (ja) | 画像処理装置 | |
| JP3479847B2 (ja) | 入力装置、出力装置、及び入出力装置 | |
| JP2001238183A (ja) | データレート変換装置 | |
| KR20030036855A (ko) | 가변폭 명령어 정렬 엔진 | |
| JP2007047095A (ja) | データ処理回路、データ処理方法および波形表示装置 | |
| JP3206535B2 (ja) | 性能測定ツールの測定値表示方式 | |
| JPH06123757A (ja) | 試験装置 | |
| JP2000292448A (ja) | 画像と波形の同時記憶装置 | |
| JPH08160077A (ja) | 波形解析装置 | |
| JP2901648B2 (ja) | ディジタル信号処理プロセッサ及びその制御方法 | |
| JP3223749B2 (ja) | 測定機器の通信メッセージ処理方法 | |
| JPH02284057A (ja) | 超音波測定装置の測定データ収集回路 | |
| JPH06331702A (ja) | 集積回路の試験装置 | |
| KR920008212B1 (ko) | MSCM(Mixed Shuffle Connection Method)을 이용한 이차원 FFT(Fast Fourier Transform)프로세서. | |
| JPH05143399A (ja) | 解析器 | |
| JPS62219078A (ja) | 拡張画像演算処理装置 | |
| JPH1153344A (ja) | 行列演算装置及びそれを有する数値演算プロセッサ | |
| JPH0580910A (ja) | 入出力制御装置 | |
| JP2002307791A5 (ja) | ||
| JPS6154535A (ja) | 最大値最小値演算回路 | |
| JPH08162953A (ja) | アナログ／ディジタル変換装置 |