JP2711003B2 - Matrix type display device - Google Patents

Matrix type display device

Info

Publication number
JP2711003B2
JP2711003B2 JP33789589A JP33789589A JP2711003B2 JP 2711003 B2 JP2711003 B2 JP 2711003B2 JP 33789589 A JP33789589 A JP 33789589A JP 33789589 A JP33789589 A JP 33789589A JP 2711003 B2 JP2711003 B2 JP 2711003B2
Authority
JP
Japan
Prior art keywords
electrode
source
substrate
display device
matrix type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33789589A
Other languages
Japanese (ja)
Other versions
JPH03196021A (en
Inventor
弘和 阪本
暁 川元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP33789589A priority Critical patent/JP2711003B2/en
Publication of JPH03196021A publication Critical patent/JPH03196021A/en
Application granted granted Critical
Publication of JP2711003B2 publication Critical patent/JP2711003B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、マトリツクス型表示装置に関し、特に薄
膜トランジスタ(以下、TFTと記す)アレイ基板及びそ
れを用いた表示装置の歩留向上に関するものである。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a matrix type display device, and more particularly to an improvement in the yield of a thin film transistor (hereinafter, referred to as TFT) array substrate and a display device using the same. .

〔従来の技術〕[Conventional technology]

マトリツクス型表示装置は通常2枚の対向した基板の
間に液晶等の表示材料が挾持され、この表示材料に電圧
を印加する方法で構成される。この際、少くとも一方の
基板にマトリツクス状に配列した画素電極を設け、これ
らの画素を選択的に動作するために各画素毎にTFT等の
非線形特性を有する能動素子を設けている。
Matrix type display devices are generally constructed by sandwiching a display material such as liquid crystal between two opposed substrates and applying a voltage to the display material. At this time, pixel electrodes arranged in a matrix are provided on at least one substrate, and an active element having a non-linear characteristic such as a TFT is provided for each pixel in order to selectively operate these pixels.

従来のこの種の装置として特開昭63−221678号公報に
掲載されているものを第4図〜第6図に示す。第4図は
従来のマトリツクス型表示装置を示す部分平面図、第5
図は第4図のV−V線断面図、第6図は製造途中のもの
の断面図である。
FIGS. 4 to 6 show a conventional apparatus of this type disclosed in Japanese Patent Application Laid-Open No. 63-221678. FIG. 4 is a partial plan view showing a conventional matrix type display device, and FIG.
The figure is a cross-sectional view taken along the line VV in FIG. 4, and FIG. 6 is a cross-sectional view of a part being manufactured.

図において、(1)は透明絶縁性基板、(2)は画素
電極、(3)はゲート電極・配線、(4)はゲート絶縁
膜、(5)は半導体層、(6)はエツチングストツパ
ー、(7)はソース・ドレインのオーミツクコンタクト
層、(8)はソース電極・配線、(9)はドレイン電極
である。この液晶表示装置を製造工程に基づいて説明す
る。まず洗浄された透明絶縁性基板(1)上に、EB蒸着
法もしくはスパツタリング法により、ITO(Indium Tin
Oxide)等の透明導電膜を成膜する。これをフオトエツ
チング法等の方法で所望のパターンに加工し、画素電極
(2)及び電極端子等を形成する。2番目にCr等の高融
点金属をスパツタリング法等で成膜し、同様の方法でゲ
ート電極及び配線(3)等を形成する。3番目にゲート
絶縁膜(4)としてSiO2やSiN、半導体層(5)として
i−a−Siやpoli−Si、そしてエツチングストツパー
(6)としてのSiO2やSiNを連続的にプラズマCVD法等で
成膜する。4番目にエツチングストツパー(6)にソー
ス・ドレインコンタクト用のコンタクトホールを形成
し、バツフアードフツ酸(BHF)溶液等で前処理後ソー
ス・ドレインのオーミツクコンタクト層(7)としての
n+−a−Siを成膜する。5番目に画素電極(2)と後に
形成するドレイン電極(9)をつなぐためのコンタクト
ホールを形成する。6番目にAl・Al/Cr,Al/MoあるいはA
l合金等をスパツタリング法等で成膜し、パターン加工
してソース電極・配線(8)及びドレイン電極(9)を
形成する。以上の様にしてTFTアレイ基板は形成され
る。このTFTアレイ基板に対向して、透明導電膜及びカ
ラーフイルタ等を設けた対向電極基板を設け、この両者
の間に液晶等を挾持して液晶表面デイスプレイが構成さ
れる。
In the figure, (1) is a transparent insulating substrate, (2) is a pixel electrode, (3) is a gate electrode and wiring, (4) is a gate insulating film, (5) is a semiconductor layer, and (6) is an etching stopper. , (7) is a source / drain ohmic contact layer, (8) is a source electrode / wiring, and (9) is a drain electrode. This liquid crystal display device will be described based on manufacturing steps. First, ITO (Indium Tin) was deposited on the cleaned transparent insulating substrate (1) by EB evaporation or sputtering.
Oxide) and the like. This is processed into a desired pattern by a method such as a photo-etching method to form a pixel electrode (2), an electrode terminal and the like. Secondly, a film of a high melting point metal such as Cr is formed by a sputtering method or the like, and a gate electrode and a wiring (3) are formed in the same manner. The third gate insulating film (4) as a SiO 2 or SiN, a semiconductor layer (5) as a i-a-Si and poli-Si, and Etsu quenching Sutotsu per (6) as a continuous plasma CVD SiO 2 or SiN of The film is formed by a method or the like. Fourth, a contact hole for source / drain contact is formed in the etching stopper (6), and after pre-treatment with a buffered hydrofluoric acid (BHF) solution or the like, a source / drain ohmic contact layer (7) is formed.
An n + -a-Si film is formed. Fifth, a contact hole for connecting the pixel electrode (2) and a drain electrode (9) to be formed later is formed. Sixth, Al ・ Al / Cr, Al / Mo or A
An alloy or the like is formed by a sputtering method or the like and patterned to form a source electrode / wiring (8) and a drain electrode (9). As described above, the TFT array substrate is formed. A counter electrode substrate provided with a transparent conductive film, a color filter, and the like is provided opposite to the TFT array substrate, and a liquid crystal surface display is formed by sandwiching a liquid crystal or the like between the two.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

従来のマトリツクス型表示装置は、上記の様にTFTア
レイ基板を形成する際、第6図に示されている従来のも
のに4番目のn+−a−Si(7)を成膜する前に、その表
面を清浄化するためにBHF溶液等で前処理する。この時
この溶液にさらされる基板表面の膜はエツチングストツ
パー(6)であるSiN(又はSiO2)と半導体層(5)で
あるi−a−Si(又はPoli−Si)の両方があり、この様
な基板をBHF溶液等で前処理する際の条件の最適化が困
難で、うまくオーミツクコンタクトがとれなかつたり、
n+−a−Si(7)がはがれるといつた問題点があつた。
In the conventional matrix type display device, when forming the TFT array substrate as described above, before forming the fourth n + -a-Si (7) on the conventional device shown in FIG. Then, it is pre-treated with a BHF solution or the like to clean its surface. At this time, the film on the surface of the substrate exposed to this solution includes both SiN (or SiO 2 ) as an etching stopper (6) and ia-Si (or Poli-Si) as a semiconductor layer (5). It is difficult to optimize the conditions when pre-treating such a substrate with a BHF solution, etc.
There was a problem when n + -a-Si (7) was peeled off.

この発明は上記のような問題点を解消するためになさ
れたもので、ソース・ドレインコンタクト層(7)を形
成する前の、前処理する基板表面をできる限り単一の材
質なる様に構成し、前処理条件の最適化を簡単にし、こ
の工程の歩留を向上させることを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and the surface of a substrate to be pre-treated before forming a source / drain contact layer (7) is made of a single material as much as possible. Another object of the present invention is to simplify optimization of pretreatment conditions and improve the yield of this process.

〔課題を解決するための手段〕[Means for solving the problem]

この発明に係るマトリツクス型表示装置は、従来の第
1エツチングストツパーとソース・ドレインコンタクト
層の間に、半導体層の材料と実質的に同一の材料による
第2エツチウングストツパーを有する構造としたもので
ある。
The matrix type display device according to the present invention has a structure having a second etching stopper made of substantially the same material as the semiconductor layer between the conventional first etching stopper and the source / drain contact layer. Things.

〔作用〕[Action]

この発明における第2エツチングストツパーは、半導
体層の材料と実質的に同一の材料で形成されており、エ
ツチングストツパーのパターン加工後でソース・ドレイ
ンコンタクト層を形成する前に施すBHF処理において、B
HF溶液にさらされる基板表面は単一の材料のものとな
り、BHF処理の最適化が容易となり、さらにその後成膜
するソース・ドレインのオーミツクコンタクト層の密着
性を良好にする。
The second etching stopper according to the present invention is formed of a material substantially the same as the material of the semiconductor layer, and in a BHF process performed after patterning of the etching stopper and before forming the source / drain contact layer, B
The substrate surface exposed to the HF solution is made of a single material, which facilitates optimization of the BHF treatment, and further improves the adhesion of the source / drain ohmic contact layers formed thereafter.

〔実施例〕〔Example〕

第1図〜第3図はこの発明の一実施例によるマトリツ
クス型表示装置を示すもので第1図はマトリツクス型表
示装置の部分平面図、第2図は第1図のII−II線断面
図、第3図は製造途中の断面図である。第1図〜第3図
において、第4図〜第6図と同一符号は同一、又は相当
部分を示す。さらに、(10)は第2エツチングストツパ
ーであり、以下その製造工程に基いて説明する。
1 to 3 show a matrix type display device according to an embodiment of the present invention. FIG. 1 is a partial plan view of the matrix type display device, and FIG. 2 is a sectional view taken along line II-II of FIG. FIG. 3 is a sectional view in the course of manufacture. 1 to 3, the same reference numerals as those in FIGS. 4 to 6 indicate the same or corresponding parts. Further, (10) is a second etching stopper, which will be described below based on its manufacturing process.

まず透明絶縁性基板(1)にITOをEB蒸着法もしくは
スパツタリング法等で成膜し、これをフオトエツチング
法等でパターン加工し、画素電極(2)及び電極端子等
を形成する。2番目にCr等の高融点金属をスパツタ法等
で成膜し、パターン加工してゲート電極・配線(3)等
を形成する。3番目にゲート絶縁膜(4)としてのSiN
あるいはSiO2、半導体層(5)となるi−a−Siもしく
はpoli−Si、そして第1エツチングストツパー(6)と
なるSiNあるいはSiO2、さらに第2エツチングストツパ
ー(10)としてのi−a−Siもしくはpoli−Siをプラズ
マCVD法等で連続成膜する。4番目にソース・ドレイン
コンタクトホールを第1、第2エツチングストツパー
(6)、(10)にあける。この後、BHF溶液等で前処理
しソース・ドレインのオートミツクコンタクト層(7)
としてのn+−a−Siを成膜する。5番目に画素電極
(2)とドレイン電極(9)を接続するためのコンタク
トホールを形成する。6番目にAl、Al/Cr、Al/Moあるい
はAl合金等をスパツタリング法等で成膜し、フオトエツ
チング法等でパターン加工し、ソース電極・配線(8)
及びドレイン電極(9)を形成する。
First, a film of ITO is formed on the transparent insulating substrate (1) by EB evaporation or sputtering, and this is patterned by photoetching or the like to form a pixel electrode (2) and an electrode terminal. Second, a film of a high melting point metal such as Cr is formed by a sputter method or the like, and pattern processing is performed to form a gate electrode / wiring (3) and the like. Third, SiN as gate insulating film (4)
Alternatively, SiO 2 , ia-Si or poli-Si as a semiconductor layer (5), SiN or SiO 2 as a first etching stopper (6), and i- as a second etching stopper (10). a-Si or poli-Si is continuously formed by a plasma CVD method or the like. Fourth, source / drain contact holes are made in the first and second etching stoppers (6) and (10). After that, pre-treatment with BHF solution etc., source / drain automix contact layer (7)
Is formed as n + -a-Si. Fifth, a contact hole for connecting the pixel electrode (2) and the drain electrode (9) is formed. Sixth, Al, Al / Cr, Al / Mo, Al alloy, etc. are formed by sputtering or the like, and patterned by photoetching or the like, and source electrode / wiring (8)
And forming a drain electrode (9).

以上の様にしてTFTアレイ基板は形成される。このTFT
アレイ基板に対向して、透明導電膜及びカラーフイルタ
等を設けた対向電極基板を設け、この両者の間に液晶等
の表示材料を挾持して液晶平面デイスプレイが構成され
る。
As described above, the TFT array substrate is formed. This TFT
A counter electrode substrate provided with a transparent conductive film and a color filter is provided opposite to the array substrate, and a display material such as liquid crystal is sandwiched between the two to form a liquid crystal flat display.

以上の様な構成にした場合、4番目のソース・ドレイ
ンのオーミツクコンタクト層(7)としてのn+−a−Si
を成膜直前の前処理時において基板表面は第3図に示さ
れている様にほどんど第2エツチングストツパー(10)
と半導体層(5)のi−a−Si(あるいはpoli−Si)で
おおわれているため、前処理の制御が容易になりそのマ
ージンが広がる。その結果n+−a−Siとi−a−Siのオ
ーミツクコンタクトが良好に均一になり、n+−a−Siが
はがれるといつたこともないので、高歩留で高品質のTF
Tアレイが提供できる。
In the case of the above configuration, n + -a-Si as the fourth source / drain ohmic contact layer (7)
During the pretreatment immediately before film formation, the substrate surface is almost completely covered with the second etching stopper (10) as shown in FIG.
And the semiconductor layer (5) are covered with ia-Si (or poli-Si), so that the control of the pretreatment is facilitated and the margin is widened. As a result, the ohmic contact between n + -a-Si and ia-Si becomes excellent and uniform, and since n + -a-Si has never been peeled off, TF of high yield and high quality can be obtained.
T arrays can be provided.

なお、各材料は上記実施例に限るものではない。 In addition, each material is not limited to the above embodiment.

〔発明の効果〕〔The invention's effect〕

以上のように、この発明によれば、透明絶縁性基板
に、画素電極、ゲート電極、ゲート絶縁膜、半導体層、
第1エツチングストツパー、ソース・ドレインコンタク
ト層、ソース電極・配線及びドレイン電極を順に載置す
る薄膜トランジスタ(TFT)アレイ基板、並びに透明電
極及びカラーフイルターを有する対向電極基板を備え、
TFTアレイ基板と対向電極基板との間に表示材料を挾持
してなるマトリツクス型表示装置において、第1エツチ
ングストツパーとソース・ドレインコンタクト層の間
に、半導体層の材料と実質的に同一の材料による第2エ
ツチングストツパーを有する構造としたことにより、ソ
ース・ドレインコンタクト層の密着力が向上でき、高歩
留で高品質のマトリツクス型表示装置が提供できる効果
がある。
As described above, according to the present invention, a pixel electrode, a gate electrode, a gate insulating film, a semiconductor layer,
A first etching stopper, a source / drain contact layer, a thin film transistor (TFT) array substrate on which a source electrode / wiring and a drain electrode are sequentially placed, and a counter electrode substrate having a transparent electrode and a color filter;
In a matrix type display device having a display material sandwiched between a TFT array substrate and a counter electrode substrate, a material substantially the same as the material of the semiconductor layer is provided between the first etching stopper and the source / drain contact layer. With the structure having the second etching stopper according to the above, the adhesion between the source / drain contact layers can be improved, and a high yield and high quality matrix type display device can be provided.

【図面の簡単な説明】[Brief description of the drawings]

第1図はこの発明の一実施例によるマトリツクス型表示
装置に用いられるTFTアレイ基板の要部を示す平面図、
第2図は第1図のII−II線断面図、第3図は製造途中の
断面図、第4図は従来のマトリツクス型表示装置に用い
られるTFTアレイ基板の要部を示す平面図、第5図は第
4図のV−V線断面図、第6図は製造途中の断面図であ
る。 (1)は透明絶縁性基板、(2)は画素電極、(3)は
ゲート電極・配線、(4)はゲート絶縁膜、(5)は半
導体層、(6)は第1エツチングストツパー、(7)は
ソース・ドレインコンタクト層、(8)はソース電極・
配線、(9)はドレイン電極、(10)は第2エツチング
ストツパーである。 なお、図中、同一符号は同一、又は相当部分を示す。
FIG. 1 is a plan view showing a main part of a TFT array substrate used in a matrix type display device according to one embodiment of the present invention,
FIG. 2 is a cross-sectional view taken along the line II-II of FIG. 1, FIG. 3 is a cross-sectional view during manufacturing, FIG. 4 is a plan view showing a main part of a TFT array substrate used in a conventional matrix type display device. FIG. 5 is a cross-sectional view taken along the line VV of FIG. 4, and FIG. 6 is a cross-sectional view in the course of manufacturing. (1) is a transparent insulating substrate, (2) is a pixel electrode, (3) is a gate electrode and wiring, (4) is a gate insulating film, (5) is a semiconductor layer, (6) is a first etching stopper, (7) is a source / drain contact layer, (8) is a source electrode /
Wiring, (9) is a drain electrode, and (10) is a second etching stopper. In the drawings, the same reference numerals indicate the same or corresponding parts.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】透明絶縁性基板に、画素電極、ゲート電
極、ゲート絶縁膜、半導体層、第1エツチングストツパ
ー、ソース・ドレインコンタクト層、ソース電極・配線
及びドレイン電極を順に載置する薄膜トランジスタ(TF
T)アレイ基板、並びに透明電極及びカラーフイルター
を有する対向電極基板を備え、上記TFTアレイ基板と上
記対向電極基板との間に表示材料を挾持してなるマトリ
ツクス型表示装置において、第1エツチングストツパー
と上記ソース・ドレインコンタクト層の間に、上記半導
体層の材料と実質的に同一の材料による第2エツチング
ストツパーを有する構造としたことを特徴とするマトリ
ツクス型表示装置。
A thin film transistor in which a pixel electrode, a gate electrode, a gate insulating film, a semiconductor layer, a first etching stopper, a source / drain contact layer, a source electrode / wiring, and a drain electrode are sequentially mounted on a transparent insulating substrate. TF
T) A matrix type display device comprising an array substrate and a counter electrode substrate having a transparent electrode and a color filter, wherein a display material is sandwiched between the TFT array substrate and the counter electrode substrate. And a second etching stop made of a material substantially the same as the material of the semiconductor layer between the source and drain contact layers.
JP33789589A 1989-12-25 1989-12-25 Matrix type display device Expired - Fee Related JP2711003B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33789589A JP2711003B2 (en) 1989-12-25 1989-12-25 Matrix type display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33789589A JP2711003B2 (en) 1989-12-25 1989-12-25 Matrix type display device

Publications (2)

Publication Number Publication Date
JPH03196021A JPH03196021A (en) 1991-08-27
JP2711003B2 true JP2711003B2 (en) 1998-02-10

Family

ID=18313011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33789589A Expired - Fee Related JP2711003B2 (en) 1989-12-25 1989-12-25 Matrix type display device

Country Status (1)

Country Link
JP (1) JP2711003B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2674516B2 (en) * 1994-07-21 1997-11-12 日本電気株式会社 Active matrix substrate and manufacturing method thereof
JP5253990B2 (en) * 2008-12-19 2013-07-31 三菱電機株式会社 Thin film transistor
KR20120042029A (en) * 2010-10-22 2012-05-03 삼성모바일디스플레이주식회사 Display device and method for manufacturing the same
JP5488525B2 (en) * 2011-04-22 2014-05-14 カシオ計算機株式会社 Thin film transistor and manufacturing method thereof

Also Published As

Publication number Publication date
JPH03196021A (en) 1991-08-27

Similar Documents

Publication Publication Date Title
JP3740513B2 (en) Fringe field drive liquid crystal display device and manufacturing method thereof
JPH11283934A (en) Manufacturing method of thin-film transistor and liquid crystal display device using the same
JPH061314B2 (en) Thin film transistor array
JP3239504B2 (en) Method of manufacturing thin film transistor matrix
JP2625585B2 (en) Thin film transistor array substrate and method of manufacturing the same
JPH04257826A (en) Manufacture of active matrix substrate
JPH0580650B2 (en)
JP2711003B2 (en) Matrix type display device
JPH02157729A (en) Substrate for thin-film transistor array
JPH02223924A (en) Production of display panel
JPS63128756A (en) Manufacture of thin-film transistor
JP2605346B2 (en) Display device manufacturing method
KR100928493B1 (en) Formation method of thin film transistor
JPH03240027A (en) Display device
JPH08262491A (en) Liquid crystal display element and its production
JPH01255829A (en) Multilayered wiring of aluminum and ito
JPH01227127A (en) Thin-film transistor array
JP3375731B2 (en) Liquid crystal display device and manufacturing method thereof
JPS639967A (en) Thin-film transistor substrate
JPS62124530A (en) Liquid crystal display element
JPH05299436A (en) Thin-film transistor and liquid crystal display using the thin-film transistor
JPS61181164A (en) Manufacture of thin-film field-effect transistor
KR940009134B1 (en) Liquid crystal display
JPS62288883A (en) Manufacture of thin film transistor
JPH04360575A (en) Manufacture of display device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees