JP2707146B2

JP2707146B2 - クリッピング回路

Info

Publication number: JP2707146B2
Application number: JP2075381A
Authority: JP
Inventors: ウエードアームストロングステファン
Original assignee: ジェナムコーポレーション
Priority date: 1989-05-19
Filing date: 1990-03-23
Publication date: 1998-01-28
Anticipated expiration: 2013-01-28
Also published as: JPH02312403A; US5029281A; EP0398742A3; DK0398742T3; CA2017267C; DE69031148D1; CA2017267A1; DE69031148T2; ATE156316T1; EP0398742A2; EP0398742B1

Description

【発明の詳細な説明】（産業上の利用分野）本発明はクリッピング回路に関するものである。更に
詳しくは、本発明は信号をほぼ対称的にクリッピングす
る回路に関するものである。

（従来の技術）クリッピングとは、入力信号振幅がある与えられた振
幅より大きい時に出力信号の振幅を制限することであ
る。典型的には、出力信号の振幅が供給レールの１つに
達した時、またはトランジスタを駆動する出力段が、飽
和に達することにより、または最大駆動電流に達するこ
とにより、その最大出力電流に達した時に、クリッピン
グが行われる。

多くの応用において、特にオーディオ用においては、
クリッピングを対称的に行うことが望ましい。非対称的
なクリッピングによる出力信号に偶数高調波が導入され
る。偶数高調波はオーディオ信号中には自然には生ぜ
ず、偶数高調波の存在により聴く人に気付かれる歪を生
ずることがある。出力信号の振幅が、出力段の正常なバ
イアスに対して、ある異なる振幅にある供給レールに達
した結果としてクリッピングが行われた場合に、駆動ト
ランジスタがその最大出力電流に達する振幅から非対称
的なクリッピングが行われる。

その結果として、対称的なクリッピングが望ましい応
用のほとんどの出力段バイアス点を、駆動増幅器の最大
出力電流に達した時に、１つの供給レールと出力電圧の
間の中間にセットする。典型的には、ある出力段はバイ
ポーラ接合トランジスタ（BJT）増幅器で構成される。
このBJTのエミッタは１つの供給レールへ接続され、そ
のコレクタは抵抗を介して他の供給レールへ接続され
る。出力段への入力はトランジスタのベースにおける電
流であり、出力段出力端子はトランジスタのコレクタに
ある。他の供給レールが正の供給レールであると仮定す
ると、信号の上を制限する唯一の要因は出力端子におけ
るバイアス点と正の供給レールの間の差である。この差
は容易に制御できる。一方、信号の減少を制限する要因
は増幅器の電流利得と、増幅器のベースにおける駆動電
流と、増幅器の飽和点とである。それらの要因は処理に
影響され、かつ相互に異存するほぼ対称的なクリッピン
グを行うために、各要因は設定されその後では調節でき
ない。クリッピングの量を変化させるためには別々に処
理される回路を必要とし、かつ各要因を希望の各クリッ
ピングに対して設定することが必要である。

（発明の概要）本発明は、ａ）基準電圧を出力する電圧基準とｂ）限られた駆動電流の第１の電流源を有し、出力電
流を出力する相互コンダクタンスと、ｃ）入来信号を受けるための電圧基準と相互コンダク
タンスの間の入力端子とを備え、定常状態出力電流が最大出力電流のほぼ半分で
あるように、限られた駆動電流の第１の電流源における
変化が基準電圧の変化に一致させられているクリッピン
グ回路が得られる。

（実施例）以下、図面を参照して本発明を詳しく説明する。

まず、第１図を参照して、クリッピング回路１は電圧
基準過程３と相互コンダクタンス過程５を有する。電圧
基準３と相互コンダクタンス５は一緒に接続され、結合
コンデンサC_inを介して電圧入力端子V_inへ接続される。
相互コンダクタンス５は抵抗R_outを介して第１の供給レ
ールV_sへ接続される。

出力電圧V_oは抵抗R_outと相互コンダクタンス５の出力
端子との間に生ずる。相互コンダクタンス５は電流I_oを
出力し、限られた駆動電流I_Dの電流源を有する。駆動電
流は、与えられた最大電流を有するという意味で制限さ
れる。電圧基準３は基準電圧V_rを出力する。

基準電圧V_fと駆動電流I_Dは一致させられて基準電圧V_r
の変化が最大駆動電流I_Dmaxの変化により一致させられ
て、バイアス出力電流I_obiasが最大出力電流I_omaxのほ
ぼ半分であるようにする。バイアス電流というのは、回
路１が定常状態すなわち平衡に達した時の電流である。
出力電圧V_oはV_s−R_out I_oに等しい。I_o＝I_objasである
とV_obiasはV_s−I_obias R_outである。第２の供給レールV
_sが相互コンダクタンス５の出力に対して正で、出力電
流I_oが負であると仮定すると、バイアス出力電流I_obias
が最上向き信号の振れがバイアス出力電流I_obiasが零の
時に起こり、したがってI_obias R_outである。バイアス
出力電圧V_obinsからの最大下向き信号の振れは、I_omaxR
_out−I_obias R_outである。I_omax＝2I_obiasであると、バ
イアス出力電圧V_obiasからの最大下向き信号の振れは、
I_obias R_outである。したがって、信号の上向きの振れ
と下向きの振れは一致する。

抵抗R_outは直線電流制御電圧源として作用する。

第２図を参照して、相互コンダクタンス５は利得制御
ブロックＡを駆動電流I_Dと出力電流V_oの間に用いて実現
できる。利得制御ブロックＡは駆動電流I_Dにより駆動さ
れる。ブロックＡの利得が既知で、処理とほぼ無関係な
部分を用いて実現できるために、ブロックＡの利得は制
御される。

ブロックＡの利得が制御されるから、駆動電流I_Dと出
力電流I_Oの比は処理により影響されない。

駆動電流I_Dの電流源と電圧基準の間に、破線で囲まれ
ている電圧−電流変換器７が接続される。この電圧−電
流変換器７は、利得制御ブロックＡへ供給する駆動電流
の量を決定する。相互コンダクタンスの入力端子に定常
常態信号が存在する時は、駆動電流の量は、最大駆動電
流と最小駆動電流の差の半分である。他の場合には最大
駆動電流または最小駆動電流に達しなければ、駆動電流
の量は相互コンダクタンスの入力に比例する。

最も簡単に実現するためには、最小駆動電流を零にセ
ットし（すなわち、駆動電流源の動作を停止する）、最
大出力電流I_omaxを定常状態出力電流I_obiasの２倍にす
る。そうすると駆動電流が零の時の第２の供給レールV_s
と、この第２の供給レールV_sからの2R_out I_obiasとの間
で出力電流が振れる。これによって対称的なクリッピン
グが補償される。

定常状態にいつ達するか、およびどの割合の最大駆動
電流が流れるかを知らせるために、利得制御ブロックＡ
が電圧−電流変換器７へ帰還接続される。この接続によ
り帰還ループが設けられる。

電圧基準３は電流制御第１の電圧源V₁を有する。この
第１の電源は第２の供給レール、この場合にはアースGN
Dと電圧基準V_rの出力端子との間に接続される。第１の
電圧源は第２の電流源I₂によって制御される。

電圧−電流変換器７は電流制御第２の電圧源V₂と電流
シンクI_sを有する。第２の電圧源V₂の電流制御入力端子
は電流シンクI_sと利得制御ブロックＡへフィードバック
ループ10を経由して接続される。電流シンクI_s電圧制御
器は第２の電圧源V₂と相互コンダクタンス５への入力端
子の間に接続される。電流シンクは駆動電流I_Dの電流源
へ接続される。

次に動作を説明する。電圧−電流変換器７は、利得制
御ブロックＡから現在流れて、第２の電圧源V₂の端子間
電圧として部分的に表されている最大駆動電流の割合を
決定する。第２の電圧源の電圧が上昇すると電流シンク
I_sへの制御入力端子における電圧が低くなり、それによ
り、吸収される電流を減少する。そうすると電圧−電流
変換器７の出力が減少し、駆動電流の量が減少する。ま
た、そのために第２の電圧源V₂の電流制御入力端子に流
れ込む吸収電流が減少する。相互コンダクタンス５への
入力が定常状態に達すると、相互コンダクタンス５も定
常状態になる。

次に第３図を参照する。この図には第３の電流源I₃に
より電流を供給されるダイオード接続された、かつ第１
の受動素子を通して第２の供給レールGNDに接続された
第１のBJTQ₁を用いて構成された電流制御第１の電圧源
が示されている。第１のBJTQ₁は第１の受動素子は抵抗R
₁である。第２の電圧源I₂が第１のBJITQ₁と抵抗R₁へ接
続される。

電圧制御電流源I_sは第２のBJTQ₂である。この第２のB
JTQ₂のベースは第１のBJTQ₁のベースへ接続され、エミ
ッタが、BJTQ₄とQ₅により構成されている利得制御ブロ
ックＡへ接続される。

電流制御第２の電圧源は受動素子、この場合には抵抗
R₂であって、BJTQ₂のエミッタとアースの間に接続され
る。

駆動電流I_Dの電流源は第１の電流源I₁と、第４の電流
源I₄と、第３のBJTQ₃とを有する。第４の電流源I₄は、B
JTQ₂のとコレクタとBJTQ₃のベースへ接続される。第１
の電流源I₁は、BJTQ₃のコレクタへ接続され、BJTQ₃のエ
ミッタは接地される。

利得制御ブロックＡは電流ミラーを有する。この電流
ミラーは第４のBJTQ₄と第５のBJTQ₅へ接続される。BJTQ
₄のコレクタは第１の電流源I₁へ接続され、BJTQ₅のコレ
クタは出力電圧V_oへ接続される。BJTQ₄とQ₅のエミッタ
はBJTQ₂のエミッタへ接続される。

次に動作を説明する。第５のBJTQ₅のコレクタ電流は
出力電流I_oである。対称にするための動作条件はI_obias
＝I_omax/2である。第３図に示す回路がこの条件をどの
ようにして達成するかを示すために、利得制御ブロック
Ａの利得が１であると仮定する。処理中にBJTの物理的
面積の比を固定することによって電流ミラーの利得は容
易に制御されるから、利得制御ブロックＡを構成するた
めに電流ミラーを用いた。また第４の電流源I₄は第３の
電流源I₃にほぼ等しく、BJTQ₁とQ₂の利得はほぼ同じで
あり、抵抗R₁とR₂の抵抗値はほぼ同じであると仮定す
る。

第３の電流源I₃からの電流はBJTQ₁を流れ、第３の電
流源I₃と第２の電流源I₂からの電流は抵抗R₁を流れる。
このためにBJTQ₁のベースに基準電圧を生ずる。

相互コンダクタンス５について調べる。利得制御ブロ
ックＡの利得は１であるから、BJTQ₄とQ₅のコレクタに
流れ込む電流はほぼ同じである。利得制御ブロックＡに
流れ込む最大駆動電流はI₁である。すなわちBJITQ₃が非
導通状態になった時である。従って、最大出力電流I
_omaxはI₁にほぼ等しい。

入力電圧V_inをかけることにより回路１は、バイアス
され、利得制御ブロックＡからフィードバックループ10
に流れる電流は2I₁または2I_obiasになることがわかるで
あろう。シントリカルなクリッピング、すなわち、I
_obias＝1/2I_omaxは、電流源I₁は電流源I₂にほぼ等しく
することで得られる。BJTQ₁とBJTQ₂のエミッタベースル
ープによく知られたキルヒホフの電圧則を適用すること
により、次式が得られる。−V_R1−V_BE1＋V_BE2＋V_R2＝０
電流I₃は電流I₄にほぼ等しく、BJTQ₁とBJTQ₂が一致する
ので、BJTQ₁とQ₂のベース・エミッタ間電圧V_beは同じで
あり、上述の値から下がる。そして、V_R1はよく知られ
たオームの法則を適用するとV_R2に等しいので、次の式
が得られる。（I₂＋I₃）R₁＝（I₄＋2I₁）R₂、（I₂＋
I₃）R₁＝（I₄＋2I_obias）R₂ R₁はほぼR₂に等しく、I₃は
ほぼI₄に等しいので、上記式より次式が導かれる。2I
_obias＝I₂それゆえ、もし、I₁がほぼI₂に等しいとする
と、I_obiasは1/2I₁または1/2I_Dmaxに等しい。電流I
_obiasが電流I₂のほぼ２倍に等しくないとすると、抵抗R
₂の端子間の電圧降下は高すぎたり、低すぎたりする。
もし低すぎたとすると、BJTQ₂は深く導通状態になっ
て、BJTQ₃のベースから電流を取出す。そうすると電流
源I₁からより少い電流がBJTQ₃に流れことみ、より多く
の電流が利得制御ブロックＡに流れこむ。また、より多
くの電流が利得ブロックＡから抵抗R₂へ流れて、I_obias
がI₂/2に達するまで抵抗R₂の端子間電圧を上昇させる。
抵抗R₂の端子間電圧が高すぎると上記とは逆の効果が起
る。すなわち、電流I₁が電流I₂とほぼ同じであれば、電
流I_obiasは電流I_omaxの半分である。

ミラー効果に影響を及ぼすような十分な電流をBJTQ₂
から流れ出さないようにするために、BJTQ₃の利得は十
分に高くなければならない。BJTQ₃は、電流を第１の電
流源I₁から電流を吸収する電流制御電流シンクとして作
用する。

電流源I₁とI₂,I₃とI₄、抵抗R₁とR₂、BJTQ₁とQ₂および
Q₄とQ₅をほぼ同じにすることなしに、電流I_obiasがI
_omaxのほぼ半分であるような装置を制作することが可能
である。最終的に得られる回路１が電流I_obiasをI_omax
のほぼ半分にするという基準を満たすようにするため
に、それらの部品を一致させることが重要である。

たとえば、BJTQ₅の利得がBJTQ₄の利得の２倍であれ
ば、利得制御ブロックＡの利得は約２である。電流I
_omaxは電流I₁の２倍である。電流I_obiasは電流I_omaxの
半分にせねばならないから、電流I_obiasを電流I₁に等し
くせねばならない。平衡状態においては電流I₂は1.5 I₁
にセットせねばならない。それらの状況においては、電
流I₂は、利得制御ブロックＡの利得の半分に1/2を加え
たものに、電流I₁を乗じたものに等しくすべきである。

部品の他の一致は当業者には明らかであろう。

回路１の別の利点は、小さい信号電圧利得がクリッピ
ングレベルとは独立していることである。電圧V_inの変
化に対して、BJTQ₂のベース・エミッタ間電圧V_beはその
変化により遅れて抵抗R₂の端子間電圧を変化させる。抵
抗R₂の端子間電圧の変化によって、それに比例して異な
る電流が利得制御ブロックＡを通って抵抗R₂を流れる。
そのために出力電流I_oは利得制御ブロックＡを流れる電
流の変化の半分だけ変化する。出力電圧V_oは抵抗R_outに
出力電流I_oの変化を乗じた値だけ変化する。したがっ
て、この回路の小さい信号利得はR_out α/R₂（１＋α）
にほぼ等しい。ここに、αは利得制御ブロックＡの利得
である。

BJTQ₁のベースとコレクタの間の抵抗R₃と、BJTQ₁のコ
レクタと結合コンデンサC_inとBJTQ₂のベースとの接続点
との間の抵抗R₄を付加して、電圧入力V_inから見た入力
インピーダンスを高くできる。抵抗R₃とR₄は、BJTQ₁とQ
₂のミラー効果を保つために、互いにマッチしなければ
ならず、即ち最も簡単な実現のためにほぼ同じでなけれ
ばならない。

【図面の簡単な説明】

第１図は本発明のクリッピング回路の好適な実施例のブ
ロック図、第２図は第１図に示すクリッピング回路の回
路図、第３図は第１図に示すクリッピング回路の詳しい
回路図である。１……クリッピング回路、３……電圧基準５……相互コンダクタンス７……電圧−電流変換器、Ａ……利得制御ブロック

Claims

(57)【特許請求の範囲】

【請求項１】ａ）基準電圧を発生する手段と該基準電圧
を出力する該発生手段に接続した出力ポートを有する電
圧基準過程と、ｂ）前記電圧基準過程の出力ポートに結合している制御
手段と、該制御手段に結合した第１の電流源を有し、該
第１の電流源が第１の予め決められた値の駆動電流を発
生する手段を含む、相互コンダクタンス過程と、ｃ）前記相互コンダクタンス過程がさらに、第１の電流
源から電流を受けるため第１の電流源に結合し、かつ前
記手段に結合した利得過程を含み、ｄ）前記電圧基準過程の出力ポートと前記制御手段に結
合された、入力信号を受信する入力ポートと、ｅ）前記制御手段が前記電流源から前記利得過程へ流れ
る前記駆動電流の量を制御するための前記入力信号に応
答する手段を含み、ｆ）前記第１の予め決められた値に比例した予め決めら
れた最大値を有する該利得過程の出力電流のために該利
得過程から得られた該駆動電流の量に比例して該出力電
流を発生するため得られた、前記駆動電流の量に応答す
る手段を含む前記利得過程と、ｇ）前記制御手段に結合したフィードバック手段を含
む、いかなる入力信号もないときに、前記利得過程の前
記出力電流が、前記予め決められた最大値のほぼ半分の
定常値を有するよう、前記利得過程を制御する前記制御
手段にバイアスをかけるための手段、からなることを特
徴とするクリッピング回路。
【請求項２】前記出力電流の前記予め決められた最大値
が前記第１の予め決められた値にほぼ等しいことを特徴
とする請求項１記載の回路。
【請求項３】前記フィードバック手段が、前記出力電流
に比例した電流を前記制御手段にフィードッバックする
ため、前記利得過程から前記制御手段に接続されている
手段からなることを特徴とする請求項１記載の回路。
【請求項４】基準電圧過程が第２の電流源と、該基準電
圧を得るため、前記出力ポートに結合し、該第２の電流
源に接続している第１の電流制御電圧源とを含むことを
特徴とする請求項３記載の回路。
【請求項５】前記制御手段が前記出力ポートに結合して
いる電圧制御電流シンクと、該電圧制御電流シンクおよ
び前記フィードバック手段に接続している第２の電流制
御電圧源とを含み、該電圧制御電流シンクが、前記第１
の電流源に結合し、該制御手段を電圧差に比例し前記第
１の電流源から電流をシンクさせるため該第２の電流制
御電圧源と前記出力ポートの間の電圧差に応答する手段
を含むことを特徴とする請求項４記載の回路。
【請求項６】一対の電圧供給レールを含み、前記電圧基
準過程が、第３の電流源を含み、前記第１の電流制御電
圧源が２つの端子を持つ第１の受動素子と第１のBJTと
からなり、そのBJTのベースが前記出力ポートと前記第
３の電流源に接続され、そのBJTのエミッタが該第１の
受動素子の第１の端子と前記第２の電流源に接続され、
該第１の受動素子の第２の端子が前記供給レールの１つ
に接続されていることを特徴とする請求項５記載の回
路。
【請求項７】前記第２の電流制御電圧源が２つの端子を
持つ第２の受動素子回路からなり、前記相互コンダクタ
ンス過程が第４の電流源および第３のBJTを含み、前記
電圧制御電流シンクが第２のBJTからなり、そのBJTのベ
ースが前記出力ポートに接続され、そのBJTのコレクタ
が該第４の電流源に接続され、かつ該第３のBJTを介し
て前記第１の電流源に結合され、そのBJTのエミッタが
前記第２の受動素子の１端子と前記フィードバック手段
に接続され、前記第２の受動素子の他の１端子が前記供
給レールの１つに接続されていることを特徴とする請求
項６記載の回路。
【請求項８】前記第１のBJTと第２のBJTがほぼ同じ利得
を有し、前記第１の受動素子と第２の受動素子がほぼ同
じ抵抗値の抵抗であり、前記第１の電流源と第２の電流
源における電流がほぼ同じであることを特徴とする請求
項７記載の回路。
【請求項９】前記第２の電流源内の電流は、前記第１の
電流源内の電流に利得制御ブロックの利得の２分の１に
２分の１を加えたものを乗じたものにほぼ等しいことを
特徴とする請求項７記載の回路。
【請求項１０】前記利得過程の利得はほぼ１であり、前
記第１の電流源と第２の電流源とにおける電流はほぼ同
じであることを特徴とする請求項７記載の回路。
【請求項１１】前記制御手段は、前記電圧制御電流シン
クと前記第１の電流源に結合し、前記第１の電流源から
の電流をシンクさせ、前記電圧制御電流シンクからの出
力電流を受ける手段を有している電流制御電流シンクを
含むことを特徴とする請求項10記載の回路。
【請求項１２】前記電流制御電流シンクはBJTであり、
このBJTのコレクタは、前記第１の電流源に接続され、
また前記利得過程に結合され、このBJTのベースは、前
記第２のBJTのコレクタおよび前記第４の電流源に接続
され、このBJTのエミッタは前記供給レールのいづれか
１つに接続されることを特徴とする請求項11記載の回
路。
【請求項１３】前記利得過程は電流ミラーであり、この
電流ミラーは前記第１の電流源から電流を供給され、前
記相互コンダクタンスからミラー出力電流を発生し、か
つ前記第１の電流源から得られた電流を前記フィードバ
ック手段に送ることを特徴とする請求項12記載の回路。
【請求項１４】前記利得過程がダイオード接続した第４
のBJTと第５尾のBJTとからなり、該第４のBJTのベースとコレクタが該
第５のBJTのベースに接続されており、該第４のBJTと第
５のBJTのエミッタが前記フィードバック手段に接続さ
れており、該第４のBJTのコレクタが前記第１の電流源
と前記電流制御電流シンクに接続されていることを特徴
とする請求項13記載の回路。
【請求項１５】前記第４のBJTの利得と、第５のBJTの利
得はほぼ同じであることを特徴とする請求項14記載の回
路。
【請求項１６】さらに直線電流制御電圧源と回路出力ポ
ートからなり、該直線制御電圧源が前記供給レールの他
の１つと前記第５のBJTのコレクタとの間に接続され、
該回路出力ポートが前記第５のBJTのコレクタに接続さ
れていることを特徴とする請求項14記載の回路。
【請求項１７】前記直線電流制御電圧源は第３の抵抗か
らなることを特徴とする請求項16記載の回路。
【請求項１８】回路の利得はR_OUT/（R₂（１＋ｇ））で
あり、R_OUTは前記第３の抵抗素子の抵抗値であり、R₂は
前記第２の受動素子の抵抗値であり、ｇは前記利得過程
の利得であることを特徴とする請求項17記載の回路。
【請求項１９】前記基準電圧過程がさらに第４の抵抗と
第５の抵抗を含み、該第４の抵抗が前記第１のBJTのベ
ースとコレクタの間に接続され、該第５の抵抗が前記第
１のBJTのコレクタと前記基準過程の出力ポートの間に
接続されることを特徴とする請求項17記載の回路。
【請求項２０】前記第４の抵抗と第５の抵抗の抵抗値は
ほぼ等しいことを特徴とする請求項19記載の回路。
【請求項２１】さらに結合コンデンサと回路入力端子と
を含み、該結合コンデンサが該回路入力端子と入力ポー
トとの間に接続されることを特徴とする請求項１記載の
回路。