JP2706968B2 - 多相モータの制御回路 - Google Patents
多相モータの制御回路Info
- Publication number
- JP2706968B2 JP2706968B2 JP1466089A JP1466089A JP2706968B2 JP 2706968 B2 JP2706968 B2 JP 2706968B2 JP 1466089 A JP1466089 A JP 1466089A JP 1466089 A JP1466089 A JP 1466089A JP 2706968 B2 JP2706968 B2 JP 2706968B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- motor
- signal
- arm
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stopping Of Electric Motors (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、多相モータの制御回路に関する。
［従来の技術と発明が解決しようとする課題］ 従来の多相モータの制御回路では、モータを駆動する
インバータの上下アームを構成する全部のスイッチング
素子をオフさせて減速を行っていた。
インバータの上下アームを構成する全部のスイッチング
素子をオフさせて減速を行っていた。
したがって、モータ負荷の慣性が大きい場合、減速時
にオーバーシュートが生じやすかった。また、速度指令
の電圧を緩かに低下させてモータの速度を下げようとす
る場合、速度指令がモータの実際の速度を下回るとフリ
ーランに近い状態でモータを減速させることになるた
め、速度指令の変化に対する追従性が悪かった。
にオーバーシュートが生じやすかった。また、速度指令
の電圧を緩かに低下させてモータの速度を下げようとす
る場合、速度指令がモータの実際の速度を下回るとフリ
ーランに近い状態でモータを減速させることになるた
め、速度指令の変化に対する追従性が悪かった。
また、急減速させる場合、パルス幅変調アームの素子
を全部OFFさせ、反対側アームの素子を全部ONさせるだ
けでは滑かな減速に無理があった。
を全部OFFさせ、反対側アームの素子を全部ONさせるだ
けでは滑かな減速に無理があった。
本発明は、以上の点に鑑みてなされたものであって、
モータ負荷の慣性が大きい場合であっても滑かな減速が
可能であり、緩かに低下する速度指令に対してもまた急
に低下する速度指令に対しても高精度の追従が可能であ
る多相モータの制御回路を提供することを目的とする。
モータ負荷の慣性が大きい場合であっても滑かな減速が
可能であり、緩かに低下する速度指令に対してもまた急
に低下する速度指令に対しても高精度の追従が可能であ
る多相モータの制御回路を提供することを目的とする。
［課題を解決するための手段］ 本発明に係る多相モータの制御回路は、前記の目的を
達成するために、多相モータの速度と速度指令との偏差
を出力する減速帰還回路を備え、モータを駆動するイン
バータの上下アームのうちいずれか一方のアームのスイ
ッチング素子のオフ時間を前記の偏差に基づいてパルス
幅変調しながらこのアームの全スイッチング素子を同時
にオフさせるとともに、このオフ時間内に他方のアーム
の全スイッチング素子を同時にオンさせてモータ巻線を
短絡させるものである。
達成するために、多相モータの速度と速度指令との偏差
を出力する減速帰還回路を備え、モータを駆動するイン
バータの上下アームのうちいずれか一方のアームのスイ
ッチング素子のオフ時間を前記の偏差に基づいてパルス
幅変調しながらこのアームの全スイッチング素子を同時
にオフさせるとともに、このオフ時間内に他方のアーム
の全スイッチング素子を同時にオンさせてモータ巻線を
短絡させるものである。
［作用］ パルス幅変調の対象アームを例えば上アームとする
と、この上アームのスイッチング素子は、モータの実際
の速度と速度指令との偏差に基づいてオフ時間がパルス
幅変調制御される。このオフ時間内は、上アームの全ス
イッチング素子が同時にオフする一方、他のアームすな
わち下アームの全スイッチング素子が同時にオンさせら
れる。したがって、モータ巻線が下アームのスイッチン
グ素子のみを通して間欠的に短絡させられる。このモー
タ巻線の間欠的瞬間短絡により、モータにブレーキがか
かり強制的な減速がなされる。
と、この上アームのスイッチング素子は、モータの実際
の速度と速度指令との偏差に基づいてオフ時間がパルス
幅変調制御される。このオフ時間内は、上アームの全ス
イッチング素子が同時にオフする一方、他のアームすな
わち下アームの全スイッチング素子が同時にオンさせら
れる。したがって、モータ巻線が下アームのスイッチン
グ素子のみを通して間欠的に短絡させられる。このモー
タ巻線の間欠的瞬間短絡により、モータにブレーキがか
かり強制的な減速がなされる。
［実施例］ 第１図及び第２図は、それぞれ本発明の実施例に係る
多相モータの制御回路の回路図と、この制御回路によっ
て制御されるインバータの回路図である。
多相モータの制御回路の回路図と、この制御回路によっ
て制御されるインバータの回路図である。
第２図中の三相ブラシレスモータ10は前記多相モータ
の一例を示すものであって、本発明の適用範囲がこれに
限られるものではない。この三相ブラシレスモータ10
は、２極の回転子を有し、この周囲に三相固定子巻線が
120度等配されている。更に、例えばホール素子からな
る位置検出器12が回転子近傍に120度等配され、この検
出器が三相ブラシレスモータ10の回転速度に対応する繰
返し周期を有する速度信号A,B,Cを出力する。
の一例を示すものであって、本発明の適用範囲がこれに
限られるものではない。この三相ブラシレスモータ10
は、２極の回転子を有し、この周囲に三相固定子巻線が
120度等配されている。更に、例えばホール素子からな
る位置検出器12が回転子近傍に120度等配され、この検
出器が三相ブラシレスモータ10の回転速度に対応する繰
返し周期を有する速度信号A,B,Cを出力する。
第１図に示すように、速度信号A,B,Cは回転ロジック
生成回路14に入力される。これらの入力信号A,B,Cは、
三相ブラシレスモータ10を駆動するインバーアの上アー
ムのためのパルス信号U,V,Wと、このインバータの下ア
ームのためのパルス信号X,Y,Zに変換される。ただし、
この回転ロジック生成回路14の回路構成は周知であるの
で、その詳細な説明は省略する。
生成回路14に入力される。これらの入力信号A,B,Cは、
三相ブラシレスモータ10を駆動するインバーアの上アー
ムのためのパルス信号U,V,Wと、このインバータの下ア
ームのためのパルス信号X,Y,Zに変換される。ただし、
この回転ロジック生成回路14の回路構成は周知であるの
で、その詳細な説明は省略する。
回転ロジック生成回路14は、速度信号Ａを波形整形し
て得られるパルス信号Ａ′をも出力する。この信号Ａ′
は速度帰還回路20に入力される。速度帰還回路20内にお
いて、信号Ａ′はF/V変換器21で直流電圧に変換された
後、抵抗器22を通して、差動増幅器として機能する演算
増幅器23の反転入力端子に入力される。この演算増幅器
23の反転入力端子は、抵抗器24とコンデンサ25との直列
回路を通して自身の出力端子に接続される。また、その
非反転入力端子には、直流設定電圧である速度指令26が
抵抗器27を介して入力される。ただし、この非反転入力
端子は抵抗器28を介してアームされる。
て得られるパルス信号Ａ′をも出力する。この信号Ａ′
は速度帰還回路20に入力される。速度帰還回路20内にお
いて、信号Ａ′はF/V変換器21で直流電圧に変換された
後、抵抗器22を通して、差動増幅器として機能する演算
増幅器23の反転入力端子に入力される。この演算増幅器
23の反転入力端子は、抵抗器24とコンデンサ25との直列
回路を通して自身の出力端子に接続される。また、その
非反転入力端子には、直流設定電圧である速度指令26が
抵抗器27を介して入力される。ただし、この非反転入力
端子は抵抗器28を介してアームされる。
演算増幅器23の出力すなわち速度帰還回路20の出力信
号は偏差信号Ｒとしてパルス幅変調回路30に入力され
る。パルス幅回路30内において、偏差信号Ｒはコンパレ
ータ31の非反転入力端子に入力される。このコンパレー
タ31の非反転入力端子には三角波発振回路32の出力Ｓが
印加される。コンパレータ31の出力は、バッファ33を介
してパルス幅変調信号Ｑとして出力される。
号は偏差信号Ｒとしてパルス幅変調回路30に入力され
る。パルス幅回路30内において、偏差信号Ｒはコンパレ
ータ31の非反転入力端子に入力される。このコンパレー
タ31の非反転入力端子には三角波発振回路32の出力Ｓが
印加される。コンパレータ31の出力は、バッファ33を介
してパルス幅変調信号Ｑとして出力される。
パルス幅変調信号Ｑはアーム短絡防止回路40に入力さ
れる。このアーム短絡防止回路40内において、パルス幅
変調信号ＱはNOT回路41に入力される。このNOT回路41の
入力端子は抵抗器42の一端に接続され、この抵抗器42の
他端はコンデンサ43を通してアースされる。抵抗器42と
コンデンサ43との接続点にはダイオード44のアノード側
が接続され、このダイオード44のカソード側が抵抗器45
を介してNOT回路41の入力端子に接続されて、ここにコ
ンデンサ43の放電回路を形成している。NOT回路41の出
力端子は抵抗器46の一端に接続され、この抵抗器46の他
端はコンデンサ47を通してアースされる。抵抗器46とコ
ンデンサ47との接続点にはダイオード48のアノード側が
接続され、このダイオード48のカソード側が抵抗器49を
介してNOT回路41の出力端子に接続されて、ここにコン
デンサ47の放電回路を形成している。
れる。このアーム短絡防止回路40内において、パルス幅
変調信号ＱはNOT回路41に入力される。このNOT回路41の
入力端子は抵抗器42の一端に接続され、この抵抗器42の
他端はコンデンサ43を通してアースされる。抵抗器42と
コンデンサ43との接続点にはダイオード44のアノード側
が接続され、このダイオード44のカソード側が抵抗器45
を介してNOT回路41の入力端子に接続されて、ここにコ
ンデンサ43の放電回路を形成している。NOT回路41の出
力端子は抵抗器46の一端に接続され、この抵抗器46の他
端はコンデンサ47を通してアースされる。抵抗器46とコ
ンデンサ47との接続点にはダイオード48のアノード側が
接続され、このダイオード48のカソード側が抵抗器49を
介してNOT回路41の出力端子に接続されて、ここにコン
デンサ47の放電回路を形成している。
コンデンサ43の両端の電圧はAND回路50の第１の入力
端子に印加され、コンデンサ47の両端の電圧は他のAND
回路52の第１の入力端子に印加される。両AND回路50,52
の第２の入力端子のそれぞれにはレベル信号である信号
Ｋが入力される。一方のAND回路50の出力信号PWMは、３
つのAND回路61,62,63の第１の入力端子のそれぞれに入
力される。これらのAND回路61,62,63の第２の入力端子
には回転ロジック生成回路14の出力信号U,V,Wがそれぞ
れ入力され、これらのパルス信号U,V,Wは、信号PWMとの
間でANDがとられて、それぞれ信号UB,VB,WBとして出力
される。他方のAND回路52の出力信号BRは、３つのOR回
路64,65,66の第１の入力端子のそれぞれに入力される。
これらのOR回路64,65,66の第２の入力端子には回転ロジ
ック生成回路14の出力信号X,Y,Zがそれぞれ入力され、
これらのパルス信号X,Y,Zは、前記の信号BRとの間でOR
がとられて、それぞれ信号XB,YB,ZBとして出力される。
端子に印加され、コンデンサ47の両端の電圧は他のAND
回路52の第１の入力端子に印加される。両AND回路50,52
の第２の入力端子のそれぞれにはレベル信号である信号
Ｋが入力される。一方のAND回路50の出力信号PWMは、３
つのAND回路61,62,63の第１の入力端子のそれぞれに入
力される。これらのAND回路61,62,63の第２の入力端子
には回転ロジック生成回路14の出力信号U,V,Wがそれぞ
れ入力され、これらのパルス信号U,V,Wは、信号PWMとの
間でANDがとられて、それぞれ信号UB,VB,WBとして出力
される。他方のAND回路52の出力信号BRは、３つのOR回
路64,65,66の第１の入力端子のそれぞれに入力される。
これらのOR回路64,65,66の第２の入力端子には回転ロジ
ック生成回路14の出力信号X,Y,Zがそれぞれ入力され、
これらのパルス信号X,Y,Zは、前記の信号BRとの間でOR
がとられて、それぞれ信号XB,YB,ZBとして出力される。
第２図に示すように、三相ブラシレスモータ10を駆動
するインバータ70は、上アーム71と下アーム72とからな
る。上アーム71を構成する３つのPNPトランジスタ71a,7
1b,71cの各エミッタは、互いに短絡された後、直流電源
の正極に接続される。下アーム72を構成する３つのNPN
トランジスタ72a,72b,72cの各エミッタは、互いに短絡
された後、不図示の過電流保護回路のための電流検出用
抵抗器73を介して直流電源の負極に接続される。PNPト
ランジスタ71a,71b,71cとNPNトランジスタ72a,72b,72c
との間はコレクタどおしが接続され、これらのコレクタ
接続点が三相ブラシレスモータ10の各相の固定子巻線に
接続される。更に、PNPトランジスタ71a,71b,71cの各エ
ミッタ・コレクタ間及びNPNトランジスタ72a,72b,72cの
各コレクタと直流電源負極との間には、フライホイール
ダイオード74,75が接続される。
するインバータ70は、上アーム71と下アーム72とからな
る。上アーム71を構成する３つのPNPトランジスタ71a,7
1b,71cの各エミッタは、互いに短絡された後、直流電源
の正極に接続される。下アーム72を構成する３つのNPN
トランジスタ72a,72b,72cの各エミッタは、互いに短絡
された後、不図示の過電流保護回路のための電流検出用
抵抗器73を介して直流電源の負極に接続される。PNPト
ランジスタ71a,71b,71cとNPNトランジスタ72a,72b,72c
との間はコレクタどおしが接続され、これらのコレクタ
接続点が三相ブラシレスモータ10の各相の固定子巻線に
接続される。更に、PNPトランジスタ71a,71b,71cの各エ
ミッタ・コレクタ間及びNPNトランジスタ72a,72b,72cの
各コレクタと直流電源負極との間には、フライホイール
ダイオード74,75が接続される。
上アーム71を構成するPNPトランジスタ71a,71b,71cの
前段にはそれぞれNPNトランジスタ76a,76b,76cがダーリ
ントン接続され、これらのNPNトランジスタ76a,76b,76c
のベースに前記AND回路61,62,63の出力信号UB,VB,WBが
それぞれ入力される。下アーム72を構成するNPNトラン
ジスタ72a,72b,72cのベースには、前記OR回路64,65,66
の出力信号XB,YB,ZBがそれぞれ入力される。
前段にはそれぞれNPNトランジスタ76a,76b,76cがダーリ
ントン接続され、これらのNPNトランジスタ76a,76b,76c
のベースに前記AND回路61,62,63の出力信号UB,VB,WBが
それぞれ入力される。下アーム72を構成するNPNトラン
ジスタ72a,72b,72cのベースには、前記OR回路64,65,66
の出力信号XB,YB,ZBがそれぞれ入力される。
第３図は、以上に説明した制御回路の各部の電圧波形
図であり、三相ブラシレスモータ10の回転子の１回転期
間を示す。
図であり、三相ブラシレスモータ10の回転子の１回転期
間を示す。
三相ブラシレスモータ10に制動をかけてこれを減速さ
せる場合には、信号ＫをＨレベルにしてAND回路60,52か
らなる両ゲートを開いた状態で、速度指令26の電圧を下
げる。
せる場合には、信号ＫをＨレベルにしてAND回路60,52か
らなる両ゲートを開いた状態で、速度指令26の電圧を下
げる。
位置検出器12は、モータ10の回転子の位置変化に応じ
て第３図に示す速度信号A,B,Cを出力する。これらの速
度信号A,B,Cは、回転ロジック生成回路14によって同図
に示すパルス信号U,V,W,X,Y,Zに変換される。これらの
パルス信号は、インバータ70の上アームトランジスタを
１つ選択し、同時に下アームトランジスタを１つ選択す
るように、Ｈレベルの期間が決定される。すなわち、三
相ブラシレスモータ10の回転子が60°回転するごとにそ
の回転位置に応じて固定子巻線を選択して、これに電流
を流すことができるようにしている。
て第３図に示す速度信号A,B,Cを出力する。これらの速
度信号A,B,Cは、回転ロジック生成回路14によって同図
に示すパルス信号U,V,W,X,Y,Zに変換される。これらの
パルス信号は、インバータ70の上アームトランジスタを
１つ選択し、同時に下アームトランジスタを１つ選択す
るように、Ｈレベルの期間が決定される。すなわち、三
相ブラシレスモータ10の回転子が60°回転するごとにそ
の回転位置に応じて固定子巻線を選択して、これに電流
を流すことができるようにしている。
一方、回転ロジック生成回路14から信号Ａ′の入力を
受ける速度帰還回路20では、F/V変換器21が信号Ａ′を
直流電圧に変換する。この電圧の大きさはモータ10の回
転速度に比例する。演算増幅器23は、このモータ10の速
度と速度指令26との偏差を演算し、これを同図に示す偏
差信号Ｒとして出力する。
受ける速度帰還回路20では、F/V変換器21が信号Ａ′を
直流電圧に変換する。この電圧の大きさはモータ10の回
転速度に比例する。演算増幅器23は、このモータ10の速
度と速度指令26との偏差を演算し、これを同図に示す偏
差信号Ｒとして出力する。
この偏差信号Ｒは、コンパレータ31で三角波出力Ｓと
大小比較されてパルス幅変調信号Ｑが形成される。この
際、変調信号Ｑは、偏差信号Ｒの方が大きい期間だけＨ
レベルになる。
大小比較されてパルス幅変調信号Ｑが形成される。この
際、変調信号Ｑは、偏差信号Ｒの方が大きい期間だけＨ
レベルになる。
パルス幅変調信号ＱがＨレベルになると、アーム短絡
防止回路40内において、コンデンサ43が抵抗器42を通し
て一定の時定数で充電される。したがって、AND回路50
の出力PWMは、変調信号Ｑの立上がりから若干遅れて立
上がる。この変調信号ＱがＬレベルになると、コンデン
サ43に蓄積された電荷がダイオード44及び抵抗器45を通
して急速に放電される。したがって、変調信号Ｑが立下
がるとほぼ同時に信号PWMが立下がる。他方のコンデン
サ47は変調信号Ｑの反転信号によって同様に充放電さ
れ、AND回路52の出力BRは、変調信号Ｑの立上がりとほ
ぼ同時に立下がった後、変調信号Ｑの立上がりから若干
遅れて立上がる。したがって、信号PWMのＨレベル期間
と信号BRのＬレベル期間とが重なることはない。
防止回路40内において、コンデンサ43が抵抗器42を通し
て一定の時定数で充電される。したがって、AND回路50
の出力PWMは、変調信号Ｑの立上がりから若干遅れて立
上がる。この変調信号ＱがＬレベルになると、コンデン
サ43に蓄積された電荷がダイオード44及び抵抗器45を通
して急速に放電される。したがって、変調信号Ｑが立下
がるとほぼ同時に信号PWMが立下がる。他方のコンデン
サ47は変調信号Ｑの反転信号によって同様に充放電さ
れ、AND回路52の出力BRは、変調信号Ｑの立上がりとほ
ぼ同時に立下がった後、変調信号Ｑの立上がりから若干
遅れて立上がる。したがって、信号PWMのＨレベル期間
と信号BRのＬレベル期間とが重なることはない。
インバータ70の上アーム71のためのパルス信号U,V,W
は信号PWMとの間でANDがとられて信号UB,VB,WBとなるか
ら、同図に示すように、信号UB,VB,WBのＨレベルの期間
は間欠的に発生する信号PWMのＨレベル期間に制限さ
れ、これらの信号UB,VB,WBのＨレベル期間及びＬレベル
期間が偏差信号Ｒに基づいてパルス幅変調される。しか
も、信号BRがＨレベルである期間Ｔは信号UB,VB,WBの全
てがＬレベルになる。一方、インバータ70の下アーム72
のためのパルス信号X,Y,Zは信号BRとの間でORがとられ
て信号XB,YB,ZBとなるから、同図に示すように、信号BR
がＨレベルである期間Ｔでは信号XB,YB,ZBの全てがＨレ
ベルになる。
は信号PWMとの間でANDがとられて信号UB,VB,WBとなるか
ら、同図に示すように、信号UB,VB,WBのＨレベルの期間
は間欠的に発生する信号PWMのＨレベル期間に制限さ
れ、これらの信号UB,VB,WBのＨレベル期間及びＬレベル
期間が偏差信号Ｒに基づいてパルス幅変調される。しか
も、信号BRがＨレベルである期間Ｔは信号UB,VB,WBの全
てがＬレベルになる。一方、インバータ70の下アーム72
のためのパルス信号X,Y,Zは信号BRとの間でORがとられ
て信号XB,YB,ZBとなるから、同図に示すように、信号BR
がＨレベルである期間Ｔでは信号XB,YB,ZBの全てがＨレ
ベルになる。
以上に説明したように、期間Ｔでは、信号UB,VB,WBの
全てがＬレベルになるとともに、信号XB,YB,ZBの全てが
Ｈレベルになる。したがって、インバータ70において期
間Ｔでは、上アーム71のPNPトランジスタ71a,71b,71cの
全ての素子が同時にオフするとともに、下アーム72のNP
Nトランジスタ72a,72b,72cの全てが同時にオンする。下
アーム72の全トランジスタが同時にオンする間は、三相
ブラシレスモータ10の全固定子巻線がこれらのトランジ
スタを通して短絡され、モータ10の強制的減速がなされ
る。しかも、この減速が偏差信号Ｒに基づいてパルス幅
変調されるので、滑かかつ速やかな応答が実現できる。
全てがＬレベルになるとともに、信号XB,YB,ZBの全てが
Ｈレベルになる。したがって、インバータ70において期
間Ｔでは、上アーム71のPNPトランジスタ71a,71b,71cの
全ての素子が同時にオフするとともに、下アーム72のNP
Nトランジスタ72a,72b,72cの全てが同時にオンする。下
アーム72の全トランジスタが同時にオンする間は、三相
ブラシレスモータ10の全固定子巻線がこれらのトランジ
スタを通して短絡され、モータ10の強制的減速がなされ
る。しかも、この減速が偏差信号Ｒに基づいてパルス幅
変調されるので、滑かかつ速やかな応答が実現できる。
一方、下アーム72の全トランジスタがオンする期間
は、前記のように上アーム71の全トランジスタが必ずオ
フしているので、上アーム71のPNPトランジスタ71aと下
アーム72のNPNトランジスタ72aとが同時にオンすること
はない。上アーム71の他のトランジスタ71b,71cと下ア
ーム72の他のトランジスタ72b,72cとの組合わせについ
ても同様であり、アーム短絡が生じてインバータ70の直
流電源が短絡されるおそれは全くない。
は、前記のように上アーム71の全トランジスタが必ずオ
フしているので、上アーム71のPNPトランジスタ71aと下
アーム72のNPNトランジスタ72aとが同時にオンすること
はない。上アーム71の他のトランジスタ71b,71cと下ア
ーム72の他のトランジスタ72b,72cとの組合わせについ
ても同様であり、アーム短絡が生じてインバータ70の直
流電源が短絡されるおそれは全くない。
［発明の効果］ 以上に説明したように、本発明に係る多相モータの制
御回路では、モータを駆動するインバータの一方のアー
ムの全スイッチング素子を同時にオフさせるとともに他
方のアームの全スイッチング素子を同時にオンさせるこ
とによってモータを減速させており、この減速時間をモ
ータの実際の速度と速度指令との偏差に基づいてパルス
幅変調制御しているので、モータの減速に際し、滑かか
つ速やかな応答が実現できる。
御回路では、モータを駆動するインバータの一方のアー
ムの全スイッチング素子を同時にオフさせるとともに他
方のアームの全スイッチング素子を同時にオンさせるこ
とによってモータを減速させており、この減速時間をモ
ータの実際の速度と速度指令との偏差に基づいてパルス
幅変調制御しているので、モータの減速に際し、滑かか
つ速やかな応答が実現できる。
したがって、本発明によれば、モータ負荷の慣性が大
きい場合であっても滑かな減速が可能であり、緩かに低
下する速度指令に対してもまた急に低下する速度指令に
対しても高精度の追従が可能である多相モータの制御回
路を提供することができる。しかも、上下アームともパ
ルス幅変調をかける場合に比較して回路構成が簡単にな
るから、回路のコストを低減することができる。
きい場合であっても滑かな減速が可能であり、緩かに低
下する速度指令に対してもまた急に低下する速度指令に
対しても高精度の追従が可能である多相モータの制御回
路を提供することができる。しかも、上下アームともパ
ルス幅変調をかける場合に比較して回路構成が簡単にな
るから、回路のコストを低減することができる。
【図面の簡単な説明】 第１図は本発明の実施例に係る多相モータの制御回路の
回路図、第２図は前図の制御回路によって制御されるイ
ンバータの回路図、第３図は第１図の制御回路の各部の
電圧波形図である。 符号の説明 10……三相ブラシレスモータ、12……位置検出器、14…
…回転ロジック生成回路、20……速度帰還回路、30……
パルス幅変調回路、40……アーム短絡防止回路、61,62,
63……AND回路、64,65,66……OR回路、70……インバー
タ、71……上アーム、71a,72b,72c……上アームのトラ
ンジスタ、72……下アーム、72a,72b,72c……下アーム
のトランジスタ。
回路図、第２図は前図の制御回路によって制御されるイ
ンバータの回路図、第３図は第１図の制御回路の各部の
電圧波形図である。 符号の説明 10……三相ブラシレスモータ、12……位置検出器、14…
…回転ロジック生成回路、20……速度帰還回路、30……
パルス幅変調回路、40……アーム短絡防止回路、61,62,
63……AND回路、64,65,66……OR回路、70……インバー
タ、71……上アーム、71a,72b,72c……上アームのトラ
ンジスタ、72……下アーム、72a,72b,72c……下アーム
のトランジスタ。
Claims (1)
- 【請求項１】多相モータの速度と速度指令との偏差を出
力する速度帰還回路を備え、前記モータを駆動するイン
バータの上下アームのうちいずか一方のアームのスイッ
チング素子のオフ時間を前記の偏差に基づいてパルス幅
変調しながらこのアームの全スイッチング素子を同時に
オフさせるとともに、前記オフ時間内に他方のアームの
全スイッチング素子を同時にオンさせて前記モータの巻
線を短絡させることを特徴とする多相モータの制御回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1466089A JP2706968B2 (ja) | 1989-01-23 | 1989-01-23 | 多相モータの制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1466089A JP2706968B2 (ja) | 1989-01-23 | 1989-01-23 | 多相モータの制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02197277A JPH02197277A (ja) | 1990-08-03 |
| JP2706968B2 true JP2706968B2 (ja) | 1998-01-28 |
Family
ID=11867371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1466089A Expired - Fee Related JP2706968B2 (ja) | 1989-01-23 | 1989-01-23 | 多相モータの制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2706968B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007037382A (ja) * | 2005-07-29 | 2007-02-08 | Yaskawa Electric Corp | モータ制御装置およびその制御方法 |
| JP5032184B2 (ja) * | 2007-04-16 | 2012-09-26 | 富士通テレコムネットワークス株式会社 | モータ制御回路 |
-
1989
- 1989-01-23 JP JP1466089A patent/JP2706968B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02197277A (ja) | 1990-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5166591A (en) | Current chopping strategy for generating action in switched reluctance machines | |
| US4700116A (en) | System for controlling brushless DC motor | |
| JPH11178389A (ja) | 電気モータ用発電制動システム | |
| JPS60121975A (ja) | 直流モータの制動装置 | |
| CA2016479C (en) | Corrective device for inverter output voltage error | |
| EP0406182B1 (en) | An electric generator-motor system, particularly for use as a generator and starter motor in a motor vehicle | |
| JP2706968B2 (ja) | 多相モータの制御回路 | |
| JP2021044949A (ja) | 電力変換装置 | |
| JPS6056396B2 (ja) | 速度制御装置 | |
| JP2536010B2 (ja) | ３相ブラシレスモ―タ装置 | |
| JP2863449B2 (ja) | パルス幅変調信号による直流モータの制御方法 | |
| US5566219A (en) | X-ray apparatus comprising of a circuit arrangement for accelerating and decelerating the rotary anobe of a rotary-anode x-ray tube | |
| JP2756589B2 (ja) | 電流制限機能付きブラシレスモータ回路 | |
| US5268628A (en) | Phase voltage measuring device of an AC motor and a measuring method thereof | |
| US5852356A (en) | DC/AC inverter for power supply to an electrical motor for the traction of a vehicle | |
| JP2756588B2 (ja) | 自動ドア用ブラシレスモータ回路 | |
| JP4375506B2 (ja) | インバータ装置およびその電流制限方法 | |
| SU1663734A1 (ru) | Устройство дл управлени асинхронным электродвигателем | |
| JP2750453B2 (ja) | 自動ドア用ブラシレスモータ回路 | |
| JPH0323831Y2 (ja) | ||
| JPH1155981A (ja) | 過負荷保護機能付き電動機制御回路 | |
| KR100226409B1 (ko) | 스위치드 릴럭턴스 모터의 구동 전류 제어 장치 | |
| JP3305642B2 (ja) | ブラシレスモータ駆動回路 | |
| JPS5937892A (ja) | 直流モ−タのサ−ボ回路 | |
| JP3144124B2 (ja) | インバータ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |