JP2702124B2 - 交流アーク溶接機 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、直流電源回路の出力をインバータ回路によ
り交流に変換する溶接電源を備えた交流アーク溶接機に
関するものである。 ［従来の技術］ 従来から直流電源回路と、複数の半導体スイッチング
素子をブリッジ接続して構成されたインバータ回路とを
備えてなる交流アーク溶接機が広く使用されている。第
9A図には、トランジスタ・インバータ回路を用いた従来
の交流アーク溶接機の概略構成図が示してある。同図に
おいて直流電源回路は定電流源Ｊとして示してあり、イ
ンバータ回路はブリッジ接続された４つのトランジスタ
TR1〜TR4から構成されている。またＡは例えば溶接トー
チの先端から突出する溶接ワイヤ等からなる電極であ
り、またＢは被溶接物であり、L0は溶接機本体に接続さ
れて溶接トーチを被溶接物Ｂまで引き回すために用いら
れる溶接ケーブル等の溶接機外部に存在する外部インダ
クタンスを仮に集中定数で示したものである。尚トラン
ジスタTR1〜TR4は、図示しないインバータ制御回路の出
力でトランジスタTR1及びTR4とトランジスタTR2及びTR3
とを交互に所定の周波数で導通遮断するように制御され
る。 ［発明が解決しようとする問題点］ 従来の溶接機では、溶接機の内部に存在する溶接機固
有のインダクタンスが原因となって発生するサージ電圧
に対しては様々なサージ吸収対策を施している。しかし
ながら従来は、溶接ケーブル等の外部インダクタンスL0
が原因となって発生するサージ電圧に対しては殆ど考慮
が払われていなかった。外部インダクタンスL0の存在に
よってサージ電圧が発生する理由について簡単に説明す
ると、第9A図に示したように、トランジスタTR1及びTR4
が導通している場合に負荷電流I1が外部イングクタンス
L0に流れる。その結果、外部インダクタンスL0にはL0・
I1²/2のエネルギが貯えられる。そして次に第9B図に示
すように、トランジスタTR2及びTR3を導通させて、トラ
ンジスタTR1及びTR4を遮断させて負荷電流I2を流し、ア
ークの極性を反転させるためには、外部インダクタンス
L0に蓄積されたエネルギをすべて放出する必要がある。
しかしながら負荷電流は一方の極性から他方の極性へと
急変しようとするため、外部インダクタンスL0によって
図示の極性で非常に大きな電圧が発生する。この電圧が
外部インダクタンスL0が原因となって発生するサージ電
圧である。このサージ電圧は遮断しようとするトランジ
スタTR1及びTR4に対して電流I1が流れる経路に沿って順
方向に印加されることになるが、実際にはトランジスタ
TR1及びTR4のうち最初に遮断するトランジスタにサージ
電圧の全電圧が集中してかかることになる。尚トランジ
スタSR2及びTR3が遮断する場合にも同様にしてサージ電
圧が発生する。 溶接ケーブルが短い場合や、溶接ケーブルが長い場合
でも多くのターンを形成しないようにして使用されてい
るときには、外部インダクタンスが原因となって発生す
るサージ電圧も、殆どトランジスタの定格電圧以内の電
圧値であるためあまり問題にはならない。しかしなが
ら、溶接ケーブルの布設状態が悪く、外部インダクタン
スが大きくなった場合には、サージ電圧がトランジスタ
の定格電圧以上となって、最悪の場合にはトランジスタ
が破壊される問題が生じる。尚サイリスタ等の他の半導
体スイッチング素子を用いてインバータ回路を構成した
場合にも同様の問題が生じる。 そこで発明者等は、このサージ電圧に対して種々の対
応策を検討した。例えば、定格電圧の高い半導体スイッ
チング素子を使用することを考えたが、高耐圧の半導体
スイッチング素子は非常に高価であり、溶接機の価格が
非常に高くなるという問題がある。また従来内部インダ
クタンスにより発生するサージ電圧に対して取っていた
対応策と同様に、コンデンサを用いてサージ電圧を吸収
することも考えられたが、高耐圧・大容量の高価な大形
コンデンサを必要とするため、溶接機の価格の低減化及
び溶接機の小形化の要請から見てこれも好ましい解決策
ではなかった。また公知のサージ吸収回路を回路中に付
加することも検討されたが、外部インダクタンスによっ
て発生するサージ電圧は非常に大きいためサージ吸収回
路は大形且つ大容量にならざるを得ず、大容量のサージ
吸収回路が設けられると溶接電流が小さい場合に、この
サージ吸収回路がアークの極性の切替えを妨げて溶接が
不安定になるおそれがあった。 本発明の目的は、溶接機を大形化せずに且つ正常時の
溶接に影響を与えることなく半導体スイッチング素子を
保護することができ、しかも安価に製造できる交流アー
ク溶接機を提供することにある。 ［問題点を解決するための手段］ 本発明は、実施例を示す図面に見られるように、直流
電源回路１と、複数の半導体スイッチング素子（TR1〜T
R4）をブリッジ接続して構成され且つ直流入力端子が直
流電源回路１の出力端子に接続され交流出力端子に溶接
負荷（A,B）が接続されたインバータ回路（4,4′）とを
備えてなる交流アーク溶接機において、上記問題点を解
消する。そこで本発明では、インバータ回路（4,4′）
の半導体スイッチング素子に印加される印加電圧を検出
する電圧検出器（6,6′,60）を設け、また印加電圧が予
め定めた所定値を越えたことを電圧検出器が検出すると
直流電源回路１の出力を停止する電源停止位置（7,9,
2）を設けている。そして更に本出願の第２の発明で
は、直流電源回路１が停止されるのとほぼ同時に半導体
スイッチング素子を短絡する短絡回路８を設けている。 ［発明の作用］ 本発明では、半導体スイッチング素子（TR1〜TR4）に
印加される印加電圧を電圧検出器（6,6′,60）により検
出することにより、外部インダクタンスL0の存在が原因
で発生したサージ電圧を検出する。そして半導体スイッ
チング素子に印加される印加電圧が、予め定めた所定値
を越えた場合（例えば半導体スイッチング素子の定格電
圧に等しくなるか又はそれよりも大きい場合）、電源停
止装置（7,9,2）は直流電源回路１の出力を停止させ
る。直流電源回路１の出力を停止すれば、サージ電圧が
くりかえし発生するのを阻止することができ、半導体ス
イッチング素子を保護を図ることができる、また、直流
電源回路１の出力の停止により、作業者には設置条件の
悪さにより溶接ケーブルが複数のターンを形成して外部
インダクタンスL0を大きくしていること及び溶接機の使
用が不可能であることも知らせる。更に直流電源回路１
を停止しておくことにより、万一サージの電圧によて半
導体スイッチ素子が破壊された場合でも直流電源回路の
完全短絡を防止できる。 また本出願の第２の発明では、第１の発明を加えて直
流電源回路１が停止されるのとほぼ同時に半導体スイッ
チング素子を短絡する短絡回路８を設けて、サージ電圧
を半導体スイッチング素子から側路することにより、サ
ージ電圧によって半導体スイッチング素子が破壊される
のを直接的に防止する。 ［実施例］ 以下図面を参照して、本発明の実施例を詳細に説明す
る。 （第１の実施例） 第１図は本発明の一実施例を示しており、同図におい
て１は電力の調整が自在な定電流の直流電源回路１であ
り、この直流電源回路１はトランジスタTR5及びTR6、ダ
イオードD5及びD6及び直流電源DCから構成されるフォワ
ードコンバータと、該コンバータの出力を昇圧する変圧
器Ｔと、整流用ダイオードD7及びD8及びリアクトルL1か
らなる整流回路とによって構成される。２は直流電源回
路１から出力された電流を検出する電流検出器３から出
力された電流フィードバック信号S2に基づいて直流電源
回路１をパルス幅変調方式により定電流制御するために
電流制御信号S1を出力する直流電源制御回路である。ま
た４は直流電源回路１に接続されて所望の周波数の交流
電流を出力するトランジスタ・インバータ回路であり、
このインバータ回路４は４つのトランジスタTR1〜TR4を
ブリッジ接続して構成され、各トランジスタTR1〜TR4の
エミッタ・コレクタ回路には逆電圧保護用のダイオード
D1〜D4がそれぞれ並列に接続されている。尚トランジス
タTR1及びTR2の各コレクタの共通接続点とトランジスタ
TR3及びTR4の各エミッタの共通接続点とがインバータ回
路４の直流入力端子を構成しており、トランジスタTR1
のエミッタとトランジスタTR3のコレクタとを接続点と
トランジスタTR2のエミッタとトランジスタTR3のコレク
タとの接続点とが、インバータ回路１の交流出力端子を
構成している。Loは溶接ケーブル等によって発生する溶
接機の外部インダクタンスを仮に集中定数で示したもの
であって、実際には回路を構成する部品として設けられ
るものではない。またＡは溶接トーチから突出する電極
で、Ｂは被溶接物である。インバータ４の各トランジス
タTR1〜TR4は、インバータ制御回路５から出力される信
号に基づいてトランジスタTR1及びTR4とトランジスタTR
2及びTR3とがそれぞれ対になって交互に導通制御され
る。その結果電極Ａと被溶接物Ｂとの間にはアークを介
して交流電流が流れる。 ６はインバータ回路を構成するトランジスタに印加さ
れる電圧を検出する電圧検出器であり、本実施例の電圧
検出器６はインバータ４の直流入力端子間すなわち直流
電源回路１の出力端子間の電圧を検出することにより各
トランジスタに印加される電圧を検出している。トラン
ジスタTR1及びTR4が遮断する時に外部インダクタンスL0
によって発生するサージ電圧は、ダイオードD2を介して
遮断しようとするトランジスタTR1に順方向に印加さ
れ、ダイオード３を介して遮断しようとするトランジス
タTR4に順方向に印加される。尚このときトランジスタT
R2及びTR3はそれぞれダイオードD2及びD3によってサー
ジ電圧から側路されるため、両トランジスタには直流電
源回路１の出力電圧のほぼ1/2の電圧が印加される。同
様にトランジスタTR2及びTR3が遮断する時に外部インダ
クタンスL0によって発生するサージ電圧は、ダイオード
D1及びD4を介してトランジスタTR2及びTR3に順方向に印
加される。尚本実施例の電圧検出器６は、印加電圧が予
め定めた電圧値（使用するトランジスタの定格電圧に基
づいて定めるが、最大の安全性を考慮した場合には定格
電圧）に達すると、後述する短絡回路８に短絡指令信号
S5を出力する短絡指令信号発生回路も備えている。 ７は、電圧検出器６が印加電圧が予め定めた所定値を
越えたことを検出して電圧検出信号S3を出力すると、こ
の電圧検出信号S3を直流電源制御回路２に供給される電
源停止指令信号S4に変換する信号変換回路である。直流
電源制御回路２は、電源停止指令信号S4を受信すると制
御信号S1の出力を停止させて直流電源回路１を停止させ
る。 また８は、サージ電圧の発生によりインバータ回路４
の各トランジスタに印加される電圧が所定値を越えたと
きに、インバータ回路４の直流入力端子間を短絡するこ
とにより、結果として各トランジスタを短絡する短絡回
路であり、サージ電圧から各トランジスタを保護する。
本実施例では、サイリスタSCR1によって短絡回路８が構
成されている。 第２図は、電圧検出器６の具体的構成の一例の回路図
を示している。同図においてインバータ回路４の直流入
力端子間に並列接続された抵抗R1及びR2は分圧回路を構
成しており、抵抗R1と抵抗R2とによって分圧された印加
電圧は、フォトダイオードPDのアノードと抵抗R4の一端
との接続点に印加される。抵抗R4の他端とサイリスタSC
R1のゲートとの間には、順方向端子電圧が素子固有の電
圧値になった時に導通状態になるダイアックのような非
直線性素子DAが接続されている。尚この非直線性素子DA
としては、例えば米国のRCA社が「SURGECTOR」の商標で
販売している素子を用いることができる。抵抗R4を介し
て印加される電圧が、非直線性素子DAのオン電圧になる
と、非直線性素子DAは導通してサイリスタSCR1に導通信
号（短絡指令信号）を出力する。非直線性素子DAが導通
すると、フォトダイオードPD及び抵抗R3を通して電流が
流れて、フォトダイオードPDは発光する。本実施例にお
いて、電圧検出器６は、抵抗R1〜R5,フォトダイオードP
D,非直線性素子DA,コンデンサC1によって構成され、抵
抗R1及びR2を除いた素子によって短絡指令信号発生回路
が構成されている。尚SCR2は、信号変換回路７の一部を
構成するフォトサイリスタであり、該サイリスタSCR2は
フォトダイオードPDの発光によって導通する。このよう
にフォトダイオードPDとフォトサイリスタSCR2によって
電圧検出器６と信号変換回路７とを結合させるようにし
たのは、サージ電圧の高電圧から制御回路系を切り離し
て信号変換回路７に不必要なノイズが発生しないように
するとともに、使用する素子の耐圧を下げるためであ
る。 第３図は信号変換回路７及び直流電源制御回路２の構
成の一例の回路図を示している。信号変換回路７は、フ
ォトサイリスタSCR2と、抵抗R6及びR7と、コンデンサC2
と直流電源BT1とから構成される。電圧検出器６が印加
電圧が所定値以上になったことを第２図のフォトダイオ
ードPDを発光させて出力すると、サイリスタSCR2が導通
して出力端子7aにＬレベルの停止指令信号S4が出力され
る。直流電源制御回路２では、直流電源BT2と可変抵抗
器VRとから構成された基準電圧発生回路から出力される
基準電圧信号Saと電流検出器３から入力された電流フィ
ードバック信号S2との差に相当する差信号Sbが比較器CP
のマイナス入力端子に入力される。比較器CPのプラス入
力端子には三角波発生器OSから出力された所定周波数の
三角波信号Scが入力され、比較器CPは差信号Sbよりも三
角波信号Scが大きい期間に相当するパルス幅を持ったパ
ルス信号Sbを出力する。三角波発生器OSからの三角波信
号Scは、インバータIVに入力されたフリップ・フロップ
FFに入力され、フリップ・フロップFFからは三角波信号
Scの周波数の1/2の周波数のパルス信号Seが出力され
る。パルス信号Scとパルス信号Seとは同期しているた
め、アンド回路AND1によってパルス信号Sd及びSeのアン
ドをとると、１周期中にパルス幅すなわちデューテイが
50％以上になることがないトランジスタ導通信号Sfが得
られる。デューテイを50％以下にするのは、直流電源回
路１のフォワードコンバータの変圧器Ｔが、飽和してし
まうのを防止するためである。デューテイ比を50％以下
にすることにより、トランジスタTR5及びTR6が遮断して
いる期間に、変圧器Ｔの鉄心磁束がリセットされる。ト
ランジスタ導通信号Sfのパルス幅は、電流フィードバッ
ク信号S2が変化することにより変わる。尚直流電源回路
１としてフォワードコンバータを利用しない、サイリス
タ整流回路を用いたものや、ブリッジ式インバータをパ
ルス幅変調制御するもの等を用いる場合には導通信号Sf
のデューテイを50％以下にする必要がないため、インバ
ータIV及びフリップ・フロップFF並びにアンド回路AND1
を用いる必要はない。 アンド回路AND2は、トランジスタ導通信号Sfと信号変
換回路７から出力される停止指令信号S4とアンドをと
る。正常時には停止指令信号が出力されておらず、信号
変換回路７の出力端子7aはＨレベルにあるため、アンド
回路AND2からはトランジスタ導通信号Sfがそのまま増幅
器AMP1に供給され、増幅機AMP1からは制御信号S1が出力
されてトランジスタTR5及びTR6の制御が行われる。そし
て信号変換回路７から停止指令信号S4が出力されると、
停止指令信号S4はＬレベルであるため、トランジスタ導
通信号Sfの通過が阻止され、トランジスタTR5及びTR6は
遮断状態となって、直流電源回路１は出力を停止する。 尚正常動作時には、直流電源回路１から出力される電
流値が大きくなって電流フィードバック信号S2が大きく
なると、差信号Sbが大きくなることにより比較器から出
力されるパルス信号Sdのパルス幅は狭くなる。その結果
としてトランジスタ導通信号Sfのパルス幅が狭くなって
トランジスタTR5及びTR6の導通期間が短くなり、直流電
源回路１の出力は小さくなるように制御される。これと
は逆に、直流電源回路１から出力される電流値が小さく
なって電流フィードバック信号S2が小さくなると、差信
号Sbが小さくなることにより比較器から出力されるパル
ス信号Sdのパルス幅は広がる。その結果としてトランジ
スタ導通信号Sfのパルス幅が広がってトランジスタTR5
及びTR6の導通期間が長くなり、直流電源回路１の出力
が大きくなるように制御される。このようにして直流電
源回路１の出力は、定電流に制御される。尚本実施例に
おいては、信号変換回路７と直流電源制御回路２とによ
って、直流電源停止装置が構成される。 第１図の実施例においては、外部インダクタンスL0が
大きくなってサージ電圧が所定値以上に大きくなる、信
号変換回路７からは停止指令信号S4が出力されて直流電
源回路１が出力を停止すると同時に、電圧検出器６から
は短絡指令信号S5が出力されてSCR1が導通して各トラン
ジスタは短絡される。このように直流電源回路１の出力
が停止されるため、アーク溶接を停止して安全を確保し
た上で作業者に異常状態の発生を知らせることができ
る。またSCR1が導通して各トランジスタを短絡すること
によりサージ電圧からトランジスタを保護する場合に
も、短絡電流を極力小さくして回路の保護を図ることが
できる。尚上記実施例においては、サイリスタSCR1によ
って直接インバータの直流入力端子間を短絡するように
したが、この短絡回路がなくても本発明の目的は大略達
成することができる。また短絡回路を設けるときでも、
第１図の実施例に示したように完全短絡とするものの他
に低インピーダンスの抵抗素子等をサイリスタSCR1に直
列接続して短絡電流を制限するようにしてもよい。ま
た、上記実施例では、電圧検出器６から出力される電圧
検出信号S3を信号変換回路７を通して制御に便利な信号
に変換して停止信号をS4を得ているが、電圧検出器６の
構成を適宜に変えることにより、電圧検出信号S3を直接
停止指令信号として用いることができるのは勿論であ
る。 （第２の実施例） 第４図は、本発明の第２の実施例の概略回路図を示し
ており、第１図の実施例と同じ部分には第１図に示した
符号と同じ符号を付してある。本実施例が第１の実施例
と相違する点は、まず電圧検出器６′が短絡指令信号S5
のみを出力することである。また短絡回路８′が低イン
ピーダンスの抵抗素子R8とサイリスタSCR1とから構成さ
れている点である。更に電圧検出器６′の出力から直接
停止指令信号を得ることなく、電圧検出器６′から短絡
指令信号S5によって短絡回路８′が短絡状態になったこ
とを検出してトランジスタへの印加電圧が予め定めた所
定値以上になったことを間接的に検出して停止指令信号
S4を発生する停止指令信号発生回路９を設けた点であ
る。なお9aは、短絡回路８′のサイリスタSCR1が導通し
て短絡電流が流れたことを検出する短絡検出回路であ
り、9bは短絡検出回路9aから出力された信号により停止
指令信号を発生する信号発生回路である。 第５図には、第４図に示した第２の実施例の主要部の
具体的な構成の一例が示してある。電圧検出器６′は、
第２図に示した第１の実施例の具体例の電圧検出器６か
らフォトダイオードPDと抵抗R3及びR4を取った構成を有
している。そして停止信号発生回路９は、短絡検出回路
9aを構成する変流器CTと、信号発生回路9aを構成する抵
抗R7及びR9〜R11,ダイオードD9,サイリスタSCR3及び直
流電源BT1から構成される。インバータ４の直流入力端
子間の電圧、すなわち各トランジスタの印加電圧が所定
値より大きくなってトランジスタを破壊する可能性のあ
るサージ電圧が発生してサイリスタSCR1が導通すると、
変流器CTには短絡電流に相応した電圧が誘起される。そ
の結果この電圧に基づいてサイリスタSCR2にゲート電流
が流れてサイリスタSCR2が導通し、出力端子9aにＬレベ
ルの停止指令信号S4が出力される。停止指令信号S4は、
第１の実施例と同様に直流電源制御回路２に入力されて
直流電源回路１は停止する。尚直流電源制御回路２の構
成は第１の実施例と同じである。 本実施例のように変流器CT用いて短絡電流を検出すれ
ば、停止信号発生回路９を大きなサージ電圧が発生する
回路から分離することができ、停止信号発生回路９を耐
圧の低い素子で構成することができる。また本実施例に
よれば、第２図の第１の実施例の具体例と比べて安価に
構成できる利点がある、尚本実施例では、変流器CTを用
いて短絡電流を検出しているが、短絡電流が流れて発生
する磁界に感応するリードスイッチ等を用いて短絡検出
回路9aを構成することもできる。 （第３の実施例） 第６図には、本発明の第３の実施例が示してある。本
実施例が第１の実施例と異なる点は、特別に短絡回路８
を設けずに、インバータ回路４を構成するトランジスタ
TR1〜TR4を全部導通させて短絡回路を構成する点にあ
る。そこで本実施例においては、電圧検出器６から出力
された短絡指令信号S5は、インバータ制御回路５′に入
力されるように構成されており、インバータ制御回路
５′は短絡指令信号S5が入力されるとすべてのトランジ
スタTR1〜TR4を導通させるように構成されている。尚ト
ランジスタを短絡用の素子として用いる場合には、ある
程度の期間はトランジスタに導通信号を供給し続ける必
要があるため、インバータ制御回路５′内には別電源が
備えられている。また本実施例においては、インバータ
回路４の全トランジスタが導通すると同時かまたは前に
直流電源回路１の出力が停止されていることが条件とな
る。これはすべてのトランジスタTR1〜TR4が導通した場
合には、各トランジスタに大きな短絡電流が流れトラン
ジスタの十分な保護を図ることができない上、リアクト
ルL1によって発生したサージ電圧を電圧検出器６が検出
して誤動作を発生させるおそれがあるためである。 本実施例によれば、インバータ回路４を構成するトラ
ンジスタを用いて外部インダクタンスに基づいて発生す
るサージ電圧を吸収するようにしたので、短絡回路を別
個に設ける必要がなく、構成が簡単になるという効果が
ある。 （第４の実施例） 第７図は、本発明の第４の実施例を示している。本実
施例は、トランジスタのコレクタ・エミッタ間の電圧を
電圧検出器６により直接検出することによりサージ電圧
を検出し、また各トランジスタのコレクタ・エミッタ間
に短絡回路を接続して直接トランジスタを短絡する点
で、第１ないし第３の実施例と相違する。尚第７図に
は、トランジスタTR4のコレクタ・エミッタ間電圧を検
出して、トランジスタTR4を短絡する構成のみを示して
あるが、実際には更にトランジスタTR2のコレクタ・エ
ミッタ間電圧を検出する第２の電圧検出器が設けられ、
また各トランジスタには個々に短絡回路が設けられてい
る。外部インダクタンスL0によって所定値以上のサージ
電圧が発生したことを電圧検出器６が検出すると、サイ
リスタSCR1とトランジスタTR1に並列接続れた図示しな
いサイリスタが導通して、トランジスタTR1及びTR4を短
絡する。したがって外部インダクタンスL0に発生したサ
ージ電圧は、L0→電極Ａ→被溶接物Ｂ→サイリスタSCR1
→直流電源回路１→トランジスタTR1の短絡用サイリス
タ（図示しいない）→L0の経路で吸収される。 またトランジスタTR2またはトランジスタTR3のコレク
タ・エミッタ間電圧を検出する図示しない第２の電圧検
出器が短絡指令信号を出力するとトランジスタTR2及びT
R3が図示しないサイリスタによってそれぞれ短絡され
る。 （第５の実施例） 第８図には本発明の第５の実施例が示してあり、本実
施例では短絡回路８の正特性の非直線性抵抗素子である
バリスタBAで構成している点で第１ないし第４の実施例
と相違する。先の実施例では、短絡回路８はすべて電圧
検出６はまた６′から出力された短絡指令信号によって
導通制御される短絡用半導体スイッチを備えて構成され
ているが、本実施例ではインバータ回路４の直流入力端
子間にバリスタBAを並列に接続して外部インダクタンス
L0によって発生するサージ電圧を吸収するようにしてい
る。また電圧検出器60は、インバータ回路40の直流入力
端子間電圧が所定値に達した時に電圧検出信号S3を出力
するように構成されている。 バリスタBAが導通する電圧Vbaと、電圧検出器60が電
圧検出信号S3を出力する電圧Vsとの関係はVs≦Vbaとす
るのが好ましい。但し、Vbaをあまり大きくするとサー
ジ電圧の吸収が遅くなってトランジスタの保護を十分に
図ることができなくなるので、直流電源回路１の出力が
停止されるのとほぼ同時にバリスタBAが導通するのが好
ましい。インバータ回路４の端子電圧が電圧Vsになる
と、電圧検出器60が電圧検出信号S3を出力して直流電源
回路１の出力が停止され、その後このとき発生している
サージ電圧が更に上昇してVbaを越えればバリスタBAが
導通してこれを吸収する。バリスタBAのみでサージ電圧
を吸収する場合には、サージ電圧が発生する毎にバリス
タBAを導通させてサージ電圧を吸収する必要があるた
め、Vs≦Vbaの関係とすることにより、バリスタBAが導
通する前に直流電源回路１の出力を停止するようにすれ
ば、１回のサージ電圧を吸収するだけでよくサージ電圧
が繰り返し発生することがないので安価な極めて低容量
のバリスタを用いることができる。 バリスタBAは非直線性抵抗素子ではあるが正特性であ
り、導通後もゆるやかな傾きを持って端子電圧が上昇す
るため、Vs＞Vbaとした場合にはバリスタBAが導通した
後でもバリスタの両端電圧が上昇して、所定時間経過後
に電圧検出信号S3が出力され、直流電源回路１の出力は
停止される。したがってVs＞Vbaとした場合でもVsの値
をVbaに近い値とすれば、あまり大形のバリスタを用い
ずにほとんど支障なくサージ電圧を吸収することができ
る。 上記各実施例では、インバータ回路４をフルブリッジ
により構成したが、ハーフブリッジによってインバータ
回路を構成してもよく、またインバータ回路４をサイリ
スタ等のトランジスタ以外の他の半導体スイッチング素
子により構成してもよいのは勿論である。 また上記各実施例では、トランジスタTR5及びTR6を含
んで構成されるフォワードコンバータを用いて直流電源
回路１を構成しているが、他の公知の直流電源回路を用
いることもできる。また本発明は制御用半導体スイッチ
を備えて構成される制御可能な直流電源回路を用いる場
合に限られず、制御不可能な直流電源回路を用いること
もでき、この場合には停止指令信号によって開くスイッ
チを直流電源回路に挿入して直流電源回路からの出力を
停止させるようにする。 ［発明の効果］ 本発明によれば、半導体スイッチング素子に印加され
た印加電圧を電圧検出器により検出することにより、外
部インダクタンスの存在が原因で発生したサージ電圧を
検出して、印加電圧が予め定めた所定値を越えたときに
は電源停止装置によって直流電源回路の出力を停止させ
るようにしたので、サージ電圧がくりかえし発生するこ
とを防止して、半導体スイッチング素子の保護を図るこ
とができる。また、直流電源回路の出力の停止により、
作業者には設置条件の悪さにより溶接ケーブルが複数の
ターンを形成して外部インダクタンスL0を大きくしてい
ること及び溶接機の使用が不可能であることを知らせる
ことができる。更に直流電源回路を停止しておくことに
より、万一サージ電圧によって半導体スイッチ素子が破
壊された場合でも直流電源回路の完全短絡を防止できる
利点がある。また本発明では、直流電源回路が停止され
るのとほぼ同時に半導体スイッチング素子を短絡する短
絡回路を設けて、サージ電圧を半導体スイッチング素子
から側路することにより、サージ電圧によって半導体ス
イッチング素子が破壊されるのを防止することができ
る。

【図面の簡単な説明】 第１図は本発明の第１の実施例の概略回路図、第２図は
第１図の実施例で用いる電圧検出器の具体的な構成の一
例を示す回路図、第３図は第１図の実施例で用いる信号
変換回路及び直流電源制御回路の具体的な構成の一例を
示す回路図、第４図は第２の実施例を示すブロック図、
第５図は第４図の実施例で用いる電圧検出器及び停止指
令信号発生回路の具体的な構成の一例を示す回路図、第
６図ないし第８図は本発明の第３ないし第５の実施例を
それぞれ示す回路図、第9A図及び第9B図は従来の装置に
おけるサージ電圧の発生の理由を説明するための回路図
である。 １……直流電源回路、２……直流電源制御回路、３……
電流検出器、４……インバータ回路、５……インバータ
制御回路、6,6′,60……電圧検出器、７……信号変換回
路、８……短絡回路、９……停止指令信号発生回路、Ａ
……電極、Ｂ……被溶接物。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 福元 成美 大阪市淀川区田川２丁目１番11号 株式 会社ダイヘン内 (56)参考文献 特開 昭59−7479（ＪＰ，Ａ) 特開 昭58−119464（ＪＰ，Ａ) 特開 昭61−226170（ＪＰ，Ａ)

Claims (1)

1. (57)【特許請求の範囲】 １．直流電源回路と、 複数の半導体スイッチング素子をブリッジ接続して構成
   され且つ直流入力端子が前記直流電源回路の出力端子に
   接続され交流出力端子に溶接負荷が接続されるインバー
   タ回路とを備えてなる交流アーク溶接機において、 前記インバータ回路の前記半導体スイッチング素子に印
   加される印加電圧を検出する電圧検出器と、 前記電圧検出器が前記印加電圧が予め定めた所定値を越
   えたことを検出すると前記直流電源回路の出力を停止す
   る電源停止装置とを備えてなる交流アーク溶接機。 ２．前記直流電源回路は、出力を制御するための制御用
   半導体スイッチ素子を備えており、前記電源停止装置は
   前記制御用半導体スイッチ素子への制御信号の供給を停
   止することにより前記直流電源回路の出力を停止させる
   特許請求の範囲第１項に記載の交流アーク溶接機。 ３．前記電圧検出器は前記インバータ回路の前記直流入
   力端子間の電圧を検出して前記印加電圧を検出するよう
   に構成されている特許請求の範囲第１項に記載の交流ア
   ーク溶接機。 ４．前記電圧検出器は前記半導体スイッチング素子の入
   出力端子間電圧を検出して前記印加電圧を検出するよう
   に構成されている特許請求の範囲第１項に記載の交流ア
   ーク溶接機。 ５．直流電源回路と、 複数の半導体スイッチング素子をブリッジ接続して構成
   され且つ直流入力端子が前記直流電源回路の出力端子に
   接続され交流出力端子に溶接負荷が接続されるインバー
   タ回路とを備えてなる交流アーク溶接機において、 前記インバータ回路の前記半導体スイッチング素子に印
   加される印加電圧を検出する電圧検出器と、 前記電圧検出器が前記印加電圧が予め定めた所定値を越
   えたことを検出すると前記直流電源回路の出力を停止す
   る電源停止装置と、 前記直流電源回路が停止されるのとほぼ同時に前記半導
   体スイッチング素子を短絡する短絡回路とを備えてなる
   交流アーク溶接機。 ６．前記電圧検出器は前記インバータ回路の前記直流入
   力端子間の電圧を検出して前記印加電圧を検出するよう
   に構成され、 前記短絡回路は前記直流入力端子間を短絡して前記半導
   体スイッチング素子を短絡するように構成されている特
   許請求の範囲第５項に記載の交流アーク溶接機。 ７．前記電圧検出器は前記半導体スイッチング素子の入
   出力端子間電圧を検出して前記印加電圧を検出するよう
   に構成され、 前記短絡回路は前記半導体スイッチング素子の前記入出
   力端子間を短絡するように構成されている特許請求の範
   囲第５項に記載の交流アーク溶接機。