JP2702007B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JP2702007B2 JP2702007B2 JP18266191A JP18266191A JP2702007B2 JP 2702007 B2 JP2702007 B2 JP 2702007B2 JP 18266191 A JP18266191 A JP 18266191A JP 18266191 A JP18266191 A JP 18266191A JP 2702007 B2 JP2702007 B2 JP 2702007B2
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- film
- tungsten
- wsix
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【0001】[0001]
【産業上の利用分野】この発明は、半導体装置の製造方
法に関するものである。より詳しくは、コンタクト穴
(電気導通部)の形成方法に関するものである。。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device. More specifically, the present invention relates to a method for forming a contact hole (electrically conductive portion). .
【0002】[0002]
【従来の技術】近年、半導体素子の微細化に伴いコンタ
クト穴の径も微細化し、コンタクト穴の深さ対径の比
(アスペクト比)はますます大きくなっており、通常の
スパッタによる薄膜形成法ではコンタクト穴の内部にま
で配線材料を被覆させることが困難となってきている。
この問題を解決するものとして従来、タングステンのよ
うな高融点金属の化学気相成長法(以下CVD法とい
う)がある。タングステンは、CVD法で形成する場
合、条件を適当に選ぶ事により絶縁膜上には成長せず、
Siやシリサイド(例えばWSix)や金属上にのみ成
長するいわゆる選択成長の特徴を有しており、この性質
を利用してコンタクト穴内にタングステンを成長させる
ことによりコンタクト穴を埋め込み、アスペクト比の低
減および配線層の平坦化が行われている。2. Description of the Related Art In recent years, with the miniaturization of semiconductor elements, the diameter of a contact hole has been reduced, and the ratio of the depth to the diameter (aspect ratio) of the contact hole has been increasing. Then, it is becoming difficult to cover the inside of the contact hole with the wiring material.
Conventionally, there is a chemical vapor deposition method (hereinafter referred to as a CVD method) of a refractory metal such as tungsten to solve this problem. When tungsten is formed by the CVD method, it does not grow on the insulating film by appropriately selecting conditions,
It has a feature of so-called selective growth that grows only on Si, silicide (for example, WSix) or metal. By utilizing this property, tungsten is grown in the contact hole to bury the contact hole to reduce the aspect ratio and reduce the aspect ratio. Wiring layers are being planarized.
【0003】[0003]
【発明が解決しようとする課題】従来、図5に示すよう
に下層にポリシリコン膜53、上層にタングステンシリサ
イド(WSix)膜54を配設してなるゲート55を有する
Si基板56にコンタクト穴50,50,51にタングステン
(W)膜52をCVD法により選択的に成長させる場合、
WSix膜54上とソース57、ドレイン58を有するSi基
板56上に同時にタングステンを成長させる必要がある
が、WSix膜54上では、タングステンの初期成長速度
は最終的にコンタクト穴51をオーバーエッチして形成す
るからWSix膜54の表面状態に微妙に影響を受けるた
めにタングステンの成長遅れが生じ、ソース57、ドレイ
ン58上のコンタクト穴50,50よりも0.1 〜0.2 μm程度
コンタクト穴51の方がタングステンの成長膜厚が少なく
なり、Al配線59の断線が生じ易くなる(図6参照)と
いう問題が発生する。Conventionally, as shown in FIG. 5, a contact hole 50 is formed in a Si substrate 56 having a gate 55 having a polysilicon film 53 as a lower layer and a tungsten silicide (WSix) film 54 as an upper layer. , 50, 51, the tungsten (W) film 52 is selectively grown by the CVD method.
It is necessary to grow tungsten simultaneously on the WSix film 54 and on the Si substrate 56 having the source 57 and the drain 58. On the WSix film 54, the initial growth rate of tungsten is such that the contact hole 51 is finally over-etched. Since it is formed, the growth of tungsten occurs because it is slightly affected by the surface state of the WSix film 54, and the contact hole 51 is about 0.1 to 0.2 μm thicker than the contact holes 50 on the source 57 and the drain 58. This causes a problem that the thickness of the grown film becomes small, and the disconnection of the Al wiring 59 easily occurs (see FIG. 6).
【0004】このように近年ますますLSIの微細化が
進み、コンタクト穴のアスペクト比も高くなってきたこ
とからタングステンの埋め込みばらつきの制限も厳しく
なり、WSix上でタングステンの成長遅れが無視でき
なくなってくる。この発明は上記の事情を考慮してなさ
れたもので、ゲートのWSix膜上の初期成長過程にお
けるタングステンの成長遅れをなくし、Si基板上に成
長するタングステンとの成長膜厚差を低減して均一にコ
ンタクト穴を埋め込める半導体装置の製造方法を提供す
ることを目的のひとつとするものである。As described above, in recent years, LSIs have been increasingly miniaturized and the aspect ratio of contact holes has been increased, so that the variation in tungsten filling has become severe, and the delay in tungsten growth on WSix cannot be ignored. come. The present invention has been made in consideration of the above circumstances, and eliminates a delay in the growth of tungsten in an initial growth process on a WSix film of a gate, and reduces a difference in growth film thickness from tungsten grown on a Si substrate to achieve uniformity. Another object of the present invention is to provide a method of manufacturing a semiconductor device in which a contact hole can be embedded in a semiconductor device.
【0005】[0005]
【課題を解決するための手段】この発明は、(i)不純物
拡散層と、少なくとも最上層がWSix膜からなる多層
構造のゲートとを有するSi基板上の全面に、層間絶縁
膜を積層し、(ii)その層間絶縁膜をエッチングして不純
物拡散層に至る第1コンタクト穴を形成し、(iii) 続い
て、第1コンタクト穴を含むSi基板上の全面に、第2
コンタクト穴形成用のマスクパターンを形成した後、上
記層間絶縁膜のエッチングを再度行ってゲートの上記W
Six膜に至る第2コンタクト穴を形成し、 (iv) さら
に、第2コンタクト穴形成用のマスクパターンを用い
て、露出されたWSix膜表面をエッチングして上記第
2コンタクト穴形成時に用いたエッチングにより生成し
たWSixコンタクト表面変質層を除去し、 (V)しかる
後、選択CVD−タングステン法によってタングステン
膜を上記第1、第2コンタクト穴に同時に埋込み、(vi)
これら埋込み配線膜を含むSi基板上に配線パターンを
形成することよりなる半導体装置の製造方法である。According to the present invention, (i) an interlayer insulating film is laminated on the entire surface of a Si substrate having an impurity diffusion layer and a gate having a multilayer structure in which at least the uppermost layer is formed of a WSix film; (ii) etching the interlayer insulating film to form a first contact hole reaching the impurity diffusion layer; and (iii) subsequently forming a second contact hole on the entire surface of the Si substrate including the first contact hole.
After forming a mask pattern for forming a contact hole, etching of the interlayer insulating film is performed again, and the W
Forming a second contact hole reaching the Six film, and (iv) further etching the exposed WSix film surface using a mask pattern for forming the second contact hole to perform etching used in forming the second contact hole. (V) Then, a tungsten film is simultaneously buried in the first and second contact holes by a selective CVD-tungsten method, and (vi)
This is a method for manufacturing a semiconductor device, which comprises forming a wiring pattern on a Si substrate including these embedded wiring films.
【0006】すなわち、この発明によればシリコン基板
上にWSixからなるゲートを形成した後、絶縁層を形
成し、この絶縁層をエッチングしてSi基板に至るコン
タクト穴を開口し、次にWSix膜上の絶縁層のみエッ
チングしてWSix膜に至るコンタクト穴を形成した後
フォトリソグラフィー時のレジストをマスクとしてWS
ix膜の表面を、例えば数百Åライトエッチし、しかる
後Si膜及びWSix膜に至るそれぞれのコンタクト穴
にWF6 とSiH4を用いて、選択CVD−タングステ
ン法によってタングステン配線を形成し、それによって
従来のWSix膜上のタングステン成長の遅れを無くし
てコンタクト穴に埋込まれたタングステン配線をどのコ
ンタクト穴でも同じ成長膜厚みにして均一な埋込みを可
能としたものである。That is, according to the present invention, after a gate made of WSix is formed on a silicon substrate, an insulating layer is formed, the insulating layer is etched to open a contact hole reaching the Si substrate, and then the WSix film is formed. After etching only the upper insulating layer to form a contact hole reaching the WSix film, WS
The surface of the ix film is light-etched, for example, by several hundred Å, and then tungsten wiring is formed by selective CVD-tungsten method using WF 6 and SiH 4 in respective contact holes reaching the Si film and the WSix film. This eliminates the delay of the conventional tungsten growth on the WSix film, and enables the tungsten wiring buried in the contact hole to have the same growth film thickness in any contact hole, thereby enabling uniform burying.
【0007】この発明における埋込み配線膜としてのタ
ングステン配線は、例えば、ソース、ドレインとしての
N+ 層またはP+ 層及びゲートとしてWSix膜とを有
する素子へ信号を入力または出力するためのものであっ
て、これらの層に至るコンタクト穴にWF6 とSiH4
とを用いた選択CVD−タングステン法によって、タン
グステンを埋込んで形成することができる。The tungsten wiring as the buried wiring film in the present invention is for inputting or outputting a signal to an element having, for example, an N + layer or a P + layer as a source and a drain and a WSix film as a gate. WF 6 and SiH 4
And tungsten can be buried by the selective CVD-tungsten method.
【0008】この発明において、不純物拡散層は、層間
絶縁膜を形成する前に不純物としてドーパントをイオン
注入して形成される。この発明における選択CVD−タ
ングステン法は、当該分野で公知の条件のもとで実施さ
れるものであってよい。タングステンはCVD装置の中
に配置し、Si基板を250 ℃〜350 ℃に加熱し、WF6
とSiH4 とを例えばWF6 /SiH 4 比で30/24〜30
/16の流量比とし、圧力を例えば0.01〜0.12Torrとして
埋込み配線膜を、通常1.0 〜1.2 μmの厚さに形成す
る。また、WSix膜上のコンタクト穴の厚さとSi基
板内に形成された不純物拡散層上のコンタクト穴の厚さ
は同じ深さであっても良いし異なる深さであっても良
い。In the present invention, the impurity diffusion layer is formed between the layers.
Before forming the insulating film, ion the dopant as an impurity
It is formed by injection. Selective CVD data according to the present invention
The Nungsten method is performed under conditions known in the art.
May be used. Tungsten in CVD equipment
And heat the Si substrate to 250-350 ° C6
And SiHFourAnd WF for example6/ SiH Four30 / 24-30 in ratio
/ 16 and the pressure is, for example, 0.01 to 0.12 Torr.
The embedded wiring film is usually formed to a thickness of 1.0 to 1.2 μm.
You. Also, the thickness of the contact hole on the WSix film and the Si-based
Thickness of contact hole on impurity diffusion layer formed in the plate
Can be the same depth or different depths
No.
【0009】この発明において、露出されたWSix膜
表面をエッチングする方法としては、第2コンタクト穴
形成時に用いたエッチングにより生成したコンタクト表
面変質層に応じてそれ自体公知の方法が用いられる。例
えば、プラズマエッチング法やウェットエッチング法が
好ましい方法として挙げられる。プラズマエッチング条
件は、CF4とO2ガスを用い、10〜26℃の温度下に
設定される。更にこのタングステン配線層の上に、金属
配線等を形成して半導体装置を製造することができる。In the present invention, as a method for etching the exposed WSix film surface, a method known per se is used depending on the contact surface altered layer generated by the etching used in forming the second contact hole. For example, a plasma etching method or a wet etching method is a preferable method. The plasma etching conditions are set at a temperature of 10 to 26 ° C. using CF 4 and O 2 gas. Furthermore, a semiconductor device can be manufactured by forming a metal wiring or the like on the tungsten wiring layer.
【0010】[0010]
【作用】ゲートのWSix膜のコンタクト穴を介してW
Six膜の表面のみ、例えば、プラズマエッチング法で
数百Å厚除去し、しかる後WSix膜上のコンタクト穴
と、不純物拡散層上に形成されているコンタクト穴とに
同時にWF6とSiH4 を用いて、選択CVD−タング
ステン法によってタングステン配線を形成するので、S
i基板内の不純物拡散層とゲートのWSix膜上のタン
グステン成長膜厚差を低減でき、コンタクト穴の下地が
異なってもコンタクト穴の均一な埋め込みが可能とな
る。The operation is performed through the contact hole of the gate WSix film.
Only the surface of the Six film is removed, for example, by a plasma etching method to a thickness of several hundred Å, and then WF 6 and SiH 4 are simultaneously used for the contact hole on the WSix film and the contact hole formed on the impurity diffusion layer. Since a tungsten wiring is formed by the selective CVD-tungsten method,
The difference in the thickness of the grown tungsten on the WSix film of the gate and the impurity diffusion layer in the i-substrate can be reduced, and the contact holes can be uniformly buried even if the contact holes have different bases.
【0011】[0011]
【実施例】以下、この発明の実施例を図面を用いて説明
するが、この発明は以下の実施例に限定されるものでは
ない。図1〜図4はSRAMのコンタクト埋め込みを例
にとりWSix膜に至るコンタクト穴を形成した後コン
タクト穴を介してWSix膜上のライトエッチを行って
選択CVD−タングステン法を用いてタングステン成長
膜を形成した半導体製造方法について説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below with reference to the drawings, but the present invention is not limited to the following embodiments. 1 to 4 show an example of burying a contact in an SRAM, forming a contact hole reaching a WSix film, then performing a light etch on the WSix film through the contact hole, and forming a tungsten growth film using a selective CVD-tungsten method. The semiconductor manufacturing method described above will be described.
【0012】まず、図1に示すように、シリコン基板
(11) 上に素子分離領域1、WSix層(2b)及びポリ
Si層(2a)の積層構造からなるゲート電極2、N+ 拡
散層(3) およびP+ 拡散層(4) からなる半導体素子を
形成した後、例えば、SiO2 やBPSGの層間絶縁膜
(5) を公知のCVD法により堆積し、この層間絶縁膜
をフォトリソグラフィ法によりエッチングし、N+ 層3
および層4上に、コンタクト穴〔第1コンタクト穴〕
(6) を開口する。First, as shown in FIG.
(11) A semiconductor device comprising an element isolation region 1, a gate electrode 2 having a laminated structure of a WSix layer (2b) and a poly-Si layer (2a), an N + diffusion layer (3) and a P + diffusion layer (4). Is formed, for example, SiO 2 And BPSG interlayer insulating film
(5) is deposited by a known CVD method, and the interlayer insulating film is etched by a photolithography method to form an N + layer 3.
And a contact hole [first contact hole] on layer 4
(6) Open.
【0013】次に図2に示すように層間絶縁膜 (5) を
フォトリソグラフィ法によりエッチングしゲート電極
(2) のWSix層(2b)上にコンタクト穴〔第2コン
タクト穴〕 (8) を開口する。続いてこのレジスト
(7) をマスクとしてWSix層上にのみCF4 /O2
系もしくは、SF6 系のガスを用いて200 Å狙いのライ
トエッチングを施す。すなわち、コンタクト穴を介して
WSix膜の表面を200 Å厚だけオーバーエッチングす
る(図3参照)。Next, as shown in FIG. 2, the interlayer insulating film (5) is etched by photolithography to form a gate electrode.
A contact hole [second contact hole] (8) is opened on the WSix layer (2b) of (2). Then this resist
(4) CF 4 / O 2 only on the WSix layer using (7) as a mask
System or is subjected to light etching of 200 Å aim using SF 6 -based gas. That is, the surface of the WSix film is over-etched by a thickness of 200 ° through the contact hole (see FIG. 3).
【0014】この際、ライトエッチの条件は一例をあげ
るとCF4 が160 sccm、O2 が40sccm、圧力が
250 mTorr、RFパワーが100Wであり、エッチン
グ時間が45秒である。また、コンタクト穴(6)(8)
はいずれも径が0.6 μm、深さ1.2 μmである。ライト
エッチを施し、レジスト (7)を剥離した後、シリコン
基板 (11) を1%のバッファードフッ酸に45秒間浸し、
素子上の自然酸化膜を除去したのち図4に示すように成
膜温度270 ℃、圧力を0.02Torr、WF6 とSiH4
の流量をそれぞれ10sccm及び8sccmとしてコン
タクト穴(6)(8)が1.2 μm埋め込めるまで240 秒
間のタングステン層 (9) の成長をおこなった。続い
て、タングステン層 (9) の埋めこまれたコンタクト穴
(6)(8)を含むシリコン基板 (11) 上の全面にAl
層を積層した後Al配線(図示せず)をパターン形成し
てSRAMを作成する。At this time, the conditions of the light etching are, for example, 160 sccm for CF 4 , 40 sccm for O 2 ,
250 mTorr, RF power is 100 W, and etching time is 45 seconds. Also, contact holes (6) (8)
Are 0.6 μm in diameter and 1.2 μm in depth. After performing a light etch and removing the resist (7), the silicon substrate (11) is immersed in 1% buffered hydrofluoric acid for 45 seconds,
After removing the natural oxide film on the device, as shown in FIG. 4, the film formation temperature was 270 ° C., the pressure was 0.02 Torr, WF 6 and SiH 4
With the flow rates of 10 sccm and 8 sccm, respectively, a tungsten layer (9) was grown for 240 seconds until the contact holes (6) and (8) could be filled with 1.2 μm. Subsequently, Al is formed on the entire surface of the silicon substrate (11) including the contact holes (6) and (8) embedded with the tungsten layer (9).
After stacking the layers, an Al wiring (not shown) is patterned to form an SRAM.
【0015】このように本実施例では、不純物拡散層及
びゲートのWSix膜からなる異なる材料の下地が混在
する高アスペクトコンタクト穴に、選択CVDタングス
テンを埋め込む前にWSix膜上のコンタクト穴のみに
ライトエッチを行なうことにより、従来のWSix上の
タングステン成長遅れをなくしSi上とWSix上のタ
ングステン成長膜厚を同じにして、均一な埋め込みを可
能としたものである。As described above, in this embodiment, before the selective CVD tungsten is buried in the high-aspect contact hole in which the bases of different materials including the impurity diffusion layer and the gate WSix film are mixed, only the contact hole on the WSix film is written. By performing the etching, the conventional tungsten growth delay on WSix is eliminated, and the thickness of tungsten grown on Si and on WSix are made the same, thereby enabling uniform filling.
【0016】[0016]
【発明の効果】以上のようこの発明によれば、ゲートの
WSix膜上の初期成長過程におけるタングステンの成
長遅れを抑制でき、Si基板上の不純物拡散層に通じる
コンタクト穴に形成されるタングステン埋め込み膜との
成長膜厚差を低減してどのコンタクト穴にも均一に埋め
込むことができて安定したメタル配線を形成することが
可能になる。As described above, according to the present invention, it is possible to suppress the growth delay of tungsten in the initial growth process of the gate WSix film, and to form a tungsten buried film formed in the contact hole leading to the impurity diffusion layer on the Si substrate. Thus, the difference in the thickness of the grown film can be reduced so that the contact hole can be evenly embedded and a stable metal wiring can be formed.
【図1】この発明の一実施例による製造方法の第1ステ
ップを示す構成説明図である。FIG. 1 is a structural explanatory view showing a first step of a manufacturing method according to an embodiment of the present invention.
【図2】上記実施例における製造方法の第2ステップを
示す構成説明図である。FIG. 2 is a structural explanatory view showing a second step of the manufacturing method in the embodiment.
【図3】上記実施例における製造方法の第3ステップを
示す構成説明図である。FIG. 3 is a structural explanatory view showing a third step of the manufacturing method in the embodiment.
【図4】上記実施例における製造方法の第4ステップを
示す構成説明図である。FIG. 4 is a structural explanatory view showing a fourth step of the manufacturing method in the embodiment.
【図5】従来例を示す構成説明図である。FIG. 5 is a configuration explanatory view showing a conventional example.
【図6】従来例を示す要部構成説明図である。FIG. 6 is an explanatory diagram of a main part configuration showing a conventional example.
2a ポリSi層 2b WSix層 3 N+ 拡散層 4 P+ 拡散層 5 SiO2 膜(層間絶縁膜) 6 第1のコンタクト穴 7 レジスト 8 第2のコンタクト穴 9 埋込タングステン膜 11 シリコン基板2a poly-Si layer 2b WSix layer 3 N + diffusion layer 4 P + diffusion layer 5 SiO 2 film (interlayer insulating film) 6 first contact hole 7 resist 8 second contact hole 9 buried tungsten film 11 silicon substrate
Claims (1)
がWSix膜からなる多層構造のゲートとを有するSi
基板上の全面に、層間絶縁膜を積層し、 (ii) その層間絶縁膜をエッチングして不純物拡散層に
至る第1コンタクト穴を形成し、 (iii) 続いて、第1コンタクト穴を含むSi基板上の全
面に、第2コンタクト穴形成用のマスクパターンを形成
した後、上記層間絶縁膜のエッチングを再度行ってゲー
トの上記WSix膜に至る第2コンタクト穴を形成し、 (iv) さらに、第2コンタクト穴形成用のマスクパター
ンを用いて、露出されたWSix膜表面をエッチングし
て上記第2コンタクト穴形成時に用いたエッチングによ
り生成したWSixコンタクト変質層を除去し、 (V) しかる後、選択CVD−タングステン法によってタ
ングステン膜を上記第1、第2コンタクト穴に同時に埋
込み、 (vi) これら埋込み配線膜を含むSi基板上に配線パタ
ーンを形成することよりなる半導体装置の製造方法。(I) Si having an impurity diffusion layer and a gate having a multilayer structure in which at least the uppermost layer is formed of a WSix film.
An interlayer insulating film is laminated on the entire surface of the substrate; (ii) the interlayer insulating film is etched to form a first contact hole reaching the impurity diffusion layer; and (iii) a Si including the first contact hole. After forming a mask pattern for forming a second contact hole on the entire surface of the substrate, the above-mentioned interlayer insulating film is etched again to form a second contact hole reaching the WSix film of the gate, (iv) Using the mask pattern for forming the second contact hole, the exposed WSix film surface is etched to remove the deteriorated WSix contact layer generated by the etching used at the time of forming the second contact hole. (V) A tungsten film is simultaneously buried in the first and second contact holes by a selective CVD-tungsten method, and (vi) a wiring pattern is formed on a Si substrate including these buried wiring films. The method of manufacturing a semiconductor device consists in.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18266191A JP2702007B2 (en) | 1991-07-23 | 1991-07-23 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18266191A JP2702007B2 (en) | 1991-07-23 | 1991-07-23 | Method for manufacturing semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0529478A JPH0529478A (en) | 1993-02-05 |
JP2702007B2 true JP2702007B2 (en) | 1998-01-21 |
Family
ID=16122225
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18266191A Expired - Fee Related JP2702007B2 (en) | 1991-07-23 | 1991-07-23 | Method for manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2702007B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100402242B1 (en) * | 1996-12-30 | 2004-03-18 | 주식회사 하이닉스반도체 | Method for manufacturing semiconductor device |
KR100249169B1 (en) * | 1997-03-05 | 2000-03-15 | 김영환 | Method for forming contact hole of semiconductor device |
KR100477811B1 (en) * | 1998-12-30 | 2005-06-08 | 주식회사 하이닉스반도체 | Semiconductor device manufacturing method |
-
1991
- 1991-07-23 JP JP18266191A patent/JP2702007B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0529478A (en) | 1993-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6077733A (en) | Method of manufacturing self-aligned T-shaped gate through dual damascene | |
US6614098B1 (en) | Semiconductor devices and fabrication thereof | |
JPH08330305A (en) | Insulation film formation of semiconductor device | |
KR100375230B1 (en) | Method for forming an interconnection of semiconductor device having a smooth surface | |
JP3102405B2 (en) | Method for manufacturing semiconductor device | |
JPH08227938A (en) | Semiconductor device and fabrication thereof | |
JP2882301B2 (en) | Method for manufacturing semiconductor device | |
US5607878A (en) | Contact plug forming method | |
JP2720785B2 (en) | Method for manufacturing semiconductor device | |
JPH10233445A (en) | Semiconductor device and its manufacturing method | |
TWI282121B (en) | Method for fabricating contact pad of semiconductor device | |
JPH04307934A (en) | Forming method of tungsten plug | |
JP2702007B2 (en) | Method for manufacturing semiconductor device | |
JP2812288B2 (en) | Method for manufacturing semiconductor device | |
JP2616134B2 (en) | SOI transistor stacked semiconductor device and method of manufacturing the same | |
JP3543504B2 (en) | Method for manufacturing semiconductor device | |
JPH09120990A (en) | Formation of connecting hole | |
JP3065395B2 (en) | Method for manufacturing semiconductor device | |
JPH10209280A (en) | Manufacture of semiconductor device | |
JPH1022390A (en) | Manufacture of semiconductor device | |
JPH10340952A (en) | Method for forming multilayer wiring in integrated circuit | |
JPH06236972A (en) | Formation of layer insulating film | |
JP3208608B2 (en) | Wiring formation method | |
JPH053170A (en) | Forming method of blanket tungsten plug | |
JP2002016134A (en) | Manufacturing method of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |