JPH10209280A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH10209280A
JPH10209280A JP2221097A JP2221097A JPH10209280A JP H10209280 A JPH10209280 A JP H10209280A JP 2221097 A JP2221097 A JP 2221097A JP 2221097 A JP2221097 A JP 2221097A JP H10209280 A JPH10209280 A JP H10209280A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
film
gas
forming
wf
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2221097A
Other languages
Japanese (ja)
Inventor
Masanori Miyata
真徳 宮田
Original Assignee
Ricoh Co Ltd
株式会社リコー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PROBLEM TO BE SOLVED: To restrain abnormal growth of a conducting film which is buried in a contact hole or a viahole, without increasing the number of process.
SOLUTION: After a contact hole 5 is formed in a BPSG film 4, a barrier metal film and a titanium film 6 as an adhesive film are formed, and the surfaces of the barrier metal film and the titanium film 6 are nitrided. After that, an initial nucleus forming film 7 of a tungsten film is deposited to be about 700Å thick by a CVD method using WF6 gas and SiH4 gas. At this time, a condition wherein supply of the WF6 gas satisfies the reaction rate determining speed is used, e.g. the flow rate of WF6 gas is set as 5sccm, the flow rate of SiH4 gas is set as 10sccm and the temperature of substrate is set as 400-500°C. After that, a tungsten film 8 with which the contact hole 5 is filled is deposited to be about 7000Å thick at the same temperature as the one at the time of the initial nucleus formation, by a CVD method using WF6 gas and H2 gas. After the tungsten films 7, 8 except the contact hole are eliminated by etch-back, an aluminum alloy film 9 is deposited, and a wiring is formed by patterning.
COPYRIGHT: (C)1998,JPO

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は半導体装置の製造方法に関し、とくにシリコン基板と配線との接続、多結晶シリコン配線とメタル配線との接続、下層メタル配線と上層メタル配線との接続のように、絶縁膜に設けた接続孔を通して接続を行なう配線の形成工程に特徴をもつ製造方法に関するものである。 Relates to a manufacturing method of the present invention is a semiconductor device BACKGROUND OF THE INVENTION, in particular the connection between the silicon substrate and the wiring, the connection between the polycrystalline silicon wiring and the metal wiring, so that the connection between the lower metallization layers and the upper layer metal wiring , a manufacturing method having the features in the step of forming the wiring for connecting through the connection hole provided in the insulating film.

【0002】 [0002]

【従来の技術】半導体素子が微細化されるに伴なって、 BACKGROUND OF THE INVENTION Semiconductor device becomes accompanied to be miniaturized,
絶縁膜に開けられたコンタクトホールやビアホールなどの接続孔を通して配線を下地と接続する際、接続孔にはタングステン膜などの金属膜をCVD法(化学気相成長法)により形成して接続孔を埋め込む方法が用いられている。 When connecting the wiring base through the connection hole such as a contact hole or a via hole opened in the insulating film, CVD method a metal film such as tungsten film in the connection hole connections formed by (chemical vapor deposition) hole methods are used to embed. CVD法の核形成(nucleation)ステップは金属化合物であるWF 6のSiH 4還元反応であるため、微細な接続孔に対するカバレッジをよくするために、基板の表面反応が律速となるようなWF 6とSiH 4のガス比で核形成が行なわれている。 Since nucleation of CVD method (nucleation) step is SiH 4 reduction of WF 6 is a metal compound, in order to improve the coverage for the fine connection holes, and WF 6 as a surface reaction of the substrate becomes the rate-determining nucleation is performed in the gas ratio of SiH 4.

【0003】バリアメタル膜又は密着膜として、チタン膜を窒素雰囲気中で熱処理して表面を窒化させたものが用いられることがあるが、そのチタン膜は表面が完全に窒化されておらず、酸素などが表面に吸着して化学的に均質でない膜となっている。 [0003] As the barrier metal film or adhesive film, but may be those obtained by nitriding the surface by heat-treating the titanium film in a nitrogen atmosphere is used, the titanium film surface is not completely nitrided, oxygen etc. has become adsorbed not chemically homogeneous film on the surface. その場合、その膜の上にC C over the case, the membrane
VD法によるタングステン膜の核形成ステップを施すと、タングステン膜が異常成長する。 When subjected to the nucleation step of the tungsten film by VD method, a tungsten film is abnormally grown. その異常成長した部分は、その後にタングステン膜のエッチバックプロセスを施しても除去することができない。 Its abnormal growth portions can not subsequently be subjected to etch-back process of the tungsten film is removed. また、異常成長が起こらない場合でも、表面が完全に窒化されていないチタン膜はバリアメタル膜としての機能を十分に果たすことができず、WF 6がバリアメタルの下のシリコン基板を侵食してジャンクションリークの原因となる。 Further, even if the abnormal growth does not occur, the titanium film surface is not completely nitrided can not serve as a barrier metal film sufficiently, WF 6 is to attack the silicon substrate under the barrier metal cause of junction leakage.

【0004】このような問題を解決する方法として以下の方法が提案されている。 [0004] The following methods have been proposed as a method for solving such a problem. (1)WF 6とSiH 4による核形成ステップを低温低圧条件で行なう方法である。 (1) a method for the nucleation step by WF 6 and SiH 4 carried out at low temperature and pressure conditions. 具体的には、コンタクトホールを埋め込む際に、高融点メタルをスパッタした後、W More specifically, when filling the contact hole, after sputtering a refractory metal, W
6とSiH 4を用いて低温低圧条件でタングステンを全面成長させ、続いてブランケットCVD法によるタングステン膜でコンタクトホールを埋め込むことにより、下地シリコン基板の侵食を抑制し、ジャンクションリークを抑える(特開平4−373150号公報参照)。 With F 6 and SiH 4 tungsten grown to confluence in low temperature and pressure conditions, followed by filling the contact hole with a tungsten film by a blanket CVD method, to suppress the erosion of the underlying silicon substrate, suppress junction leakage (JP-A see JP-A-4-373150). そこでは、核形成ステップでの反応ガスの流量は WF 6 >SiH 4となるように設定されている。 Where the flow rate of the reaction gas in the nucleation step is set such that WF 6> SiH 4. また、核形成ステップでの基板温度は250〜350℃であり、その後にコンタクトホールを埋め込むためのブランケットCVDプロセスでの基板温度(410〜450℃)に比べて低く設定されている。 The substrate temperature in the nucleation step is 250 to 350 ° C., is then set to be lower than the substrate temperature (410 to 450 ° C.) in a blanket CVD process for filling the contact hole.

【0005】(2)バリアメタル膜又は密着膜上にタングステンシリサイド膜を成長させる方法である。 [0005] (2) a method of growing a tungsten silicide film on the barrier metal film or adhesive film. 例えば、コンタクトホールを埋め込む際に、Ti膜やTiN For example, when filling the contact hole, Ti film and TiN
膜をスパッタ法により成膜した後、CVD法によりタングステンシリサイド膜を形成し、続いてブランケットC After forming by sputtering film, and a tungsten silicide film by a CVD method, followed by blanket C
VD法によりタングステンを埋め込むことでジャンクションリークやボイドを抑制する(特開平5−94967 VD method suppresses junction leakage and voids by embedding tungsten by (JP-5-94967
号公報参照)。 No. see Japanese).

【0006】(3)バリアメタル膜又は密着膜をランプアニールする方法である。 [0006] (3) a barrier metal film or adhesive film is a method of lamp annealing. 例えば、コンタクトホールを埋め込む際に、Ti膜やTiN膜を形成した後、それにランプアニールを施すことにより、表面を滑らかに、かつ密なものにし、その後のCVD法におけるタングステン膜形成の際の異常成長の発生を抑制する(特開平7− For example, when embedding the contact holes, after forming a Ti film or a TiN film, it by performing lamp annealing, smooth surface, and the dense ones, abnormal when the tungsten film formation in the subsequent CVD method suppressing the generation of growth (JP-7-
37836号公報参照)。 See Japanese Unexamined Patent Publication No. 37836).

【0007】 [0007]

【発明が解決しようとする課題】(1)の方法では、コンタクトホールをタングステン膜で埋め込む際の核形成ステップとその後のタングステン膜形成とで基板温度が異なっているため、同一チャンバ内で連続して成膜することが困難であり、パーティクルが増加する懸念もある。 In the method of the Invention Problems to be Solved (1), the contact holes for the substrate temperature in the nucleation step and subsequent tungsten film formation when filled with the tungsten film is different, successively in the same chamber be deposited Te is difficult, there is also concern that the particles are increased. (2)の方法では、タングステンシリサイド膜を形成する工程が余分に必要となる。 (2) In the method of forming a tungsten silicide film extra required. (3)の方法では、バリアメタル膜又は密着膜がTi単層の場合にはその表面を完全に化学的に均質な状態にすることは難しい。 (3) In the method, it is difficult to barrier metal film or adhesive film is its surface completely chemically homogeneous state in the case of Ti single layer. 本発明は工程数を増加させることなく、コンタクトホールやビアホールを埋め込む導電膜の異常成長を抑制する方法を提供することを目的とするものである。 The invention without increasing the number of steps, it is an object to provide a method for inhibiting the abnormal growth of the conductive film filling the contact hole and via hole.

【0008】 [0008]

【課題を解決するための手段】本発明では、以下の工程(A)から(F)を含んで配線を形成する。 In the present invention SUMMARY OF], to form the wiring includes the steps of (A) a (F). (A)下地上の絶縁膜に接続用の開口を設ける工程、 (A) step of forming an opening for connection to the insulating film on the base,
(B)前記絶縁膜上からバリアメタル又は密着膜となる第1の導電膜を形成する工程、(C)第1の導電膜上からCVD法により成膜速度が反応ガス中の金属化合物ガスの供給律速となる条件で第2の導電膜の初期核を形成する工程、(D)第2の導電膜の初期核上から第2の導電膜をCVD法により前記開口を埋め込む厚さに形成する工程、(E)第2の導電膜を開口部にのみ残すようにエッチバックする工程、(F)前記絶縁膜上から配線用の第3の導電膜を形成し、写真製版とエッチングによりパターン化を施して配線を形成する工程。 (B) forming a first conductive film in which the made from the insulating film and a barrier metal or adhesion film, (C) film deposition rate by a CVD method from over the first conductive film is a metal compound gas in the reaction gas forming an initial nucleus of the second conductive film under conditions such that the supply rate-limiting, is formed to a thickness filling the opening by a CVD method and the second conductive film from the initial nucleus of (D) a second conductive film step, (E) a step of etching back to leave only the second conductive film in the opening, (F) said forming a third conductive film for wiring from the insulating film, patterned by photolithography and etching forming a wiring by performing.

【0009】本発明ではCVD法による微細孔埋め込みの際の核形成ステップにおいて、金属化合物ガスの供給律速の条件で膜を形成することにより、気相反応が支配的になり、下地の化学的状態に左右されにくくなる。 [0009] In the nucleation step in the embedding micropores by CVD in the present invention, by forming a film under the conditions of feed rate-limiting metal compound gas, becomes a gas phase reaction is dominant, chemical state of the underlying less likely to be affected by the. その結果、CVD法により形成した膜の異常成長を防ぎ、 As a result, it prevents the abnormal growth of the film formed by a CVD method,
またコンタクトホールの場合にはシリコン基板への侵食を防ぐこともでき、信頼性の高い配線を形成することができる。 In the case of the contact hole can also prevent erosion of the silicon substrate, it is possible to form a highly reliable wiring.

【0010】金属化合物ガスの供給律速の条件は、例えばタングステンのCVD法による成膜で反応ガスが金属化合物ガスとしてのWF 6と還元ガスとしてのSiH 4を含んでいる場合、それぞれのガス流量を WF 6 <SiH 4とすることである。 [0010] Conditions of the supply rate-limiting metal compound gas, for example, when the reaction gas in the film formation by CVD tungsten contains the SiH 4 as WF 6 with a reducing gas as the metal compound gas, setting the gas flow rate WF 6 <is that it SiH 4. より具体的には、WF 6の流量が5 More specifically, the flow rate of the WF 6 5
sccm以下、SiH 4の流量が10sccm以上である。 sccm or less, the flow rate of SiH 4 is 10sccm or more.

【0011】また、タングステン膜の成膜の核形成ステップとその後の埋込み用の成膜を同じ基板温度で行なうようにすれば、同一チャンバ内で核形成ステップとその後の成膜を連続して行なうことができるようになり、パーティクルの増加などの懸念もなく、高品質のタングステン膜を簡便に形成することができるようになる。 Further, if to perform deposition for the nucleation step and subsequent embedding of the deposition of the tungsten film at the same substrate temperature, performed continuously nucleation step and subsequent deposition in the same chamber it will be able, without any fear of an increase in the particle, it is possible to easily form a high-quality tungsten film.

【0012】 [0012]

【実施例】 【Example】

(実施例1)図1は第1の実施例を表わす。 (Example 1) Figure 1 represents a first embodiment. この実施例は多結晶シリコン配線及びシリコン基板へのコンタクトについて適用した実施例である。 This embodiment is an embodiment applied for contact to the polysilicon wiring and the silicon substrate. (A)P型シリコン基板1上に約100Åの厚さのゲート酸化膜2を形成し、その上にN型不純物を添加した多結晶シリコン膜3を形成する。 (A) forming a P-type silicon substrate 1 a gate oxide film 2 thickness of about 100Å on top to form a polycrystalline silicon film 3 with the addition of N-type impurity thereon. 多結晶シリコン膜3上にフォトレジスト膜を形成した後、写真製版によりパターン化を施してレジストパターンを形成し、それをマスクとして多結晶シリコン膜3とゲート酸化膜2を反応性イオンエッチング法によりエッチングしてゲート電極を形成する。 After forming a photoresist film on the polycrystalline silicon film 3, a resist pattern is formed by performing patterning by photolithography, the polysilicon film 3 and the gate oxide film 2 by a reactive ion etching method as a mask etched to form a gate electrode. フォトレジスト膜を除去した後、ゲート電極3 After removing the photoresist film, the gate electrode 3
をマスクとして基板1に砒素又はリンをイオン注入してソース領域とドレイン領域を形成する。 The ions are implanted arsenic or phosphorus into the substrate 1 as a mask to form a source region and a drain region.

【0013】(B)基板上に絶縁膜として約7000Å [0013] (B) about 7000Å as an insulating film on a substrate
の厚さのBPSG(Borophosphosilicate glass)膜4 The thickness of the BPSG (Borophosphosilicate glass) film 4
をCVD法により堆積する。 The deposited by a CVD method. (C)BPSG膜4上にフォトレジスト膜を形成した後、写真製版によりパターン化を施してコンタクトホール部に開口を有するレジストパターンを形成する。 (C) after forming a photoresist film on the BPSG film 4 is subjected to a patterning by photolithography to form a resist pattern having an opening in the contact hole portion. コンタクトホール部の開口は1辺が約0.5μmの大きさとする。 Opening of the contact hole is one side to a size of about 0.5 [mu] m. このレジストパターンをマスクとして反応性イオンエッチング法によりBPSG膜4をパターン化して多結晶シリコン配線及びシリコン基板1上に1辺が約0. The resist pattern by patterning the BPSG film 4 by reactive ion etching as a mask polycrystalline silicon wiring and one side on the silicon substrate 1 is about 0.
5μmのコンタクトホール5を形成する。 Forming a contact hole 5 of 5 [mu] m. その後、レジスト膜を除去する。 Thereafter, the resist film is removed.

【0014】(D)次に、基板全面にチタン膜6を約1 [0014] (D) Next, the titanium film 6 about the entire surface of the substrate 1
000Åの厚さに形成し、窒素雰囲気中で、例えば80 It formed to a thickness of 000A, in a nitrogen atmosphere, for example 80
0℃でアニールし、表面を窒化させることによりバリアメタル膜及び密着膜とする。 Annealing at 0 ° C., and a barrier metal film and the adhesion layer by nitriding the surface. (E)WF 6ガスとSiH 4ガスを用いたCVD法によりタングステン膜の初期核形成膜7を約700Åの厚さに堆積する。 (E) WF by a CVD method using 6 gas and SiH 4 gas to deposit the initial nucleation layer 7 of the tungsten film to a thickness of about 700 Å. このとき、WF 6ガスの供給が反応律速となる条件、例えばWF 6ガスの流量を5sccm、SiH 4 At this time, the condition for the supply of WF 6 gas is reaction rate, for example, the flow rate of the WF 6 gas 5 sccm, SiH 4
ガスの流量を10sccm、基板温度を400〜500 10sccm the flow rate of the gas, the substrate temperature of 400 to 500
℃とする。 ℃ to.

【0015】(F)WF 6ガスとH 2ガスを用いたCVD [0015] (F) CVD using WF 6 gas and H 2 gas
法により、初期核形成時と同じ基板温度でコンタクトホール埋込み用タングステン膜8を約7000Åの厚さに堆積する。 By law, depositing a contact hole embedding the tungsten film 8 to a thickness of about 7000Å at the same substrate temperature as during the initial nucleation. (G)SF 6ガスとArガスを用いたエッチングにより、タングステン膜7,8をエッチバックし、コンタクトホール以外のタングステン膜7,8を除去する。 By etching using the (G) SF 6 gas and Ar gas, the tungsten film 7, 8 is etched back to remove the tungsten film 7, 8 other than the contact hole.

【0016】(H)基板全面に上部配線用アルミニウム合金膜9を堆積する。 [0016] (H) depositing a top wiring aluminum alloy film 9 on the entire surface of the substrate. (I)アルミニウム合金膜9上にレジスト膜を形成し、 (I) a resist film is formed on the aluminum alloy film 9,
写真製版でレジストパターンを形成した後、それをマスクとして反応性イオンエッチング法により、アルミニウム合金膜9及びチタン膜6をパターン化して配線を形成する。 After forming a resist pattern by photolithography, a reactive ion etching method as a mask, the aluminum alloy film 9 and the titanium film 6 is patterned to form the wiring. その後、フォトレジスト膜を除去する。 Thereafter, the photoresist film is removed.

【0017】ここで、工程(E)の初期核形成条件のW [0017] In this case, the initial nucleation conditions of step (E) W
6ガス流量/SiH 4ガス流量と、その後の工程(F) F 6 gas flow rate / SiH 4 gas flow rate, the subsequent step (F)
のタングステン膜形成時の異常成長の有無との関係を表1に示す。 Table 1 shows the relationship between the presence or absence of the abnormal growth during tungsten film formation.

【表1】 [Table 1] WF 6ガス流量が5sccmのとき、SiH 4ガス流量が10sccm以上であれば異常成長は発生しない。 When WF 6 gas flow rate of 5 sccm, abnormal growth if the SiH 4 gas flow rate 10sccm above does not occur. これは、SiH 4ガス流量を増やすことで気相成長が支配的となり、下地表面の化学的状態の影響を受けずにタングステン膜を均質に形成することができるからである。 This is because it is possible to vapor deposition by increasing the SiH 4 gas flow is dominant and will be homogeneously forming a tungsten film without being influenced by the chemical state of the underlying surface.

【0018】(実施例2)図2は本発明を図1と同様の配線に適用した実施例を表わしたものである。 [0018] (Embodiment 2) FIG. 2 is a view showing the embodiment of the present invention is applied to the same wiring as in FIG. 工程(A)〜(F)は図1の実施例と同じである。 Step (A) ~ (F) is the same as the embodiment of FIG. (G)SF 6ガスとArガスを用いたエッチングによりタングステン膜7,8をエッチバックし、コンタクトホール5以外のタングステン膜7,8を除去する。 A tungsten film 7, 8 is etched back by etching using (G) SF 6 gas and Ar gas, to remove the tungsten film 7, 8 other than the contact hole 5. その後、Cl 2ガスとArガスを用いたエッチングによりバリアメタル膜及び密着膜のチタン膜6をエッチバックし、コンタクトホール5以外のチタン膜6を除去する。 Thereafter, by etching using a Cl 2 gas and Ar gas is etched back titanium film 6 of the barrier metal film and the adhesion layer, removing the titanium film 6 other than the contact hole 5. その後の工程(H)〜(I)は図1の実施例1と同じである。 Subsequent step (H) ~ (I) are the same as in Example 1 of FIG.

【0019】(実施例3)図3は本発明をビアホールでの配線の接続に適用した実施例を表わしたものである。 [0019] (Embodiment 3) FIG. 3 is a representation of the embodiment of applying the present invention to connect a wire in the via hole.
図3の実施例は、図1の実施例と比較すると、コンタクトホール5の代りにビアホール12が形成される点を除いて、工程(B)〜(I)は図1の実施例と同じ条件で行なうことができる。 Embodiment of Figure 3, compared with the embodiment of FIG. 1, except that the via hole 12 is formed in place of the contact hole 5, step (B) ~ (I) are the same conditions as in Example 1 it can be carried out in.

【0020】(A)下地基板10上のメタル配線9の形成までは図1又は図2の実施例により行なうことができる。 [0020] (A) up to the formation of metal wiring 9 on the base substrate 10 may be carried out by the embodiment of FIG. 1 or FIG. (B)下地基板10上に絶縁膜として約7000Åの厚さのBPSG膜11をCVD法により堆積する。 (B) a BPSG film 11 having a thickness of about 7000Å as an insulating film on the base substrate 10 is deposited by CVD.

【0021】(C)BPSG膜11上にフォトレジスト膜を形成した後、写真製版によりパターン化を施してビアホール部に1辺が約0.5μmの大きさの開口を有するレジストパターンを形成する。 [0021] (C) after forming a photoresist film on the BPSG film 11, one side in the via hole part is subjected to patterning by photolithography to form a resist pattern having a size openings of about 0.5 [mu] m. そのレジストパターンをマスクとして反応性イオンエッチング法によりBPS BPS by reactive ion etching using the resist pattern as a mask
G膜11をパターン化して下層配線9上に1辺が約0. G film 11 is patterned one side on the lower wiring 9 is approximately zero.
5μmのビアホール12を形成する。 Forming a via hole 12 of 5 [mu] m. その後、レジスト膜を除去する。 Thereafter, the resist film is removed.

【0022】(D)次に、基板全面にチタン膜13を約1000Åの厚さに形成し、窒素雰囲気中で、例えば8 [0022] (D) Next, a titanium film 13 was formed to a thickness of about 1000Å on the entire surface of the substrate, in a nitrogen atmosphere, for example 8
00℃でアニールし、表面を窒化させることにより密着膜とする。 Annealing at 00 ° C., and the adhesion layer by nitriding the surface. (E)WF 6ガスとSiH 4ガスを用いたCVD法によりタングステン膜の初期核形成膜14を約700Åの厚さに堆積する。 (E) WF by a CVD method using 6 gas and SiH 4 gas to deposit the initial nucleation layer 14 of the tungsten film to a thickness of about 700 Å. このとき、WF 6ガスの供給が反応律速となる条件、例えばWF 6ガスの流量を5sccm、Si At this time, the condition for the supply of WF 6 gas is reaction rate, for example, the flow rate of the WF 6 gas 5 sccm, Si
4ガスの流量を10sccm、基板温度を400〜5 10sccm the flow rate of H 4 gas, the substrate temperature from 400 to 5
00℃とする。 And 00 ℃.

【0023】(F)WF 6ガスとH 2ガスを用いたCVD [0023] (F) CVD using WF 6 gas and H 2 gas
法により、初期核形成時と同じ基板温度でビアホール埋込み用タングステン膜15を約7000Åの厚さに堆積する。 By law, depositing a via hole embedding the tungsten film 15 to a thickness of about 7000Å at the same substrate temperature as during the initial nucleation. (G)SF 6ガスとArガスを用いたエッチングにより、タングステン膜14,15をエッチバックし、ビアホール以外のタングステン膜14,15を除去する。 By etching using the (G) SF 6 gas and Ar gas, a tungsten film 15 is etched back to remove the tungsten films 14 and 15 other than the via hole.

【0024】(H)基板全面に上層配線用アルミニウム合金膜16を堆積する。 [0024] (H) depositing an upper interconnect aluminum alloy film 16 on the entire surface of the substrate. (I)アルミニウム合金膜16上にレジスト膜を形成し、写真製版でレジストパターンを形成した後、それをマスクとして反応性イオンエッチング法により、アルミニウム合金膜16及びチタン膜13をパターン化して配線を形成する。 (I) a resist film is formed on the aluminum alloy film 16, after forming a resist pattern by photolithography, a reactive ion etching method as a mask, the wiring of aluminum alloy film 16 and the titanium film 13 was patterned Form. その後、フォトレジスト膜を除去する。 Thereafter, the photoresist film is removed.

【0025】(実施例4)図4は実施例3と同様に、本発明をビアホールでの配線の接続に適用した実施例を表わしたものである。 [0025] (Embodiment 4) FIG. 4 is similar to the third embodiment, in which the present invention showing the embodiment applied to the connection of the wiring in the via hole. この実施例では図2の実施例と同様にタングステン膜をビアホールのみに残すエッチバックに続いて層間絶縁膜上のチタン膜13も除去している。 Titanium film 13 following the etch-back on the interlayer insulating film to leave only in the via hole a tungsten film like the embodiment of FIG. 2 in this embodiment are also removed.

【0026】バリアメタルを兼ねる密着膜は実施例では表面を窒化させたTi膜であるが、TiN膜やTi/T [0026] While the adhesive film also serving as a barrier metal is Ti film formed by nitriding the surface in the embodiment, TiN film or a Ti / T
iN(TiNが上)の積層膜でもよく、またタングステンシリサイド膜等の高融点金属シリサイド膜でもよい。 It may be a laminated film of iN (upper TiN is), or may be a refractory metal silicide film such as tungsten silicide film.
層間絶縁膜としてBPSG膜を挙げているが、PSG膜やBSG膜、高温酸化膜(HTO)でもよい。 Although cited BPSG film as the interlayer insulating film, PSG film, BSG film, may be a high temperature oxide film (HTO). また、S In addition, S
OG(スピンオングラス)とそれらの絶縁膜との積層膜でもよい。 OG or a stacked film of (spin on glass) and their insulating film.

【0027】 [0027]

【発明の効果】本発明ではCVD法による微細孔埋め込みの際の核形成ステップにおいて、金属化合物ガスの供給律速の条件で膜を形成することにより、気相反応が支配的になり、下地の化学的状態に左右されにくくなる。 In the nucleation step in the embedding micropores by CVD method in the present invention, by forming a film under the conditions of feed rate-limiting metal compound gas, becomes a gas phase reaction is dominant, underlying chemical less likely to be influenced by the state.
その結果、CVD法により形成した膜の異常成長を防ぎ、またコンタクトホールの埋込みに適用した場合にはシリコン基板への侵食を防ぐこともでき、信頼性の高い配線を形成することができる。 As a result, prevent the abnormal growth of the film formed by the CVD method, also when applied to the buried contact hole can prevent the erosion of the silicon substrate, it is possible to form a highly reliable wiring. また、タングステン膜の成膜の核形成ステップとその後の埋込み用のブランケットタングステン膜成膜を同じ基板温度で行なうようにすれば、同一チャンバ内で核形成ステップとその後の成膜を連続して行なうことができるようになり、パーティクルの増加などの懸念もなくなるほか、高品質のタングステン膜を簡便に形成することができるようになる。 Further, if to perform the blanket tungsten film formation for the nucleation step and subsequent embedding of the deposition of the tungsten film at the same substrate temperature, performed continuously nucleation step and subsequent deposition in the same chamber it will be able, in addition to eliminating concern of an increase in the particle, it is possible to easily form a high-quality tungsten film.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】第1の実施例を示す工程断面図である。 1 is a process cross-sectional view showing a first embodiment.

【図2】第2の実施例を示す工程断面図である。 2 is a process cross-sectional view showing a second embodiment.

【図3】第3の実施例を示す工程断面図である。 3 is a process sectional view showing a third embodiment.

【図4】第4の実施例を示す工程断面図である。 4 is a process sectional view showing a fourth embodiment.

【符号の説明】 DESCRIPTION OF SYMBOLS

1 P型シリコン基板 2 ゲート酸化膜 3 多結晶シリコン膜 4,11 BPSG膜 5 コンタクトホール 6,13 チタン膜 7,14 タングステンの初期核形成膜 8,15 ブランケットタングステン膜 9,16 Al合金膜 1 P-type silicon substrate 2 gate oxide film 3 polycrystalline silicon film 4, 11 BPSG film 5 contact hole 6,13 titanium film 7,14 tungsten initial nucleation film 8 and 15 blanket tungsten film 9, 16 Al alloy film

Claims (3)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 以下の工程(A)から(F)を含んで配線を形成することを特徴とする半導体装置の製造方法。 1. A method of manufacturing a semiconductor device and forming a wiring comprise the following steps (A) (F). (A)下地上の絶縁膜に接続用の開口を設ける工程、 (B)前記絶縁膜上からバリアメタル又は密着膜となる第1の導電膜を形成する工程、 (C)第1の導電膜上からCVD法により成膜速度が反応ガス中の金属化合物ガスの供給律速となる条件で第2 (A) step of forming an opening for connection to the insulating film on the base, (B) forming a first conductive film to the a barrier metal or adhesion film from the insulating film, (C) a first conductive film the under conditions the deposition rate from top by a CVD method as a supply rate-limiting metal compound gas in the reaction gas 2
    の導電膜の初期核を形成する工程、 (D)第2の導電膜の初期核上から第2の導電膜をCV Forming an initial nucleus of the conductive film, the second conductive film from the (D) initial core of the second conductive film CV of
    D法により前記開口を埋め込む厚さに形成する工程、 (E)第2の導電膜を開口部にのみ残すようにエッチバックする工程、 (F)前記絶縁膜上から配線用の第3の導電膜を形成し、写真製版とエッチングによりパターン化を施して配線を形成する工程。 Forming the thickness by Process D filling the opening, (E) a step of etching back to leave only the second conductive film in the opening, the third conductive for wiring from the (F) the insulating film film is formed, photolithography and forming a wiring by performing patterning by etching.
  2. 【請求項2】 第2の導電膜の初期核を形成する工程(C)は、反応ガスが金属化合物ガスとしてのWF 6と還元ガスとしてのSiH 4を含んだものであり、それぞれのガス流量が WF 6 <SiH 4となるように設定される請求項1に記載の半導体装置の製造方法。 2. A process for forming an initial nucleus of the second conductive film (C) are those reactive gas containing SiH 4 as the reducing gas and WF 6 as a metal compound gas, the gas flow rate method of manufacturing but the semiconductor device according to claim 1 which is set such that WF 6 <SiH 4.
  3. 【請求項3】 開口を埋め込むように第2の導電膜を形成する工程(D)は、反応ガスが金属化合物ガスとしてのWF 6と還元ガスとしてのH 2を含んだものであり、 工程(C)と工程(D)で基板温度が等しく設定される請求項2に記載の半導体装置の製造方法。 3. A process of forming a second conductive film so as to fill the opening (D) are those reactive gas containing of H 2 as WF 6 with a reducing gas as the metal compound gas, step ( the method of manufacturing a semiconductor device according to claim 2, C) and the substrate temperature in the step (D) is set equal.
JP2221097A 1997-01-20 1997-01-20 Manufacture of semiconductor device Granted JPH10209280A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2221097A JPH10209280A (en) 1997-01-20 1997-01-20 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2221097A JPH10209280A (en) 1997-01-20 1997-01-20 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH10209280A true true JPH10209280A (en) 1998-08-07

Family

ID=12076446

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2221097A Granted JPH10209280A (en) 1997-01-20 1997-01-20 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH10209280A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6190994B1 (en) 1998-06-26 2001-02-20 Hyundai Electronics Industries Co., Ltd. Method for forming a tungsten upper electrode of a capacitor
JP2003077865A (en) * 2001-09-03 2003-03-14 Ricoh Co Ltd Method for manufacturing semiconductor device
US7659209B2 (en) 2001-11-14 2010-02-09 Canon Anelva Corporation Barrier metal film production method
US20100240212A1 (en) * 2009-03-19 2010-09-23 Oki Semiconductor Co., Ltd. Method of manufacturing a semiconductor device
US7977243B2 (en) 2001-11-14 2011-07-12 Canon Anelva Corporation Barrier metal film production apparatus, barrier metal film production method, metal film production method, and metal film production apparatus

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6190994B1 (en) 1998-06-26 2001-02-20 Hyundai Electronics Industries Co., Ltd. Method for forming a tungsten upper electrode of a capacitor
JP2003077865A (en) * 2001-09-03 2003-03-14 Ricoh Co Ltd Method for manufacturing semiconductor device
JP4526217B2 (en) * 2001-09-03 2010-08-18 株式会社リコー A method of manufacturing a semiconductor device
US7659209B2 (en) 2001-11-14 2010-02-09 Canon Anelva Corporation Barrier metal film production method
US7977243B2 (en) 2001-11-14 2011-07-12 Canon Anelva Corporation Barrier metal film production apparatus, barrier metal film production method, metal film production method, and metal film production apparatus
US20100240212A1 (en) * 2009-03-19 2010-09-23 Oki Semiconductor Co., Ltd. Method of manufacturing a semiconductor device
US8399351B2 (en) 2009-03-19 2013-03-19 Oki Semiconductor Co., Ltd. Method of manufacturing a semiconductor device

Similar Documents

Publication Publication Date Title
US5250467A (en) Method for forming low resistance and low defect density tungsten contacts to silicon semiconductor wafer
US5572072A (en) Semiconductor device having a multi-layer metallization structure
US6284316B1 (en) Chemical vapor deposition of titanium
US6057231A (en) Method for improved metal fill by treatment of mobility layers
US20030059980A1 (en) Copper interconnect barrier layer structure and formation method
US5644166A (en) Sacrificial CVD germanium layer for formation of high aspect ratio submicron VLSI contacts
US6025269A (en) Method for depositioning a substantially void-free aluminum film over a refractory metal nitride layer
US5747384A (en) Process of forming a refractory metal thin film
US20050179141A1 (en) Methods of forming metal interconnections of semiconductor devices by treating a barrier metal layer
US5960320A (en) Metal wiring layer forming method for semiconductor device
US6696368B2 (en) Titanium boronitride layer for high aspect ratio semiconductor devices
US6344411B1 (en) OHMIC contact plug having an improved crack free tin barrier metal in a contact hole and method of forming the same
JP2002075995A (en) Semiconductor device and its manufacturing method
JP2002075994A (en) Semiconductor device and its manufacturing method
US20030199152A1 (en) Method of forming a conductive contact
US6284651B1 (en) Method for forming a contact having a diffusion barrier
US6433433B1 (en) Semiconductor device with misaligned via hole
US5827777A (en) Method of making a barrier metal technology for tungsten plug interconnection
JP2003142484A (en) Method of manufacturing semiconductor device
US6492267B1 (en) Low temperature nitride used as Cu barrier layer
US5731225A (en) Method for fabricating semiconductor device having buried contact structure
US20030036263A1 (en) Method for selectively depositing diffusion barriers
JPH08124876A (en) Formation of high-melting-point metal film
JPH0669157A (en) Method for forming titanium film
JP2000252278A (en) Semiconductor device and its manufacture