JP2694709B2 - チップ・バリスタ - Google Patents
チップ・バリスタInfo
- Publication number
- JP2694709B2 JP2694709B2 JP3311791A JP31179191A JP2694709B2 JP 2694709 B2 JP2694709 B2 JP 2694709B2 JP 3311791 A JP3311791 A JP 3311791A JP 31179191 A JP31179191 A JP 31179191A JP 2694709 B2 JP2694709 B2 JP 2694709B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- varistor
- zno
- ceramic
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Thermistors And Varistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＺｎＯを主成分とする
チップタイプのセラミック・バリスタに関する。
チップタイプのセラミック・バリスタに関する。
【０００２】
【従来の技術】従来より、電圧に依存する非線形抵抗を
持つ二電極半導体デバイスであるバリスタは、ＳｉＣや
ＺｎＯなどを主成分とするものが広く知られており、こ
れらのバリスタは雷サージや静電気吸収などの用途に用
いられてきた。しかしながら、今日、抵抗、コンデンサ
およびインダクタなどの電子部品はチップ化されている
にもかかわらず、ＺｎＯを主成分とするセラミック・バ
リスタは、チップ化が遅れており、いまだにリード付き
の円板型が用いられていた。
持つ二電極半導体デバイスであるバリスタは、ＳｉＣや
ＺｎＯなどを主成分とするものが広く知られており、こ
れらのバリスタは雷サージや静電気吸収などの用途に用
いられてきた。しかしながら、今日、抵抗、コンデンサ
およびインダクタなどの電子部品はチップ化されている
にもかかわらず、ＺｎＯを主成分とするセラミック・バ
リスタは、チップ化が遅れており、いまだにリード付き
の円板型が用いられていた。
【０００３】これは、ＺｎＯを主成分とする従来のチッ
プタイプのセラミック・バリスタは、基板などへの半田
付け前処理工程において用いられるフラックスの影響を
受けやすく、バリスタ電圧が大きく変動してしまうとい
う問題点があったためである。
プタイプのセラミック・バリスタは、基板などへの半田
付け前処理工程において用いられるフラックスの影響を
受けやすく、バリスタ電圧が大きく変動してしまうとい
う問題点があったためである。
【０００４】
【発明が解決しようとする課題】そこで本発明は、上述
従来の技術の問題点を解決し、フラックスの影響を受け
にくく、バリスタ電圧の変動が起こりにくいＺｎＯ系の
チップ・バリスタを提供することを目的とする。
従来の技術の問題点を解決し、フラックスの影響を受け
にくく、バリスタ電圧の変動が起こりにくいＺｎＯ系の
チップ・バリスタを提供することを目的とする。
【０００５】
【課題を解決するための手段】 本発明者等は、上記目
的を達成するために鋭意研究の結果、チップ状のＺｎＯ
セラミックの中央部表面に周回帯状第１外装塗料層、お
よび該第１外装塗料層形成部分以外の表面に電極層を形
成し、さらにこれら両層の境界部分を覆うように周回帯
状第２外装塗料層を形成してＺｎＯセラミックスの露出
を完全に無くすことにより、上記課題が解決されること
を見い出し、本発明に到達した。
的を達成するために鋭意研究の結果、チップ状のＺｎＯ
セラミックの中央部表面に周回帯状第１外装塗料層、お
よび該第１外装塗料層形成部分以外の表面に電極層を形
成し、さらにこれら両層の境界部分を覆うように周回帯
状第２外装塗料層を形成してＺｎＯセラミックスの露出
を完全に無くすことにより、上記課題が解決されること
を見い出し、本発明に到達した。
【０００６】 すなわち、本発明は、チップ状のＺｎＯ
セラミック表面に、対向する一対の端面以外の側面中央
部を通ってチップ状のセラミックを周回する帯状の第１
外装塗料層と、該第１外装塗料層形成部分以外を被覆す
る電極層とを有してなるチップタイプのＺｎＯ系セラミ
ック・バリスタであって、上記第１外装塗料層と電極層
との境界部分を完全に覆い塞ぐ位置に、チップを周回す
る帯状の第２外装塗料層が形成されていることを特徴と
するチップ・バリスタを提供するものである。
セラミック表面に、対向する一対の端面以外の側面中央
部を通ってチップ状のセラミックを周回する帯状の第１
外装塗料層と、該第１外装塗料層形成部分以外を被覆す
る電極層とを有してなるチップタイプのＺｎＯ系セラミ
ック・バリスタであって、上記第１外装塗料層と電極層
との境界部分を完全に覆い塞ぐ位置に、チップを周回す
る帯状の第２外装塗料層が形成されていることを特徴と
するチップ・バリスタを提供するものである。
【０００７】
【作用】 本発明のチップ・バリスタは、チップ状のＺ
ｎＯセラミックの中央部表面に周回帯状第１外装塗料層
を形成し、第１外装塗料層以外の表面部分に電極層を形
成した後、上記電極層と第１外装塗料層との境界部分が
完全に覆われるように、周回帯状第２外装塗料層を形成
して作製される。
ｎＯセラミックの中央部表面に周回帯状第１外装塗料層
を形成し、第１外装塗料層以外の表面部分に電極層を形
成した後、上記電極層と第１外装塗料層との境界部分が
完全に覆われるように、周回帯状第２外装塗料層を形成
して作製される。
【０００８】上記のような構成で外装塗料層を形成する
ことにより、ＺｎＯセラミックの露出が完全になくなる
ため、半田付け前処理工程においてＺｎＯセラミックが
フラックスの影響を受けにくくなり、バリスタ電圧の変
動が防止される。
ことにより、ＺｎＯセラミックの露出が完全になくなる
ため、半田付け前処理工程においてＺｎＯセラミックが
フラックスの影響を受けにくくなり、バリスタ電圧の変
動が防止される。
【０００９】以下、実施例により本発明をさらに詳細に
説明する。しかし本発明の範囲は以下の実施例により制
限されるものではない。
説明する。しかし本発明の範囲は以下の実施例により制
限されるものではない。
【００１０】
【実施例１】まず、ＺｎＯに原子価制御剤および焼結助
剤を所定量加え、湿式ボールミルにて攪拌した後、脱
水、乾燥を行った。乾燥後、仮焼きをし、再度湿式ボー
ルミルにて攪拌した後、脱水、乾燥を行い、ＺｎＯバリ
スタ材料粉体を得た。次いで、この粉体にポリビニルア
ルコールを加え造粒した後、金型により加圧成形し、 4
00℃で２時間脱バインダーを行った。脱バインダー後、
この成形体を大気中において 1,200℃で２時間焼成し、
直径1.15mm、高さ2.00mmの円柱状のＺｎＯセラミック１
を得た。
剤を所定量加え、湿式ボールミルにて攪拌した後、脱
水、乾燥を行った。乾燥後、仮焼きをし、再度湿式ボー
ルミルにて攪拌した後、脱水、乾燥を行い、ＺｎＯバリ
スタ材料粉体を得た。次いで、この粉体にポリビニルア
ルコールを加え造粒した後、金型により加圧成形し、 4
00℃で２時間脱バインダーを行った。脱バインダー後、
この成形体を大気中において 1,200℃で２時間焼成し、
直径1.15mm、高さ2.00mmの円柱状のＺｎＯセラミック１
を得た。
【００１１】 次に、得られたＺｎＯセラミック１の表
面中央部に、エポキシ樹脂２１を幅0.50mm、厚さ25μｍ
で円柱を周回させて塗布した後、 200℃で乾燥し、該樹
脂２１を硬化させた（図２）。次いで、該ＺｎＯセラミ
ック１におけるエポキシ樹脂２１が塗布されていない部
分に電解ニッケルメッキ処理を施し、膜厚10μｍのニッ
ケル電極３を構成した（図３）。その後さらに、ニッケ
ル電極３とエポキシ樹脂２１との境界部分を覆い塞ぐた
め、再度表面中央部にエポキシ樹脂２２を幅1.00mm、厚
さ25μｍで円柱を周回させて塗布した後、 200℃で乾燥
し、該樹脂２２を硬化させた（図４）。最後に、ニッケ
ル電極３上に電解半田メッキを施し、ニッケル電極３の
表面を半田４で覆った（図１）。
面中央部に、エポキシ樹脂２１を幅0.50mm、厚さ25μｍ
で円柱を周回させて塗布した後、 200℃で乾燥し、該樹
脂２１を硬化させた（図２）。次いで、該ＺｎＯセラミ
ック１におけるエポキシ樹脂２１が塗布されていない部
分に電解ニッケルメッキ処理を施し、膜厚10μｍのニッ
ケル電極３を構成した（図３）。その後さらに、ニッケ
ル電極３とエポキシ樹脂２１との境界部分を覆い塞ぐた
め、再度表面中央部にエポキシ樹脂２２を幅1.00mm、厚
さ25μｍで円柱を周回させて塗布した後、 200℃で乾燥
し、該樹脂２２を硬化させた（図４）。最後に、ニッケ
ル電極３上に電解半田メッキを施し、ニッケル電極３の
表面を半田４で覆った（図１）。
【００１２】上記のようにして製造した本発明のＺｎＯ
系チップ・バリスタの特性を調べたところ、1mA のとき
のバリスタ電圧が100V、 0.1mAと1mA の非直線係数が2
0、静電容量が10pFおよび tanδが 3.0％であった。
系チップ・バリスタの特性を調べたところ、1mA のとき
のバリスタ電圧が100V、 0.1mAと1mA の非直線係数が2
0、静電容量が10pFおよび tanδが 3.0％であった。
【００１３】
【実施例２】 本実施例では、まず、実施例１と同様に
して厚さ0.60mm、長さ2.00mm、幅1.15mmの角板状のＺｎ
Ｏセラミック１を得、得られたＺｎＯセラミック１の表
面中央部に、幅0.50mm、厚さ25μｍで、角板を周回させ
てエポキシ樹脂２１を塗布した。その後、これを 200℃
で乾燥し、該樹脂２１を硬化させた（図５）。次いで、
該ＺｎＯセラミック１におけるエポキシ樹脂２１が塗布
されていない部分に電解ニッケルメッキ処理を施し、膜
厚10μｍのニッケル電極３を構成した（図６）。その後
さらに、ニッケル電極３とエポキシ樹脂２１との境界部
分を覆い塞ぐため、再度表面中央部にエポキシ樹脂２２
を幅1.00mm、厚さ25μｍで角板を周回させてエポキシ樹
脂２２を塗布した後、 200℃で乾燥し、該樹脂２２を硬
化させた（図７）。最後に、ニッケル電極３上に半田メ
ッキを施し、ＺｎＯを主成分とする角板状のチップ・バ
リスタを得た。
して厚さ0.60mm、長さ2.00mm、幅1.15mmの角板状のＺｎ
Ｏセラミック１を得、得られたＺｎＯセラミック１の表
面中央部に、幅0.50mm、厚さ25μｍで、角板を周回させ
てエポキシ樹脂２１を塗布した。その後、これを 200℃
で乾燥し、該樹脂２１を硬化させた（図５）。次いで、
該ＺｎＯセラミック１におけるエポキシ樹脂２１が塗布
されていない部分に電解ニッケルメッキ処理を施し、膜
厚10μｍのニッケル電極３を構成した（図６）。その後
さらに、ニッケル電極３とエポキシ樹脂２１との境界部
分を覆い塞ぐため、再度表面中央部にエポキシ樹脂２２
を幅1.00mm、厚さ25μｍで角板を周回させてエポキシ樹
脂２２を塗布した後、 200℃で乾燥し、該樹脂２２を硬
化させた（図７）。最後に、ニッケル電極３上に半田メ
ッキを施し、ＺｎＯを主成分とする角板状のチップ・バ
リスタを得た。
【００１４】上記のようにして得られたチップ・バリス
タの特性を調べたところ、1mA のときのバリスタ電圧が
100V、 0.1mAと1mA の非直線係数が20、静電容量が 7pF
および tanδが 3.0％であった。
タの特性を調べたところ、1mA のときのバリスタ電圧が
100V、 0.1mAと1mA の非直線係数が20、静電容量が 7pF
および tanδが 3.0％であった。
【００１５】
【実施例３】本実施例では、外装２層品である本発明の
チップ・バリスタを20個用意し、それぞれのサンプルに
ついて半田付け（前処理を含む）を行い、バリスタ電圧
の変化率（％）を測定し、その結果を表１に示した。ま
た、上記変化率が±10％以上であったものを不良として
不良率（％）を算出し、その結果を表１に併記した。な
お、本実施例においては、比較のため外装１層品である
従来のチップ・バリスタ、および裸品であるチップ・バ
リスタをそれぞれ20個ずつ用意し、上記同様の測定を行
い、その結果を表１に併記した。
チップ・バリスタを20個用意し、それぞれのサンプルに
ついて半田付け（前処理を含む）を行い、バリスタ電圧
の変化率（％）を測定し、その結果を表１に示した。ま
た、上記変化率が±10％以上であったものを不良として
不良率（％）を算出し、その結果を表１に併記した。な
お、本実施例においては、比較のため外装１層品である
従来のチップ・バリスタ、および裸品であるチップ・バ
リスタをそれぞれ20個ずつ用意し、上記同様の測定を行
い、その結果を表１に併記した。
【００１６】
【表１】 （条件‥‥半田：共晶半田、フラックス：塩素系電子部
品用フラックス、温度： 260℃、回数：３秒×３回）
品用フラックス、温度： 260℃、回数：３秒×３回）
【００１７】表１からもわかるように、本発明のチップ
・バリスタは従来の外装一層品や裸品と比較してバリス
タ電圧の変化率が極めて小さく、その不良率（％）は０
％であり、極めて信頼性の高いものであった。
・バリスタは従来の外装一層品や裸品と比較してバリス
タ電圧の変化率が極めて小さく、その不良率（％）は０
％であり、極めて信頼性の高いものであった。
【００１８】
【発明の効果】本発明のチップ・バリスタは、フラック
スの影響を受けにくくなったため、バリスタ電圧の変動
が極めて小さくなった。そのため、本発明のチップ・バ
リスタは電子機器の小型化および高信頼化に大きく寄与
し得るものである。
スの影響を受けにくくなったため、バリスタ電圧の変動
が極めて小さくなった。そのため、本発明のチップ・バ
リスタは電子機器の小型化および高信頼化に大きく寄与
し得るものである。
【図１】本発明のチップ・バリスタの一例を示す側断面
図である。
図である。
【図２】本発明のチップ・バリスタの製造方法の一例を
段階的に示した図であって、円柱状のＺｎＯセラミック
の表面中央部に周回帯状エポキシ樹脂が塗布された態様
を示す斜視図である。
段階的に示した図であって、円柱状のＺｎＯセラミック
の表面中央部に周回帯状エポキシ樹脂が塗布された態様
を示す斜視図である。
【図３】本発明のチップ・バリスタの製造方法の一例を
段階的に示した図であって、図２のＺｎＯセラミックに
おけるエポキシ樹脂未塗布部分にニッケル電極が形成さ
れた態様を示す斜視図である。
段階的に示した図であって、図２のＺｎＯセラミックに
おけるエポキシ樹脂未塗布部分にニッケル電極が形成さ
れた態様を示す斜視図である。
【図４】本発明のチップ・バリスタの製造方法の一例を
段階的に示した図であって、図３の素子の表面中央部に
さらに周回帯状エポキシ樹脂が塗布された態様を示す斜
視図である。
段階的に示した図であって、図３の素子の表面中央部に
さらに周回帯状エポキシ樹脂が塗布された態様を示す斜
視図である。
【図５】本発明のチップ・バリスタの製造方法の別の一
例を段階的に示した図であって、角板状のＺｎＯセラミ
ックの表面中央部に周回帯状エポキシ樹脂が塗布された
態様を示す斜視図である。
例を段階的に示した図であって、角板状のＺｎＯセラミ
ックの表面中央部に周回帯状エポキシ樹脂が塗布された
態様を示す斜視図である。
【図６】本発明のチップ・バリスタの製造方法の別の一
例を段階的に示した図であって、図５のＺｎＯセラミッ
クにおけるエポキシ樹脂未塗布部分にニッケル電極が形
成された態様を示す斜視図である。
例を段階的に示した図であって、図５のＺｎＯセラミッ
クにおけるエポキシ樹脂未塗布部分にニッケル電極が形
成された態様を示す斜視図である。
【図７】本発明のチップ・バリスタの製造方法の一例を
段階的に示した図であって、図６の素子の表面中央部に
さらに周回帯状エポキシ樹脂が塗布された態様を示す斜
視図である。
段階的に示した図であって、図６の素子の表面中央部に
さらに周回帯状エポキシ樹脂が塗布された態様を示す斜
視図である。
１‥‥‥ＺｎＯセラミック２１，２２‥‥‥エポキシ樹脂（第１外装塗料層、第２
外装塗料層） ３‥‥‥ニッケル電極 ４‥‥‥半田
外装塗料層） ３‥‥‥ニッケル電極 ４‥‥‥半田
Claims (1)
- 【請求項１】 チップ状のＺｎＯセラミック表面に、対
向する一対の端面以外の側面中央部を通ってチップ状の
セラミックを周回する帯状の第１外装塗料層と、該第１
外装塗料層形成部分以外を被覆する電極層とを有してな
るチップタイプのＺｎＯ系セラミック・バリスタであっ
て、上記第１外装塗料層と電極層との境界部分を完全に
覆い塞ぐ位置に、チップを周回する帯状の第２外装塗料
層が形成されていることを特徴とするチップ・バリス
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3311791A JP2694709B2 (ja) | 1991-10-30 | 1991-10-30 | チップ・バリスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3311791A JP2694709B2 (ja) | 1991-10-30 | 1991-10-30 | チップ・バリスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05129104A JPH05129104A (ja) | 1993-05-25 |
| JP2694709B2 true JP2694709B2 (ja) | 1997-12-24 |
Family
ID=18021500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3311791A Expired - Lifetime JP2694709B2 (ja) | 1991-10-30 | 1991-10-30 | チップ・バリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2694709B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3449599B2 (ja) | 1999-03-26 | 2003-09-22 | Ｔｄｋ株式会社 | 積層チップ型バリスタ |
-
1991
- 1991-10-30 JP JP3311791A patent/JP2694709B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05129104A (ja) | 1993-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10510486B2 (en) | Multilayer ceramic electronic component | |
| EP1997115B1 (en) | Ceramic component element and method for manufacturing the same | |
| US20010017420A1 (en) | Electronic component and manufacturing method thereof | |
| US6362713B1 (en) | Chip inductor, chip inductor array and method of manufacturing same | |
| JPH10284343A (ja) | チップ型電子部品 | |
| US20120223798A1 (en) | Partial conformal coating of electronic ceramic component and method making the same | |
| JPH0266901A (ja) | 非線形電圧依存抵抗器及びその製造方法 | |
| US6343413B1 (en) | Method of manufacturing a chip inductor | |
| US9530565B2 (en) | Electronic component | |
| JP7431798B2 (ja) | バリスタパッシベーション層及びその製造方法 | |
| JP2694709B2 (ja) | チップ・バリスタ | |
| JP2503731B2 (ja) | 低温焼結用誘電体磁器組成物 | |
| JPH10116706A (ja) | チップ型サーミスタ及びその製造方法 | |
| JP2623516B2 (ja) | チップ状サーミスタ | |
| JPH06302406A (ja) | チップ型サーミスタ及びその製造方法 | |
| US5669134A (en) | Method of manufacturing chip inductor | |
| JP3625053B2 (ja) | チップ型サーミスタ及びその製造方法 | |
| JPS593909A (ja) | セラミツクコンデンサ用電極ペ−スト | |
| JPH02109202A (ja) | セラミックインダクタ部品およびセラミックｌｃ部品 | |
| CN112908697B (zh) | 积层陶瓷电容器及其制造方法 | |
| JP3277292B2 (ja) | チップ型サーミスタ及びその製造方法 | |
| JP2745486B2 (ja) | チップ形バリスタおよびその製造方法 | |
| TWI709987B (zh) | 積層陶瓷電容器及其製造方法 | |
| KR100931395B1 (ko) | 세라믹 다기능 감지소자 | |
| JPH08236306A (ja) | チップ型サーミスタとその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970722 |