JP2691103B2 - Lead frame manufacturing method - Google Patents
Lead frame manufacturing methodInfo
- Publication number
- JP2691103B2 JP2691103B2 JP4150725A JP15072592A JP2691103B2 JP 2691103 B2 JP2691103 B2 JP 2691103B2 JP 4150725 A JP4150725 A JP 4150725A JP 15072592 A JP15072592 A JP 15072592A JP 2691103 B2 JP2691103 B2 JP 2691103B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- electrodeposition
- semiconductor integrated
- integrated circuit
- resin layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
Description
【０００１】[0001]
【産業上の利用分野】本発明は、ＩＣ，ＬＳＩ，ＶＬＳ
Ｉ等の高集積化が進む半導体集積回路（チップ）の実装
に用いられるリードフレームの製造方法に係り、特にＬ
ＯＣ（Ｌｅａｄ ｏｎ ｃｈｉｐ）あるいはＣＯＬ（ｃ
ｈｉｐ ｏｎ Ｌｅａｄ）への対応品の製造コストの低
減、ならびに接着位置精度の向上を図り得るようにした
リードフレームの製造方法に関するものである。BACKGROUND OF THE INVENTION The present invention relates to ICs, LSIs, VLSs.
The present invention relates to a manufacturing method of a lead frame used for mounting a semiconductor integrated circuit (chip) which is highly integrated such as I, especially L
OC (Lead on chip) or COL (c
The present invention relates to a lead frame manufacturing method capable of reducing the manufacturing cost of a product compatible with "hip on Lead" and improving the bonding position accuracy.
【０００２】[0002]
【従来の技術】一般に、ＩＣ，ＬＳＩ，ＶＬＳＩ等の半
導体集積回路の実装には、リードフレームが多く用いら
れている。このリードフレームは、通常、中心部に形成
されたアイランドと、アイランドの周囲に形成されたイ
ンナーリードとから成っており、半導体集積回路はアイ
ランド上にダイボンディングされる。2. Description of the Related Art Generally, a lead frame is often used for mounting a semiconductor integrated circuit such as an IC, an LSI, a VLSI. This lead frame usually consists of an island formed in the center and inner leads formed around the island, and the semiconductor integrated circuit is die-bonded onto the island.
【０００３】そういう中で、最近では、アイランドに相
当する部分がなく、リード表面の下方もしくは上方に半
導体集積回路が設けられる、前記のいわゆるＬＯＣある
いはＣＯＬ対応のリードフレームが開発されてきてい
る。このＬＯＣあるいはＣＯＬ構造にすることの長所と
しては、多様なパッケージへの製品展開、高速動作や多
ビット版同時出力時の雑音対策、半導体集積回路の大形
化への対応、リードフレーム設計時間の短縮化等があ
り、最先端の半導体集積回路を造り出す上での多くの問
題点を解決することに、多大な効果が期待できるもので
ある。Under such circumstances, recently, a so-called LOC or COL compatible lead frame has been developed in which a semiconductor integrated circuit is provided below or above the lead surface without a portion corresponding to an island. The advantages of adopting this LOC or COL structure include product development in various packages, noise countermeasures for high-speed operation and simultaneous output of multi-bit versions, support for larger semiconductor integrated circuits, and lead frame design time. Due to the shortening and the like, a great effect can be expected in solving many problems in producing the most advanced semiconductor integrated circuit.
【０００４】ところで、現状では、リードフレームに半
導体集積回路を接着して搭載する場合に、ポリイミド両
面テープを使用している。By the way, at present, a polyimide double-sided tape is used when a semiconductor integrated circuit is bonded and mounted on a lead frame.
【０００５】しかしながら、このような実装方法では、
ポリイミド両面テープそれ自体が高価であるばかりでな
く、そのポリイミド両面テープを切ってリードフレーム
に貼り付けるための接着装置も高いことから、低コスト
を要求されるリードフレームには不適である。However, in such a mounting method,
Not only is the polyimide double-sided tape itself expensive, but also the adhesive device for cutting and sticking the polyimide double-sided tape to the lead frame is expensive, so it is unsuitable for lead frames requiring low cost.
【０００６】また、ポリイミド両面テープをリードフレ
ームに貼り付ける場合に、その貼り付け部分（リード）
の形状が特異な形状の時には、接着絶縁部分が制限され
て絶縁処理を施し難く、接着位置精度の上からも問題が
ある。When the polyimide double-sided tape is attached to the lead frame, the attached portion (lead)
When the shape is a peculiar shape, the adhesive insulating portion is limited and it is difficult to perform the insulating treatment, and there is a problem in terms of the accuracy of the adhesive position.
【０００７】[0007]
【発明が解決しようとする課題】以上のように、従来の
リードフレームの製造方法においては、製造コストが高
いばかりでなく、接着位置精度も低いという問題があっ
た。As described above, in the conventional lead frame manufacturing method, not only the manufacturing cost is high, but also the bonding position accuracy is low.
【０００８】本発明は、上記のような問題点を解決する
ために成されたものであり、その目的は、製造コストの
低減、ならびに接着位置精度の向上を図ることが可能な
リードフレームの製造方法を提供することにある。The present invention has been made to solve the above problems, and an object of the present invention is to manufacture a lead frame capable of reducing the manufacturing cost and improving the bonding position accuracy. To provide a method.
【０００９】[0009]
【課題を解決するための手段】上記の目的を達成するた
めに、ＩＣ，ＬＳＩ，ＶＬＳＩ等の半導体集積回路の実
装に用いられるリードフレームを製造する方法におい
て、まず、請求項１に記載の発明では、リードフレーム
本体の被電着処理部分以外の部分をマスクし、その後電
着樹脂を電着処理して半導体集積回路取付け用の接着絶
縁層である部分電着樹脂層を形成するようにしている。In order to achieve the above object, in a method of manufacturing a lead frame used for mounting a semiconductor integrated circuit such as IC, LSI, VLSI, etc., first, the invention according to claim 1 Then, mask the part of the lead frame body other than the electrodeposition-treated part, and then electrodeposition the electrodeposition resin to form a partial electrodeposition resin layer that is an adhesive insulating layer for mounting the semiconductor integrated circuit. There is.
【００１０】ここで、特に上記電着樹脂を電着処理した
後に、半硬化処理を行なうようにしている。Here, in particular, the semi-curing treatment is performed after the electrodeposition resin is subjected to the electrodeposition treatment.
【００１１】一方、請求項３に記載の発明では、リード
フレーム本体に電着レジストを電着処理して電着樹脂層
を形成し、その後必要部分のみをフォトリソグラフィ工
程でパターニングして半導体集積回路取付け用の接着絶
縁層である部分電着樹脂層を形成するようにしている。On the other hand, according to the third aspect of the present invention, an electrodeposition resist is electrodeposited on the main body of the lead frame to form an electrodeposition resin layer, and then only a necessary portion is patterned by a photolithography process to form a semiconductor integrated circuit. A partial electrodeposition resin layer, which is an adhesive insulating layer for attachment, is formed.
【００１２】ここで、特に上記電着レジストを電着処理
した後に、半硬化処理を行なうようにしている。Here, in particular, after the electrodeposition resist is subjected to the electrodeposition treatment, the semi-curing treatment is performed.
【００１３】[0013]
【作用】従って、本発明のリードフレームの製造方法に
おいては、半導体集積回路取付け用の接着絶縁層である
部分電着樹脂層を、リードフレーム本体の被電着処理部
分以外の部分をマスクし、その後電着樹脂を電着処理す
るか、若しくは、リードフレーム本体に電着レジストを
電着処理して電着樹脂層を形成し、その後必要部分のみ
をフォトリソグラフィ工程でパターニングして形成する
ことにより、従来のような前記ポリイミド両面テープに
よる接着とは異なり、電着樹脂層を極めて低コストで形
成でき、しかも接着位置精度の向上を図れ、信頼性も高
いものを得ることができる。Therefore, in the method of manufacturing a lead frame according to the present invention, the partially electrodeposited resin layer, which is an adhesive insulating layer for mounting the semiconductor integrated circuit, is masked on a portion of the lead frame body other than the portion to be electrodeposited, After that, the electrodeposition resin is electrodeposited, or the electrodeposition resist is electrodeposited on the lead frame body to form an electrodeposition resin layer, and then only the necessary portions are patterned by a photolithography process. Unlike the conventional bonding using the above-mentioned polyimide double-sided tape, the electrodeposition resin layer can be formed at an extremely low cost, and the bonding position accuracy can be improved and the reliability can be obtained.
【００１４】なお、選択的に電着処理を施すためのマス
クとしては、従来のリードフレームの製造に使用されて
いた部分めっき用マスク、もしくはその技術を容易に転
用することが可能であり、マスクに係わる費用や無駄の
心配もなく好都合も得られる。As a mask for selectively performing electrodeposition treatment, a mask for partial plating used in the manufacture of conventional lead frames or the technique thereof can be easily diverted. There is no need to worry about the costs and waste associated with, and it is convenient.
【００１５】[0015]
【実施例】以下、本発明の第１の実施例について図面を
参照して詳細に説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A first embodiment of the present invention will be described in detail below with reference to the drawings.
【００１６】図１は、本発明によるＣＯＬ構造のリード
フレームにＩＣ，ＬＳＩ，ＶＬＳＩ等の半導体集積回路
を実装した場合の構成例を示す断面図である。FIG. 1 is a cross-sectional view showing a configuration example in which a semiconductor integrated circuit such as IC, LSI, VLSI is mounted on a lead frame having a COL structure according to the present invention.
【００１７】本実施例の第１の実施例によるリードフレ
ームの具体的な作製方法について説明する。A specific method of manufacturing the lead frame according to the first embodiment of this embodiment will be described.
【００１８】まず、４２合金製のリードフレーム本体の
リード１の被電着処理部分以外の部分（本例では、リー
ドフレーム本体の表面、裏面、断面およびコーナーエッ
ジ部）を、電着用マスクとして、部分めっき用マスク
（例えば、シリコンゴム／カラエポにより構成する）を
代用してマスクし、電着樹脂（アクリル系樹脂、例えば
アクリルメラミン樹脂：東亜合成製アロンＥＤＲ−４０
００）を用いて電着処理し、半導体集積回路取付け用の
接着絶縁層である厚さ１０〜３０μｍの部分電着樹脂層
２を形成する。First, a portion other than the portion to be electrodeposited of the lead 1 of the 42 alloy lead frame body (in this example, the front surface, the back surface, the cross section and the corner edge portion of the lead frame body) is used as an electrodeposition mask. A mask for partial plating (for example, composed of silicon rubber / kara epo) is used as a substitute, and an electrodeposition resin (acrylic resin, for example, acrylic melamine resin: Aaron EDR-40 manufactured by Toagosei) is used.
00) to form a partial electrodeposition resin layer 2 having a thickness of 10 to 30 μm, which is an adhesive insulating layer for attaching a semiconductor integrated circuit.
【００１９】次に、リードフレーム本体の表面のみを、
摂氏８０度の温度で５分間簡単に熱風乾燥して、部分電
着樹脂層２の半硬化処理を行なう。ここで半硬化処理を
行なうのは、表面のタック性をある程度下げて作業性を
よくするためである。Next, only the surface of the lead frame body is
The partially electrodeposited resin layer 2 is semi-cured by briefly drying with hot air at a temperature of 80 degrees Celsius for 5 minutes. The semi-curing treatment is performed here to improve the workability by lowering the tackiness of the surface to some extent.
【００２０】次に、以上のようにして作製したリードフ
レーム本体のリード１の表面に形成された半硬化状態
（Ｂステージ）の部分電着樹脂層２上に、半導体集積回
路（ＩＣチップ等）３を圧着し、摂氏１５０度の温度で
２０分間、部分電着樹脂層２の本硬化処理を行ない、半
導体集積回路３をリードフレーム本体のリード１にダイ
ボンディングする。Next, a semiconductor integrated circuit (IC chip or the like) is formed on the partially cured resin layer 2 in the semi-cured state (B stage) formed on the surface of the lead 1 of the lead frame body manufactured as described above. 3 is pressure-bonded, the main electrodeposition resin layer 2 is fully cured at a temperature of 150 ° C. for 20 minutes, and the semiconductor integrated circuit 3 is die-bonded to the lead 1 of the lead frame body.
【００２１】次に、直径３０μｍの金（Ａｕ）ワイヤー
を用いて、半導体集積回路３とリードフレーム本体のリ
ード１とを、ワイヤーボンディング４により接続する。Next, the semiconductor integrated circuit 3 and the lead 1 of the lead frame body are connected by wire bonding 4 using a gold (Au) wire having a diameter of 30 μm.
【００２２】しかる後に、このリードフレーム本体を樹
脂５でパッケージ封止することにより、ＣＯＬ構造の半
導体装置を作製する。Thereafter, the lead frame body is sealed with a resin 5 to form a semiconductor device having a COL structure.
【００２３】かかるリードフレームの製造方法において
は、半導体集積回路取付け用の接着層である部分電着樹
脂層２を、リードフレーム本体のリード１の被電着処理
部分以外の部分を部分めっき用マスクでマスクし、電着
樹脂を電着処理して形成することにより、従来のような
前記ポリイミド両面テープによる接着とは異なり、ポリ
イミド両面テープよりもはるかに安い電着樹脂を用い
て、部分電着樹脂層２を極めて低コストで形成できる。In this method of manufacturing a lead frame, the partial electrodeposition resin layer 2 which is an adhesive layer for mounting the semiconductor integrated circuit is used, and the portion of the lead frame body other than the electrodeposition-treated portion of the lead 1 is a mask for partial plating. Unlike the conventional adhesion with the polyimide double-sided tape as described above, the electrodeposition resin is much cheaper than the polyimide double-sided tape, and the partial electrodeposition is performed by masking with The resin layer 2 can be formed at an extremely low cost.
【００２４】また、部分電着樹脂層２を電着処理で形成
することにより、リードフレーム本体のリード１の表
面、裏面はもとより、断面およびコーナーエッジ部にも
部分電着樹脂層２を形成できる。これにより、インナー
リード部が固定されることにより、接着位置精度を高め
ることができ、信頼性も高いものが得られる。Further, by forming the partial electrodeposition resin layer 2 by the electrodeposition treatment, the partial electrodeposition resin layer 2 can be formed not only on the front and back surfaces of the leads 1 of the lead frame body but also on the cross section and the corner edge portion. . As a result, the inner lead portion is fixed, so that the accuracy of the bonding position can be increased and the reliability is high.
【００２５】さらに、ダイシェア強度を測定した結果、
１０〜１５ｋｇ程度の強度が得られており、通常の銀
（Ａｇ）ペースト等を用いたダイボンディングの場合と
同等であった。Further, as a result of measuring the die shear strength,
A strength of about 10 to 15 kg was obtained, which was equivalent to the case of die bonding using a normal silver (Ag) paste or the like.
【００２６】さらにまた、ＣＯＬ構造の半導体装置用リ
ードフレームに適用した場合、封止樹脂５との密着性が
向上する。Furthermore, when applied to a lead frame for a semiconductor device having a COL structure, the adhesion with the sealing resin 5 is improved.
【００２７】上述したように、本実施例では、ＣＯＬ構
造のリードフレームを製造するに際して、リードフレー
ム本体のリード１の被電着処理部分以外の部分を部分め
っき用マスクでマスクし、その後電着樹脂を電着処理し
て半導体集積回路３取付け用の接着絶縁層である部分電
着樹脂層２を形成するようにしたものである。As described above, in the present embodiment, when manufacturing a lead frame having a COL structure, the lead frame body is masked with a portion of the lead 1 other than the portion to be subjected to electrodeposition with a mask for partial plating, and then electrodeposited. The resin is electrodeposited to form the partially electrodeposited resin layer 2 which is an adhesive insulating layer for mounting the semiconductor integrated circuit 3.
【００２８】従って、次のような種々の効果が得られる
ものである。Therefore, the following various effects can be obtained.
【００２９】（ａ）半導体集積回路取付け用の接着絶縁
層である部分電着樹脂層２を、電着樹脂を電着処理して
形成しているので、従来のような前記ポリイミド両面テ
ープによる接着とは異なり、ポリイミド両面テープより
もはるかに安い電着樹脂を用いて、部分電着樹脂層２を
極めて低コストで形成することが可能となる。(A) Since the partial electrodeposition resin layer 2 which is an adhesive insulating layer for attaching a semiconductor integrated circuit is formed by electrodeposition of an electrodeposition resin, the conventional adhesion using the above-mentioned polyimide double-sided tape. Unlike the above, it becomes possible to form the partial electrodeposition resin layer 2 at an extremely low cost by using an electrodeposition resin that is much cheaper than the polyimide double-sided tape.
【００３０】（ｂ）また、上記理由により、従来のよう
に高価な接着装置が不要となり、より一層低コストでリ
ードフレームを作製することが可能となる。(B) Further, for the above reason, an expensive bonding device unlike the conventional one is not required, and the lead frame can be manufactured at a lower cost.
【００３１】（ｃ）部分電着樹脂層２を電着処理で形成
しているので、リードフレーム本体のリード１の表面、
裏面はもとより、断面およびコーナーエッジ部にも部分
電着樹脂層２を形成できるため、インナーリード部が固
定されることにより、接着位置精度を高めることが可能
となり、信頼性も高いものを得ることができる。(C) Since the partial electrodeposition resin layer 2 is formed by the electrodeposition process, the surface of the lead 1 of the lead frame body,
Since the partially electrodeposited resin layer 2 can be formed not only on the back surface but also on the cross section and the corner edge portion, by fixing the inner lead portion, it is possible to improve the bonding position accuracy and obtain a highly reliable product. You can
【００３２】（ｄ）ＣＯＬ構造のリードフレームに適用
しているので、封止樹脂５との密着性を向上することが
可能となる。(D) Since it is applied to the lead frame having the COL structure, the adhesion with the sealing resin 5 can be improved.
【００３３】次に、本発明の第２の実施例について説明
する。Next, a second embodiment of the present invention will be described.
【００３４】図２は、本発明の第２の実施例によるＬＯ
Ｃ構造のリードフレームにＩＣ，ＬＳＩ，ＶＬＳＩ等の
半導体集積回路を実装した場合の構成例を示す断面図で
ある。FIG. 2 shows an LO according to the second embodiment of the present invention.
It is sectional drawing which shows the structural example at the time of mounting semiconductor integrated circuits, such as IC, LSI, VLSI, on the lead frame of C structure.
【００３５】本実施例によるリードフレームの具体的な
作製方法について説明する。A specific method for manufacturing the lead frame according to this embodiment will be described.
【００３６】まず、４２合金製のリードフレーム本体の
リード１１に、電着レジスト（アクリル系電着レジス
ト、例えば日本石油化学製電着フォトレジスト：オリゴ
ＥＤ−ＵＶ３４３）を用いて電着処理し、厚さ１０〜３
０μｍの電着樹脂層を形成する。First, the lead 11 of the lead frame body made of 42 alloy was subjected to electrodeposition treatment using an electrodeposition resist (acrylic electrodeposition resist, for example, electrodeposition photoresist manufactured by Nippon Petrochemical: Oligo ED-UV343), Thickness 10-3
An electrodeposition resin layer of 0 μm is formed.
【００３７】次に、リードフレーム本体の裏面のみを、
摂氏１００度の温度で５分間簡単に熱風乾燥して、電着
樹脂層の半硬化処理を行なう。Next, only the back surface of the lead frame body is
The electrodeposition resin layer is semi-cured by briefly drying with hot air at a temperature of 100 degrees Celsius for 5 minutes.
【００３８】しかる後に、上記電着樹脂層の必要部分の
み（本例では、リードフレーム本体の表面、裏面、断面
およびコーナーエッジ部）をフォトリソグラフィ工程で
パターニングして、半導体集積回路取付け用の接着絶縁
層である部分電着樹脂層１２を形成する。Thereafter, only the necessary portions of the electrodeposition resin layer (in this example, the front surface, the back surface, the cross section, and the corner edge portions of the lead frame body) are patterned by a photolithography process to bond the semiconductor integrated circuit for attachment. The partial electrodeposition resin layer 12 which is an insulating layer is formed.
【００３９】次に、以上のようにして作製したリードフ
レーム本体のリード１の裏面に形成された半硬化状態
（Ｂステージ）の部分電着樹脂層１２上に、半導体集積
回路（ＩＣチップ等）１３を圧着し、摂氏２００度の温
度で１０分間、部分電着樹脂層１２の本硬化処理を行な
い、半導体集積回路１３をリードフレーム本体のリード
１１にダイボンディングする。Next, a semiconductor integrated circuit (IC chip or the like) is formed on the partially cured resin layer 12 in the semi-cured state (B stage) formed on the back surface of the lead 1 of the lead frame body manufactured as described above. 13 is pressure-bonded, the partial electrodeposition resin layer 12 is fully cured at a temperature of 200 ° C. for 10 minutes, and the semiconductor integrated circuit 13 is die-bonded to the lead 11 of the lead frame body.
【００４０】次に、直径３０μｍの金（Ａｕ）ワイヤー
を用いて、半導体集積回路１３とリードフレーム本体の
リード１１とを、ワイヤーボンディング１４により接続
する。Next, using a gold (Au) wire having a diameter of 30 μm, the semiconductor integrated circuit 13 and the lead 11 of the lead frame body are connected by wire bonding 14.
【００４１】しかる後に、このリードフレーム本体を樹
脂１５でパッケージ封止することにより、ＬＯＣ構造の
半導体装置を作製する。Thereafter, the lead frame body is packaged with a resin 15 to manufacture a semiconductor device having a LOC structure.
【００４２】かかるリードフレームの製造方法において
は、半導体集積回路取付け用の接着層である部分電着樹
脂層１２を、リードフレーム本体に電着レジストを電着
処理して電着樹脂層を形成し、その後必要部分のみをフ
ォトリソグラフィ工程でパターニングして形成すること
により、従来のような前記ポリイミド両面テープによる
接着とは異なり、ポリイミド両面テープよりもはるかに
安い電着樹脂を用いて、部分電着樹脂層２を極めて低コ
ストで形成できる。In such a lead frame manufacturing method, the electrodeposition resin layer 12 which is an adhesive layer for mounting a semiconductor integrated circuit is formed on the lead frame body by electrodeposition of an electrodeposition resist. , Then, by patterning only the necessary parts in the photolithography process, unlike the conventional adhesion with the polyimide double-sided tape, using a much cheaper electrodeposition resin than the polyimide double-sided tape, partial electrodeposition The resin layer 2 can be formed at an extremely low cost.
【００４３】また、部分電着樹脂層１２を電着処理で形
成することにより、リードフレーム本体のリード１の表
面、裏面はもとより、断面およびコーナーエッジ部にも
部分電着樹脂層１２を形成できる。これにより、インナ
ーリード部が固定されることにより、接着位置精度を高
めることができ、信頼性も高いものが得られる。By forming the partial electrodeposition resin layer 12 by the electrodeposition treatment, the partial electrodeposition resin layer 12 can be formed not only on the front surface and the back surface of the lead 1 of the lead frame body but also on the cross section and the corner edge portion. . As a result, the inner lead portion is fixed, so that the accuracy of the bonding position can be increased and the reliability is high.
【００４４】さらに、ダイシェア強度を測定した結果、
前記実施例の場合と同様に、１０〜１５ｋｇ程度の強度
が得られており、通常の銀（Ａｇ）ペースト等を用い、
リードフレームアイランド部にダイボンディングの場合
と同等であった。Furthermore, as a result of measuring the die shear strength,
Similar to the case of the above embodiment, a strength of about 10 to 15 kg is obtained, and a normal silver (Ag) paste or the like is used.
It was equivalent to the case of die bonding on the lead frame island.
【００４５】さらにまた、ＬＯＣ構造の半導体装置用リ
ードフレームに適用した場合、実装中にリード１２が確
実に固定されるため、リード１２相互の短絡が生じない
ばかりでなく、ワイヤボンディング時に、ワイヤーボン
ディング性が向上する。Furthermore, when applied to a lead frame for a semiconductor device having a LOC structure, the leads 12 are securely fixed during mounting, so that not only a short circuit between the leads 12 does not occur, but also wire bonding is performed at the time of wire bonding. The property is improved.
【００４６】上述したように、本実施例では、ＬＯＣ構
造のリードフレームを製造するに際して、リードフレー
ム本体に電着レジストを電着処理して電着樹脂層を形成
し、その後必要部分のみをフォトリソグラフィ工程でパ
ターニングして半導体集積回路取付け用の接着絶縁層で
ある部分電着樹脂層１２を形成するようにしたものであ
る。As described above, in the present embodiment, when manufacturing the lead frame having the LOC structure, the lead frame body is subjected to the electrodeposition treatment with the electrodeposition resist to form the electrodeposition resin layer, and then only the necessary portion is photo-treated. The partial electrodeposition resin layer 12 which is an adhesive insulating layer for attaching a semiconductor integrated circuit is formed by patterning in a lithography process.
【００４７】従って、前記実施例の場合と同様の効果が
得られる他、ＬＯＣ構造のリードフレームに適用してい
るので、実装中にリード１２が確実に固定されるため、
リード１２相互の短絡が生じない。さらに、ワイヤーボ
ンディング時に、ワイヤーボンディング性を向上するこ
とが可能となる。Therefore, in addition to obtaining the same effect as in the case of the above-mentioned embodiment, since it is applied to the lead frame having the LOC structure, the lead 12 is securely fixed during mounting.
A short circuit between the leads 12 does not occur. Further, it becomes possible to improve wire bondability during wire bonding.
【００４８】尚、上記各実施例では、リードフレーム本
体上の部分電着樹脂層２，１２の半硬化状態（Ｂステー
ジ）の接着性（タック性）を利用することにより、半導
体集積回路３，１３をダイボンディングする場合につい
て説明したが、これに限られないことは言うまでもな
い。In each of the above embodiments, the semi-cured state (B stage) adhesiveness (tackiness) of the partially electrodeposited resin layers 2 and 12 on the lead frame main body is used to obtain the semiconductor integrated circuits 3 and 3. Although the case of die bonding 13 has been described, it goes without saying that the invention is not limited to this.
【００４９】また、上記第１の実施例では、部分めっき
用マスクを、シリコンゴム／カラエポにより構成する場
合について説明したが、これに限られないことも言うま
でもない。Further, in the above-mentioned first embodiment, the case where the mask for partial plating is made of silicon rubber / colored epoxy has been described, but it goes without saying that it is not limited to this.
【００５０】さらに、上記各実施例では、電着樹脂ある
いは電着レジストとして、アクリル系のものを用いる場
合について説明したが、これに限らず例えばエポキシ系
の電着樹脂あるいは電着レジストを用いるようにしても
よい。通常、半導体集積回路のモールドには、エポキシ
系樹脂が用いられているため、むしろ本発明においても
エポキシ系電着樹脂を用いることにより、密着性はさら
に向上する。Furthermore, in each of the above embodiments, the case where an acrylic resin is used as the electrodeposition resin or the electrodeposition resist has been described, but the present invention is not limited to this, and an epoxy electrodeposition resin or electrodeposition resist may be used. You may Usually, an epoxy resin is used for the mold of the semiconductor integrated circuit. Therefore, in the present invention as well, the adhesion is further improved by using the epoxy electrodeposition resin.
【００５１】さらにまた、上記各実施例では、リードフ
レーム本体の表面、裏面、断面およびコーナーエッジ部
に部分電着樹脂層２，１２を形成する場合について説明
したが、部分電着樹脂層２，１２を形成する部分として
は、少なくともリードフレーム本体の表面または裏面、
すなわち半導体集積回路３，１３を固定する側の面に形
成すればよい。Furthermore, in each of the above embodiments, the case where the partial electrodeposition resin layers 2 and 12 are formed on the front surface, the back surface, the cross section and the corner edge portion of the lead frame main body has been described. The part forming 12 is at least the front surface or the back surface of the lead frame body,
That is, it may be formed on the surface on which the semiconductor integrated circuits 3 and 13 are fixed.
【００５２】[0052]
【発明の効果】以上説明したように本発明によれば、Ｉ
Ｃ，ＬＳＩ，ＶＬＳＩ等の半導体集積回路の実装に用い
られるリードフレームを製造するに際して、リードフレ
ーム本体の被電着処理部分以外の部分をマスクし、その
後電着樹脂を電着処理して半導体集積回路取付け用の接
着絶縁層である部分電着樹脂層を形成するか、若しく
は、リードフレーム本体に電着レジストを電着処理して
電着樹脂層を形成し、その後必要部分のみをフォトリソ
グラフィ工程でパターニングして半導体集積回路取付け
用の接着絶縁層である部分電着樹脂層を形成するように
したので、製造コストの低減、ならびに接着位置精度の
向上を図ることが可能なリードフレームの製造方法が提
供できる。As described above, according to the present invention, I
When manufacturing a lead frame used for mounting a semiconductor integrated circuit such as C, LSI, VLSI, etc., a portion of the lead frame body other than the portion to be electrodeposited is masked, and then an electrodeposition resin is electrodeposited to perform semiconductor integration. A partial electrodeposition resin layer that is an adhesive insulating layer for circuit attachment is formed, or an electrodeposition resist is electrodeposited on the lead frame body to form an electrodeposition resin layer, and then only the necessary parts are photolithographically processed. Since the partial electrodeposition resin layer, which is an adhesive insulating layer for mounting a semiconductor integrated circuit, is formed by patterning with, a manufacturing method of a lead frame capable of reducing manufacturing cost and improving bonding position accuracy. Can be provided.
【図１】本発明によるＣＯＬ構造のリードフレームに半
導体集積回路を実装した場合の第１の実施例を示す断面
図。FIG. 1 is a sectional view showing a first embodiment in which a semiconductor integrated circuit is mounted on a lead frame having a COL structure according to the present invention.
【図２】本発明によるＬＯＣ構造のリードフレームに半
導体集積回路を実装した場合の第２の実施例を示す断面
図。FIG. 2 is a sectional view showing a second embodiment in which a semiconductor integrated circuit is mounted on a lead frame having a LOC structure according to the present invention.
１…リードフレーム本体のリード、２…部分電着樹脂
層、３…半導体集積回路、４…ワイヤーボンディング、
５…封止樹脂、１１…リードフレーム本体のリード、１
２…部分電着樹脂層、１３…半導体集積回路、１４…ワ
イヤーボンディング、１５…封止樹脂。DESCRIPTION OF SYMBOLS 1 ... Lead of a lead frame main body, 2 ... partial electrodeposition resin layer, 3 ... semiconductor integrated circuit, 4 ... wire bonding,
5 ... Sealing resin, 11 ... Lead of the lead frame body, 1
2 ... Partial electrodeposition resin layer, 13 ... Semiconductor integrated circuit, 14 ... Wire bonding, 15 ... Sealing resin.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 土岐 荘太郎 東京都台東区台東一丁目５番１号 凸版 印刷株式会社内 (72)発明者 足立 充 東京都港区虎ノ門１丁目７番12号 沖電 気工業株式会社内 (72)発明者 山田 茂 東京都港区虎ノ門１丁目７番12号 沖電 気工業株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Shotaro Toki 1-5-1 Taito, Taito-ku, Tokyo Toppan Printing Co., Ltd. (72) Inventor Mitsuru Adachi 1-7-12 Toranomon, Minato-ku, Tokyo Okiden Ki Industrial Co., Ltd. (72) Inventor Shigeru Yamada 1-7-12 Toranomon, Minato-ku, Tokyo Oki Denki Industrial Co., Ltd.
Claims (4)
回路の実装に用いられるリードフレームを製造する方法
において、 前記リードフレーム本体の被電着処理部分以外の部分を
マスクし、その後電着樹脂を電着処理して前記半導体集
積回路取付け用の接着絶縁層である部分電着樹脂層を形
成するようにしたことを特徴とするリードフレームの製
造方法。1. A method of manufacturing a lead frame used for mounting a semiconductor integrated circuit such as an IC, an LSI, a VLSI, etc., wherein a portion of the lead frame body other than a portion to be subjected to electrodeposition is masked, and then an electrodeposition resin is applied. A method of manufacturing a lead frame, characterized in that a partial electrodeposition resin layer, which is an adhesive insulating layer for mounting the semiconductor integrated circuit, is formed by electrodeposition treatment.
方法において、電着樹脂を電着処理した後に、半硬化処
理を行なうようにしたことを特徴とするリードフレーム
の製造方法。2. The method of manufacturing a lead frame according to claim 1, wherein the electrodeposition treatment of the electrodeposition resin is followed by a semi-curing treatment.
回路の実装に用いられるリードフレームを製造する方法
において、 前記リードフレーム本体に電着レジストを電着処理して
電着樹脂層を形成し、その後必要部分のみをフォトリソ
グラフィ工程でパターニングして前記半導体集積回路チ
ップ取付け用の接着絶縁層である部分電着樹脂層を形成
するようにしたことを特徴とするリードフレームの製造
方法。3. A method of manufacturing a lead frame used for mounting a semiconductor integrated circuit such as IC, LSI, VLSI, etc., wherein an electrodeposition resist is electrodeposited on the lead frame body to form an electrodeposition resin layer, After that, only a necessary portion is patterned by a photolithography process to form a partial electrodeposition resin layer which is an adhesive insulating layer for mounting the semiconductor integrated circuit chip, and a method for manufacturing a lead frame.
方法において、電着レジストを電着処理した後に、半硬
化処理を行なうようにしたことを特徴とするリードフレ
ームの製造方法。4. The method of manufacturing a lead frame according to claim 3, wherein a semi-curing process is performed after the electrodeposition resist is electrodeposited.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4150725A JP2691103B2 (en) | 1992-06-10 | 1992-06-10 | Lead frame manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4150725A JP2691103B2 (en) | 1992-06-10 | 1992-06-10 | Lead frame manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05343582A JPH05343582A (en) | 1993-12-24 |
| JP2691103B2 true JP2691103B2 (en) | 1997-12-17 |
Family
ID=15503050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4150725A Expired - Fee Related JP2691103B2 (en) | 1992-06-10 | 1992-06-10 | Lead frame manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2691103B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5025394B2 (en) * | 2007-09-13 | 2012-09-12 | 株式会社東芝 | Semiconductor device and manufacturing method thereof |
-
1992
- 1992-06-10 JP JP4150725A patent/JP2691103B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05343582A (en) | 1993-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4874721A (en) | Method of manufacturing a multichip package with increased adhesive strength | |
| KR100255550B1 (en) | Method for manufacturing dual sided wire bonded integrated circuit chip packages using offset wire bonds and support block cavities | |
| JPH05206203A (en) | Semiconductor package and its manufacture | |
| US5986335A (en) | Semiconductor device having a tapeless mounting | |
| JP2779133B2 (en) | Semiconductor structure with bumps | |
| JPH1168006A (en) | Lead frame, semiconductor device provided therewith, and manufacture of them | |
| US6558981B2 (en) | Method for making an encapsulated semiconductor chip module | |
| JP2691103B2 (en) | Lead frame manufacturing method | |
| KR100751826B1 (en) | Semiconductor device and method of manufacturing the same | |
| JP3151324B2 (en) | Semiconductor device | |
| JPH06112363A (en) | Semiconductor package | |
| JPS5854507B2 (en) | Lead frame manufacturing method | |
| JP2686240B2 (en) | Method for manufacturing resin-encapsulated semiconductor device | |
| JP3220524B2 (en) | Bare chip | |
| KR200169583Y1 (en) | Ball grid array package | |
| JPS5932143A (en) | Manufacture of semiconductor device | |
| JPH08162594A (en) | Composite lead frame and semiconductor package | |
| JP2516707B2 (en) | Compound lead frame | |
| JPH04192450A (en) | Composite lead frame | |
| JP2516709B2 (en) | Compound lead frame | |
| JP3151323B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3039137B2 (en) | Method for manufacturing semiconductor device | |
| JPH11354577A (en) | Manufacture on opened spheric lattice array package technology | |
| JPH06224342A (en) | Lead frame and manufacture thereof | |
| JPS62122257A (en) | Multiple-chip module |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |