JP3151324B2 - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP3151324B2
JP3151324B2 JP945093A JP945093A JP3151324B2 JP 3151324 B2 JP3151324 B2 JP 3151324B2 JP 945093 A JP945093 A JP 945093A JP 945093 A JP945093 A JP 945093A JP 3151324 B2 JP3151324 B2 JP 3151324B2
Authority
JP
Japan
Prior art keywords
alloy
inner lead
semiconductor chip
pad
thermal expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP945093A
Other languages
Japanese (ja)
Other versions
JPH06224359A (en
Inventor
浩子 大瀧
隆夫 藤津
好正 工藤
真也 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toppan Inc
Original Assignee
Toshiba Corp
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toppan Inc filed Critical Toshiba Corp
Priority to JP945093A priority Critical patent/JP3151324B2/en
Publication of JPH06224359A publication Critical patent/JPH06224359A/en
Application granted granted Critical
Publication of JP3151324B2 publication Critical patent/JP3151324B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、IC、LSI、VLS
I等の高集積化が進む半導体集積回路(半導体チップ)
をリードフレームに実装して成る半導体装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an IC, an LSI, and a VLS.
Highly integrated semiconductor integrated circuits (semiconductor chips)
The present invention relates to a semiconductor device in which is mounted on a lead frame.

【0002】[0002]

【従来の技術】一般に、IC,LSI,VLSI等の半
導体チップの実装には、リードフレームが多く用いられ
ている。このリードフレームは、通常、中心部に形成さ
れたアイランドと、アイランドの周囲に形成されたイン
ナーリードとから成っており、半導体チップはアイラン
ド上にダイボンディングされる。
2. Description of the Related Art In general, lead frames are often used for mounting semiconductor chips such as ICs, LSIs, and VLSIs. This lead frame usually includes an island formed at the center and inner leads formed around the island, and the semiconductor chip is die-bonded on the island.

【0003】そういう中で、最近では、アイランドに相
当する部分がなく、リードフレーム表面の下方もしくは
上方に半導体チップが設けられる、いわゆるLOC(le
ad on chip)あるいはCOL(chip on lead)構造のリ
ードフレームを備えた半導体装置が開発されてきてい
る。このLOCあるいはCOL構造にすることの長所と
しては、多様なパッケージへの製品展開、高速動作や多
ビット版同時出力時の雑音対策、半導体チップの大形化
への対応、リードフレーム設計時間の短縮化等があり、
最先端の半導体チップを造り出す上での多くの問題点を
解決することに、多大な効果が期待できるものである。
Under these circumstances, recently, there is no portion corresponding to an island, and a semiconductor chip is provided below or above the surface of a lead frame.
A semiconductor device provided with a lead frame having an ad on chip (COL) or a COL (chip on lead) structure has been developed. Advantages of using this LOC or COL structure include product development in various packages, high-speed operation and noise suppression at the time of simultaneous output of multi-bit versions, support for large semiconductor chips, and reduction of lead frame design time. Etc.,
A great effect can be expected in solving many problems in producing a state-of-the-art semiconductor chip.

【0004】図4はこの種のLOC構造のリードフレー
ムを備えた半導体装置の構成図である。リードフレーム
1には、半導体チップ2が装着されている。このリード
フレーム1は、導電性材料(42合金、あるいは銅材を
その両面から42合金で挟んでなるもの等)から形成さ
れている。
FIG. 4 is a configuration diagram of a semiconductor device having a lead frame having this kind of LOC structure. A semiconductor chip 2 is mounted on the lead frame 1. The lead frame 1 is formed of a conductive material (42 alloy or a copper material sandwiched between 42 alloys on both sides thereof).

【0005】又、このリードフレーム1の各インナーリ
ード3の先端は、半導体チップ2の各電極(アルミニウ
ム電極等、以下、パッドと称する)4に対して位置決め
(アライメント)され、さらに各インナーリード3の先
端と半導体チップ2の各パッド4とが、ボンディングワ
イヤ(AuワイヤやAlワイヤ等)5によりワイヤボン
ディングされてそれぞれ接続されている。
The tip of each inner lead 3 of the lead frame 1 is positioned (aligned) with respect to each electrode (aluminum electrode or the like, hereinafter referred to as a pad) 4 of the semiconductor chip 2, and furthermore, each inner lead 3 is formed. And the respective pads 4 of the semiconductor chip 2 are wire-bonded by bonding wires (Au wire, Al wire, etc.) 5 and connected to each other.

【0006】ここで、各インナーリード3の先端と半導
体チップ2の各パッド4との位置決めは、ワイヤボンデ
ィングを行なう前に、半導体チップ2とインナーリード
3とを、両面接着テープ6により仮止めすることによっ
て行なわれる。
Here, in order to position the tip of each inner lead 3 and each pad 4 of the semiconductor chip 2, the semiconductor chip 2 and the inner lead 3 are temporarily fixed with a double-sided adhesive tape 6 before performing wire bonding. It is done by doing.

【0007】ところで、このようなワイヤボンディング
による接続は、使用するボンディング用キャピラリィ
(針)の外形により、隣接するボンディングワイヤ5間
の最短距離が制約され、半導体チップ2上の各パッド4
間距離を約100μm程度以下に縮小することは困難で
ある。
In connection by such wire bonding, the shortest distance between adjacent bonding wires 5 is restricted by the outer shape of a bonding capillary (needle) to be used.
It is difficult to reduce the distance to about 100 μm or less.

【0008】又、AuワイヤやAlワイヤと半導体チッ
プ2上のパッド4との金属接続のため、加熱、加圧、超
音波振動等の物理的負荷を加える必要があり、時として
はパッド4下の半導体チップ2そのものにダメージを与
えることがある。
Further, in order to connect the Au wire or the Al wire to the pad 4 on the semiconductor chip 2 with a metal, it is necessary to apply a physical load such as heating, pressurizing, ultrasonic vibration, etc. May damage the semiconductor chip 2 itself.

【0009】そこで、上記のような問題点を解消するた
めに、最近では、例えば“特開平4−37149号公
報”に開示されるようなものが提案されてきている。す
なわち、ここに示されているものは、リードフレームの
インナーリードと半導体チップの電極との接続を、金属
メッキ、もしくは導電性の接着剤と金属メッキとの併用
によって行なうものである。
Therefore, in order to solve the above-mentioned problems, recently, for example, one disclosed in Japanese Patent Application Laid-Open No. 4-37149 has been proposed. That is, the connection between the inner lead of the lead frame and the electrode of the semiconductor chip is performed by metal plating or by using a conductive adhesive and metal plating in combination.

【0010】しかしながら、このような接続による半導
体装置では、次のような問題点がある。
However, the semiconductor device having such a connection has the following problems.

【0011】すなわち、半導体チップ2とリードフレー
ム1とを、両面接着テープ6により接着して固定してい
るので、メッキによって両者間の間隔を埋めることがで
きない。又、仮に、間隔を埋めることができたとして
も、メッキ皮膜が等方性に成長する(下方に100μ
m、左右にも100μm程度成長する)ので、パッド4
方向に成長し接続するだけのメッキを施すと、インナー
リード3相互間が接触して短絡してしまう。従って、半
導体チップ2のパッド4とリードフレーム1のインナー
リード3との間に未接触部分が発生して、半導体チップ
2とリードフレーム1との接続が確実に行なわれず、多
ピン化、高密度化に対応する上で問題がある。
That is, since the semiconductor chip 2 and the lead frame 1 are bonded and fixed by the double-sided adhesive tape 6, the gap between them cannot be filled by plating. Further, even if the gap can be filled, the plating film grows isotropically (100 μm downward).
m, and grows about 100 μm on both sides).
If plating is performed only to grow and connect in the direction, the inner leads 3 come into contact with each other and short-circuit. Therefore, a non-contact portion occurs between the pad 4 of the semiconductor chip 2 and the inner lead 3 of the lead frame 1, and the connection between the semiconductor chip 2 and the lead frame 1 is not reliably performed. There is a problem in responding to the change.

【0012】この半導体チップ2のパッド4とリードフ
レーム1のインナーリード3とが未接触で、半導体チッ
プ1とリードフレーム2との十分な接続強度が得られな
いと、モールド、その他の加工時に剥離が発生してしま
う。
If the pads 4 of the semiconductor chip 2 and the inner leads 3 of the lead frame 1 are not in contact with each other and sufficient connection strength between the semiconductor chip 1 and the lead frame 2 cannot be obtained, peeling occurs during molding and other processing. Will occur.

【0013】又、前述したように、半導体装置を製造す
る場合に、半導体チップ2をリードフレーム1のインナ
ーリード3に対して熱圧着により仮止めする際、インナ
ーリード3の先端を半導体チップ2のパッド4に接触さ
せた時に、半導体チップ2のパッド4が損傷するという
問題がある。
As described above, when manufacturing the semiconductor device, when the semiconductor chip 2 is temporarily fixed to the inner lead 3 of the lead frame 1 by thermocompression bonding, the tip of the inner lead 3 is attached to the semiconductor chip 2. There is a problem that the pad 4 of the semiconductor chip 2 is damaged when it comes into contact with the pad 4.

【0014】このように半導体チップ2のパッド4が損
傷すると、その損傷部分からメッキ液等が浸入すること
によって、電極4や配線等の腐食が発生し、半導体チッ
プ2の信頼性が低下してしまう。
When the pad 4 of the semiconductor chip 2 is damaged as described above, the plating solution or the like intrudes from the damaged portion, thereby causing corrosion of the electrodes 4 and wirings, thereby lowering the reliability of the semiconductor chip 2. I will.

【0015】又、仮止めの際に、インナリード3の先端
がパッド4に対して接触するときに、パッド4が損傷す
ることがある。このため、パッド4の損傷部分から電極
やアルミニウム(Al)配線等が腐食する虞がある。
When the tip of the inner lead 3 comes into contact with the pad 4 during the temporary fixing, the pad 4 may be damaged. Therefore, there is a possibility that the electrode, the aluminum (Al) wiring, and the like are corroded from the damaged portion of the pad 4.

【0016】[0016]

【発明が解決しようとする課題】以上のようにリードフ
レーム1に対して半導体チップ2を実装する際に、イン
ナリード3の先端と半導体チップ2上のパッド4との接
続が充分でなく、未接触部分が発生することがある。
又、仮止めの際に、インナリード3の先端がパッド4に
対して接触するときに、パッド4が損傷することがあ
る。
As described above, when mounting the semiconductor chip 2 on the lead frame 1, the connection between the tip of the inner lead 3 and the pad 4 on the semiconductor chip 2 is not sufficient, and Contact areas may occur.
Further, when the tip of the inner lead 3 comes into contact with the pad 4 during the temporary fixing, the pad 4 may be damaged.

【0017】そこで本発明は、インナリードの先端とパ
ッドとの接続を確実するとともにパッドに対する損傷を
防止できる半導体装置を提供することを目的とする。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a semiconductor device which can securely connect a tip of an inner lead to a pad and can prevent damage to the pad.

【0018】[0018]

【課題を解決するための手段】本発明は、電極を有する
半導体チップとリードフレームのインナリードとの間に
両面接着テープを介在させて熱圧着により仮止めし、か
つ半導体チップの電極とインナリードとをめっきにより
接続して成る半導体装置において、少なくともインナリ
ードを、互いに熱膨張率の異なる少なくとも2種類の金
属材を積層し、かつこのうち熱膨脹率の小さい金属材を
電極側に配置して形成して上記目的を達成しようとする
半導体装置である。
SUMMARY OF THE INVENTION According to the present invention, a double-sided adhesive tape is interposed between a semiconductor chip having an electrode and an inner lead of a lead frame, and temporarily fixed by thermocompression bonding. At least two types of metal materials having different coefficients of thermal expansion are laminated, and a metal material having a small coefficient of thermal expansion is arranged on the electrode side. Thus, a semiconductor device that achieves the above object.

【0019】又、本発明は、上記半導体装置において、
インナリードを、第1の金属材、例えば銅合金の熱膨脹
率よりも小さい熱膨脹率を有する第2の金属材、例えば
鉄−ニッケル合金により第1の金属材を挟み、これら第
2の金属材のうち電極側とは反対側に配置された第2金
属材における先端部分を削除して上記目的を達成しよう
とする半導体装置である。
The present invention also relates to the above semiconductor device,
The inner lead is sandwiched between a first metal material, for example, a second metal material having a thermal expansion coefficient smaller than that of a copper alloy, for example, an iron-nickel alloy, and the second metal material is sandwiched. This is a semiconductor device that achieves the above object by removing a tip portion of a second metal material disposed on the side opposite to the electrode side.

【0020】[0020]

【作用】このような手段を備えたことにより、リードフ
レームの少なくともインナリード部分を、熱膨脹率の小
さい金属材を電極側に配置したので、半導体チップの実
装プロセス中、インナリードに対して半導体チップを両
面テープを介して加熱して仮止めする際、インナリード
は熱膨張率の大きい金属材の伸びが多くなり、熱膨脹率
の小さい側に撓む。この撓みによりインナリードの先端
は、半導体チップの電極側に撓んでこの電極に接触す
る。
With the provision of such means, at least the inner lead portion of the lead frame is provided with a metal material having a low coefficient of thermal expansion on the electrode side. When the inner lead is temporarily fixed by heating through a double-sided tape, the metal material having a large coefficient of thermal expansion increases in the inner lead, and the inner lead is bent toward the side having a small coefficient of thermal expansion. Due to this bending, the tip of the inner lead is bent toward the electrode side of the semiconductor chip and comes into contact with this electrode.

【0021】この場合、熱膨張率の異なる金属材が、鉄
−ニッケル合金と銅合金とであれば、銅合金の熱膨脹率
の方が大きく、インナリードは鉄−ニッケル合金側に撓
む。
In this case, if the metal materials having different coefficients of thermal expansion are an iron-nickel alloy and a copper alloy, the coefficient of thermal expansion of the copper alloy is larger and the inner lead is bent toward the iron-nickel alloy.

【0022】[0022]

【実施例】以下、本発明の第1の実施例について図面を
参照して説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a first embodiment of the present invention will be described with reference to the drawings.

【0023】図1は半導体装置の全体構成図である。導
電性材料から形成されるリードフレーム10には、複数
のインナリード11が形成されている。これらインナリ
ード11は、図2に示すように鉄(Fe)−ニッケル
(Ni)合金、つまり42合金12及び銅(Cu)合金
13の2層を積層したクラッド材により形成されてい
る。
FIG. 1 is an overall configuration diagram of a semiconductor device. A plurality of inner leads 11 are formed on a lead frame 10 formed of a conductive material. As shown in FIG. 2, the inner leads 11 are formed of a clad material in which two layers of an iron (Fe) -nickel (Ni) alloy, that is, a 42 alloy 12 and a copper (Cu) alloy 13 are laminated.

【0024】これら42合金12とCu合金13とは、
互いに熱膨脹率の異なるもので、Cu合金13の熱膨脹
率の方が42合金12の熱膨脹率よりも大きいものとな
っている。
These 42 alloy 12 and Cu alloy 13
The coefficients of thermal expansion are different from each other, and the coefficient of thermal expansion of the Cu alloy 13 is larger than the coefficient of thermal expansion of the alloy 42.

【0025】又、これら42合金12及びCu合金13
は、42合金12が半導体チップ2のパッド4側に配置
され、Cu合金13はその外側に配置されている。そし
て、これら42合金12及びCu合金13の厚みは、そ
れぞれ75μmに形成されている。
The 42 alloy 12 and the Cu alloy 13
In the first embodiment, the 42 alloy 12 is arranged on the pad 4 side of the semiconductor chip 2, and the Cu alloy 13 is arranged outside thereof. The thickness of each of the 42 alloy 12 and the Cu alloy 13 is 75 μm.

【0026】かかる構成であれば、半導体チップ2をリ
ードフレーム10に対して仮止めする際、これら半導体
チップ2とインナリード11との間に両面テープ6が介
在される。なお、この両面テープ6は、アクリル系接着
剤を用いた両面テープである。そして、この状態で半導
体チップ2上の各パッド4と各インナリード11先端と
の位置決めが行われる。この位置決めのときに各インナ
リード11の先端と各パッド4とが接近状態となる。
With this configuration, when the semiconductor chip 2 is temporarily fixed to the lead frame 10, the double-sided tape 6 is interposed between the semiconductor chip 2 and the inner lead 11. The double-sided tape 6 is a double-sided tape using an acrylic adhesive. Then, in this state, the positioning of each pad 4 on the semiconductor chip 2 and the tip of each inner lead 11 is performed. At the time of this positioning, the tip of each inner lead 11 and each pad 4 are in an approaching state.

【0027】この後、両面テープ6部分の半導体チップ
2と各インナリード11とが熱圧着により仮止めされ
る。この熱圧着における加熱温度は、およそ200℃で
ある。
Thereafter, the semiconductor chip 2 of the double-sided tape 6 and each inner lead 11 are temporarily fixed by thermocompression bonding. The heating temperature in this thermocompression bonding is approximately 200 ° C.

【0028】この熱圧着時の熱は42合金12及びCu
合金13に伝達し、これら42合金12及びCu合金1
3は熱膨脹する。このとき、Cu合金13の熱膨脹率の
方が42合金12の熱膨脹率よりも大きいので、インナ
リード11全体は矢印(イ)方向、つまりパッド4側に
次第に撓む。そして、この撓みによりインナリード11
の先端は、パッド4に対して接触する。このインナリー
ド11の先端とパッド4との接触は、インナリード11
全体の撓みにより行われるので、パッド4に対して損傷
を与えることはなく、確実に接触する。
The heat at the time of thermocompression bonding is based on 42 alloy 12 and Cu
To the alloy 13 and the 42 alloy 12 and the Cu alloy 1
3 thermally expands. At this time, since the thermal expansion coefficient of the Cu alloy 13 is higher than the thermal expansion coefficient of the 42 alloy 12, the entire inner lead 11 gradually bends in the direction of the arrow (a), that is, toward the pad 4. The inner lead 11 is bent by this bending.
Contact the pad 4. The contact between the tip of the inner lead 11 and the pad 4 is
Since it is performed by the entire bending, there is no damage to the pad 4 and the pad 4 is securely contacted.

【0029】この仮止めの後、各インナリード11の先
端と各パッド4とが、例えば電気めっき等により接続さ
れる。
After the temporary fixing, the tip of each inner lead 11 and each pad 4 are connected by, for example, electroplating.

【0030】このように上記第1の実施例においては、
インナリード11を、42合金12とCu合金13との
互いに熱膨脹率の異なる金属材を積層し、このうち熱膨
脹率の小さい42合金12をパッド4側に配置したの
で、Cu合金13の熱膨脹率の方が42合金12の熱膨
脹率よりも大きく、仮止めの際の熱圧着によりインナリ
ード11は撓んでパッド4に対して損傷を与えずに接触
させることができ、かつその接触を確実なものとするこ
とができる。
As described above, in the first embodiment,
Since the inner lead 11 is formed by laminating metal materials of the 42 alloy 12 and the Cu alloy 13 having different coefficients of thermal expansion from each other, and the 42 alloy 12 having a small coefficient of thermal expansion is arranged on the pad 4 side, the coefficient of thermal expansion of the Cu alloy 13 is reduced. The inner lead 11 is larger than the coefficient of thermal expansion of the 42 alloy 12, and the inner lead 11 can be bent and brought into contact with the pad 4 without being damaged by the thermocompression bonding at the time of temporary fixing, and the contact is ensured. can do.

【0031】従って、確実な仮止めができ、この後にお
ける電気メッキによる接続処理を確実にできて未接触部
分をなくすことができる。
Therefore, the temporary fixing can be reliably performed, and the subsequent connection processing by electroplating can be reliably performed, and the non-contact portion can be eliminated.

【0032】次に本発明の第2の実施例について説明す
る。
Next, a second embodiment of the present invention will be described.

【0033】図3は半導体装置におけるリードフレーム
のインナリード部分の構成図である。このインナリード
20は、Cu合金21の両面を、各42合金22、23
により挟んだものとなっている。この場合、Cu合金2
1及び各42合金22、23の厚みは、Cu合金21が
70μm、各42合金22、23が40μmに形成され
ている。
FIG. 3 is a configuration diagram of an inner lead portion of a lead frame in a semiconductor device. The inner lead 20 is formed by coating both surfaces of the Cu alloy 21 with each of the 42 alloys 22 and 23.
It is sandwiched between. In this case, Cu alloy 2
The thickness of the Cu alloy 21 and the thickness of each of the 42 alloys 22 and 23 are 70 μm, and the thickness of each of the 42 alloys 22 and 23 is 40 μm.

【0034】又、各42合金22、23のうち、Cu合
金21から見てパッド4と反対側の42合金22におけ
る先端部分がハーフエッチングされて除去されている。
このハーフエッチングされる部分は、インナリード20
における両面テープ6の位置よりもパッド4側となって
いる。従って、インナリード20における両面テープ6
よりもパッド4側は、Cu合金21と42合金23との
2層により形成されている。
Of the 42 alloys 22 and 23, the tip of the 42 alloy 22 opposite to the pad 4 when viewed from the Cu alloy 21 is removed by half etching.
This half-etched portion is the inner lead 20
Is closer to the pad 4 than the position of the double-sided tape 6. Therefore, the double-sided tape 6 in the inner lead 20
The pad 4 side is formed by two layers of Cu alloy 21 and 42 alloy 23.

【0035】かかる構成であれば、半導体チップ2をリ
ードフレームに対して仮止めする際、これら半導体チッ
プ2をインナリード20との間に両面テープ6を介在
し、この状態で半導体チップ2上の各パッド4と各イン
ナリード20先端とが位置決めされる。この位置決めの
ときに各インナリード20の先端と各パッド4とが接近
状態となる。
With this configuration, when the semiconductor chips 2 are temporarily fixed to the lead frame, the double-sided tape 6 is interposed between the semiconductor chips 2 and the inner leads 20, and in this state, the semiconductor chip 2 Each pad 4 and the tip of each inner lead 20 are positioned. At the time of this positioning, the tip of each inner lead 20 and each pad 4 are in an approaching state.

【0036】この後、両面テープ6部分の半導体チップ
2と各インナリード20とが熱圧着により仮止めされ
る。この熱圧着における加熱温度は、上記の如くおよそ
200℃である。
Thereafter, the semiconductor chip 2 of the double-sided tape 6 and the inner leads 20 are temporarily fixed by thermocompression bonding. The heating temperature in this thermocompression bonding is approximately 200 ° C. as described above.

【0037】この熱圧着時の熱はCu合金21及び42
合金22、23に伝達し、これらCu合金21及び42
合金22、23は熱膨脹する。
The heat during the thermocompression bonding is applied to the Cu alloys 21 and 42.
To the alloys 22 and 23 and the Cu alloys 21 and 42
The alloys 22, 23 thermally expand.

【0038】このとき、Cu合金21と42合金23と
の2層で形成されるインナリード20の先端部分では、
Cu合金13の熱膨脹率の方が42合金12の熱膨脹率
よりも大きいので、矢印(イ)方向、つまりパッド4側
に次第に撓む。この撓みによりインナリード20の先端
は、上記の如くパッド4に対して接触する。このインナ
リード20の先端とパッド4との接触は、インナリード
20全体のたわみにより行われるので、パッド4に対し
て損傷を与えることはなく、確実に接触する。
At this time, at the tip of the inner lead 20 formed of two layers of the Cu alloy 21 and the 42 alloy 23,
Since the coefficient of thermal expansion of the Cu alloy 13 is larger than the coefficient of thermal expansion of the 42 alloy 12, it gradually bends in the direction of the arrow (a), that is, toward the pad 4. Due to this bending, the tip of the inner lead 20 comes into contact with the pad 4 as described above. Since the contact between the tip of the inner lead 20 and the pad 4 is performed by bending the entire inner lead 20, the pad 4 is securely contacted without being damaged.

【0039】一方、インナリード20のCu合金21及
び42合金22、23の3層により形成される部分で
は、Cu合金21の両側の熱膨脹率が同一であるので、
撓みは発生しない。
On the other hand, in the portion formed by the three layers of the Cu alloy 21 and the 42 alloys 22 and 23 of the inner lead 20, the thermal expansion coefficients on both sides of the Cu alloy 21 are the same.
No bending occurs.

【0040】この仮止めの後、各インナリード20の先
端と各パッド4とが、例えば電気めっき等により接続さ
れる。
After the temporary fixing, the tip of each inner lead 20 and each pad 4 are connected by, for example, electroplating.

【0041】このように上記第2の実施例においては、
インナリード20を、Cu合金21の両面に各42合金
22、23を形成し、このうちパッド4と反対側の42
合金22をハーフエッチングして除去して2層により形
成したので、この2層の部分では、上記第1実施例と同
様にCu合金21の熱膨脹率の方が42合金23の熱膨
脹率よりも大きく、仮止めの際の熱圧着によりインナリ
ード20は撓んでパッド4に対して損傷を与えずに接触
させることができ、かつその接触を確実なものとするこ
とができる。
As described above, in the second embodiment,
The inner lead 20 is formed by forming 42 alloys 22 and 23 on both surfaces of the Cu alloy 21 respectively.
Since the alloy 22 was removed by half-etching to form a two-layer structure, the thermal expansion coefficient of the Cu alloy 21 was larger than that of the 42 alloy 23 in the two-layer portion, as in the first embodiment. In addition, the inner leads 20 are bent by thermocompression bonding at the time of temporary fixing and can be brought into contact with the pad 4 without damaging the pad 4, and the contact can be ensured.

【0042】従って、インナリード20における必要部
分だけ撓みさせて確実な仮止めができ、この後における
電気メッキによる接続処理を確実にできて未接触部分を
なくすことができる。
Accordingly, only the necessary portion of the inner lead 20 is bent to secure the temporary fixing, and the subsequent connection processing by electroplating can be reliably performed, and the non-contact portion can be eliminated.

【0043】又、リードフレームの3層により形成され
る部分(アウタリード部分)では、熱圧着時に撓むこと
がなく、かつ機械的強度を高くすることができ、リード
フレーム全体を変形させることがない。
Further, in the portion formed by the three layers of the lead frame (outer lead portion), it does not bend during thermocompression bonding, can have high mechanical strength, and does not deform the entire lead frame. .

【0044】なお、本発明は上記各実施例に限定される
ものでなくその要旨を変更しない範囲で変更してもよ
い。例えば、上記Cu合金及び42合金との2層構造に
限らず、42合金に代えてコバールと呼ばれる鉄(F
e)−ニッケル(Ni)−コバルト(Co)合金を使用
してもよい。
The present invention is not limited to the above embodiments, but may be changed without departing from the scope of the invention. For example, the present invention is not limited to the two-layer structure of the Cu alloy and the 42 alloy, and instead of the 42 alloy, iron (F
e) A nickel (Ni) -cobalt (Co) alloy may be used.

【0045】又、Cu合金及び42合金との2層構造に
限らず、半導体チップ上のパッドから見て順次熱膨脹率
の高くなる複数の金属材を配置してリードフレームを形
成してもよい。
The lead frame is not limited to the two-layer structure of the Cu alloy and the 42 alloy, but may be formed by arranging a plurality of metal materials having a higher thermal expansion coefficient as viewed from the pads on the semiconductor chip.

【0046】さらに、リードフレーム20は、ハーフエ
ッチングにより2層に形成したが、切削等により除いて
もよい。
Although the lead frame 20 is formed in two layers by half etching, it may be removed by cutting or the like.

【0047】[0047]

【発明の効果】以上詳記したように本発明によれば、イ
ンナリードの先端とパッドとの接続を確実にするととも
にパッドに対する損傷を防止できる半導体装置を提供で
きる。
As described above in detail, according to the present invention, it is possible to provide a semiconductor device capable of ensuring the connection between the tip of the inner lead and the pad and preventing damage to the pad.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係わる半導体装置の第1の実施例を示
す全体構成図。
FIG. 1 is an overall configuration diagram showing a first embodiment of a semiconductor device according to the present invention.

【図2】同装置におけるインナリードの構成図。FIG. 2 is a configuration diagram of an inner lead in the apparatus.

【図3】本発明に係わる半導体装置の第2の実施例を示
すインナリードの構成図。
FIG. 3 is a configuration diagram of an inner lead showing a second embodiment of the semiconductor device according to the present invention.

【図4】従来装置の構成図。FIG. 4 is a configuration diagram of a conventional device.

【符号の説明】[Explanation of symbols]

2…半導体チップ、4…パッド、6…両面テープ、10
…リードフレーム、11,20…インナリード、12,
22,23…42合金、13,21…Cu合金。
2: semiconductor chip, 4: pad, 6: double-sided tape, 10
... Lead frame, 11,20 ... Inner lead, 12,
22, 23 ... 42 alloy, 13, 21 ... Cu alloy.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 工藤 好正 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝多摩川工場内 (72)発明者 清水 真也 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝多摩川工場内 (58)調査した分野(Int.Cl.7,DB名) H01L 23/50 H01L 21/60 321 ──────────────────────────────────────────────────の Continuing on the front page (72) Inventor Yoshimasa Kudo 1, Komukai Toshiba-cho, Saiwai-ku, Kawasaki-shi, Kanagawa Prefecture Inside the Toshiba Tamagawa Plant (72) Inventor Shinya Shimizu Komukai-Toshiba-cho, Saiwai-ku, Kawasaki-shi, Kanagawa No. 1 Toshiba Tamagawa Plant Co., Ltd. (58) Field surveyed (Int. Cl. 7 , DB name) H01L 23/50 H01L 21/60 321

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 電極を有する半導体チップとリードフレ
ームのインナリードとの間に両面接着テープを介在させ
て熱圧着により仮止めし、かつ前記半導体チップの電極
と前記インナリード先端とをめっきにより接続して成る
半導体装置において、 前記リードフレームの少なくとも前記インナリード部分
を、互いに熱膨張率の異なる少なくとも2種類の金属材
を積層し、かつこのうち熱膨脹率の小さい前記金属材を
前記電極側に配置して形成したことを特徴とする半導体
装置。
1. A two-sided adhesive tape is interposed between a semiconductor chip having an electrode and an inner lead of a lead frame, temporarily fixed by thermocompression bonding, and an electrode of the semiconductor chip and a tip of the inner lead are connected by plating. In the semiconductor device, at least the inner lead portion of the lead frame is formed by laminating at least two types of metal materials having different coefficients of thermal expansion from each other, and the metal material having a smaller coefficient of thermal expansion is arranged on the electrode side. A semiconductor device characterized by being formed by:
【請求項2】 電極を有する半導体チップとリードフレ
ームのインナリードとの間に両面接着テープを介在させ
て熱圧着により仮止めし、かつ前記半導体チップの電極
と前記インナリード先端とをめっきにより接続して成る
半導体装置において、 前記リードフレームの少なくとも前記インナリード部分
を、第1の金属材の熱膨脹率よりも小さい熱膨脹率を有
する第2の金属材により前記第1の金属材を挟み、かつ
これら第2の金属材のうち前記電極側とは反対側に配置
される第2の金属材における先端部分を削除して形成し
たことを特徴とする半導体装置。
2. A two-sided adhesive tape is interposed between a semiconductor chip having an electrode and an inner lead of a lead frame, temporarily fixed by thermocompression bonding, and the electrode of the semiconductor chip and the tip of the inner lead are connected by plating. In the semiconductor device, at least the inner lead portion of the lead frame is sandwiched between the first metal material by a second metal material having a smaller thermal expansion coefficient than a thermal expansion coefficient of the first metal material, and A semiconductor device, wherein a tip portion of a second metal material disposed on a side opposite to the electrode side of the second metal material is removed.
【請求項3】 第1の金属材は銅合金から形成され、第
2の金属材は鉄−ニッケル合金から形成される請求項2
記載の半導体装置。
3. The method according to claim 2, wherein the first metal material is formed of a copper alloy, and the second metal material is formed of an iron-nickel alloy.
13. The semiconductor device according to claim 1.
JP945093A 1993-01-22 1993-01-22 Semiconductor device Expired - Fee Related JP3151324B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP945093A JP3151324B2 (en) 1993-01-22 1993-01-22 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP945093A JP3151324B2 (en) 1993-01-22 1993-01-22 Semiconductor device

Publications (2)

Publication Number Publication Date
JPH06224359A JPH06224359A (en) 1994-08-12
JP3151324B2 true JP3151324B2 (en) 2001-04-03

Family

ID=11720633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP945093A Expired - Fee Related JP3151324B2 (en) 1993-01-22 1993-01-22 Semiconductor device

Country Status (1)

Country Link
JP (1) JP3151324B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040217488A1 (en) * 2003-05-02 2004-11-04 Luechinger Christoph B. Ribbon bonding
JP4614107B2 (en) * 2008-06-20 2011-01-19 住友電気工業株式会社 Semiconductor device
JP5817370B2 (en) * 2011-09-14 2015-11-18 トヨタ自動車株式会社 Semiconductor device and manufacturing method thereof
JP6818500B2 (en) * 2016-10-19 2021-01-20 三菱電機株式会社 Semiconductor devices and power converters
JP6460160B2 (en) * 2017-06-27 2019-01-30 日立金属株式会社 Electrical connection member, electrical connection structure, and method of manufacturing electrical connection member

Also Published As

Publication number Publication date
JPH06224359A (en) 1994-08-12

Similar Documents

Publication Publication Date Title
US5793108A (en) Semiconductor integrated circuit having a plurality of semiconductor chips
US5976964A (en) Method of improving interconnect of semiconductor device by utilizing a flattened ball bond
US4994411A (en) Process of producing semiconductor device
US20080135990A1 (en) Stress-improved flip-chip semiconductor device having half-etched leadframe
JP2779133B2 (en) Semiconductor structure with bumps
JP3036498B2 (en) Semiconductor package
JP3151324B2 (en) Semiconductor device
JP3497775B2 (en) Semiconductor device
JP3075617B2 (en) Semiconductor integrated circuit device
JP2852112B2 (en) Semiconductor integrated circuit device
JP3151323B2 (en) Semiconductor device and manufacturing method thereof
JP2971594B2 (en) Semiconductor integrated circuit device
JP2003347504A (en) Semiconductor device and method of manufacturing the same
JPH06224342A (en) Lead frame and manufacture thereof
JPH04184949A (en) Semiconductor device and manufacture thereof
JPH06224261A (en) Semiconductor device
JPH08191187A (en) Multilayered circuit wiring board
JPH06120403A (en) Lead frame for mounting electronic circuit element
JPH01231333A (en) Manufacture of semiconductor device
JPH02207561A (en) Lead frame
JPH06104314A (en) Film carrier
JP2552158Y2 (en) Lead frame
JPH0472655A (en) Composite lead frame and semiconductor element
JP3013133B2 (en) Composite lead frame
JPH03206633A (en) Semiconductor device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080119

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090119

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20100119

LAPS Cancellation because of no payment of annual fees