JP6818500B2

JP6818500B2 - Semiconductor devices and power converters

Info

Publication number: JP6818500B2
Application number: JP2016204804A
Authority: JP
Inventors: 翔平小川; 藤野　純司; 純司藤野; 功大島; 石川　悟; 悟石川; 拓巳重本
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2016-10-19
Filing date: 2016-10-19
Publication date: 2021-01-20
Anticipated expiration: 2036-10-19
Also published as: JP2018067611A

Description

この発明は、半導体素子上に板状の配線部材をはんだ付けした半導体装置、およびその半導体装置を備えた電力変換装置に関するものである。 The present invention relates to a semiconductor device in which a plate-shaped wiring member is soldered onto a semiconductor element, and a power conversion device including the semiconductor device.

半導体装置としてのパワーモジュールにおいて、半導体素子上配線をワイヤボンドから、板状の配線部材をはんだ付けした構造に変更することで、エネルギー密度を上げ、小型化することができる。半導体素子がはんだ付けされている基板と配線部材との距離がばらつくと、半導体素子上のはんだにフィレットが形成されないことがある。フィレットの形状は信頼性に影響するため、基板と配線部材の距離を安定させ、フィレットの形状を安定させる必要があった。 In a power module as a semiconductor device, the energy density can be increased and the size can be reduced by changing the wiring on the semiconductor element from a wire bond to a structure in which a plate-shaped wiring member is soldered. If the distance between the substrate to which the semiconductor element is soldered and the wiring member varies, fillets may not be formed in the solder on the semiconductor element. Since the shape of the fillet affects the reliability, it is necessary to stabilize the distance between the substrate and the wiring member to stabilize the shape of the fillet.

板状の配線部材を用いたものでは、特許文献１に記載されている構造とすることで、生産性が高く、高エネルギー密度化されたモジュールを提供でき、半導体素子上はんだが過剰に供給された場合でも安定してフィレットを形成でき、信頼性の高いモジュールが得られる。特許文献２では、バンプのある基板に対し、半導体素子を加圧しながら接合することで、はんだ厚を均一にしている。 In the case of using a plate-shaped wiring member, by adopting the structure described in Patent Document 1, it is possible to provide a module having high productivity and high energy density, and an excessive amount of solder on a semiconductor element is supplied. Even in this case, fillets can be formed stably, and a highly reliable module can be obtained. In Patent Document 2, the solder thickness is made uniform by joining the bumped substrate while pressurizing the semiconductor element.

特開２０１６−０７６６７０号公報Japanese Unexamined Patent Publication No. 2016-07670 特開２００８−１８１９０８号公報Japanese Unexamined Patent Publication No. 2008-181908

特許文献１では、半導体素子上の配線が、板状の配線部材をはんだ付けした構造となっている。しかし、ケースと一体となっている配線部材と絶縁基板の距離にばらつきが生じた場合や、半導体素子上に供給されるはんだ量が過小な場合、半導体素子上のはんだのフィレットが形成されないことがある。はんだフィレットの有無は信頼性に影響するため、配線部材の高さを安定させ、フィレットの形状を安定させる必要があった。 In Patent Document 1, the wiring on the semiconductor element has a structure in which a plate-shaped wiring member is soldered. However, if the distance between the wiring member integrated with the case and the insulating substrate varies, or if the amount of solder supplied onto the semiconductor element is too small, the solder fillet on the semiconductor element may not be formed. is there. Since the presence or absence of the solder fillet affects the reliability, it is necessary to stabilize the height of the wiring member and stabilize the shape of the fillet.

特許文献２では、バンプのある基板に対し、半導体素子を加圧しながら接合することで、はんだ厚を均一にしている。しかし、バンプによって点で支えているため、半導体素子に割れを生じさせないために、加圧力を精密に制御する必要があった。 In Patent Document 2, the solder thickness is made uniform by joining the bumped substrate while pressurizing the semiconductor element. However, since it is supported by points by bumps, it is necessary to precisely control the pressing force so as not to cause cracks in the semiconductor element.

本発明は、上記のような課題を解決するために成されたものであり、板状の配線部材を用いた場合に安定してフィレットが形成される半導体装置を提供することを目的としている。 The present invention has been made to solve the above problems, and an object of the present invention is to provide a semiconductor device in which fillets are stably formed when a plate-shaped wiring member is used.

本発明は、絶縁基板と、この絶縁基板の周辺部に設けられた周壁とで構成されたケースと、周壁の内側の絶縁基板上に一面が接合された半導体素子と、周壁に一端が固定され、他端が、半導体素子の絶縁基板とは反対側の面に形成された上面電極にはんだで接合された板状の配線部材と、を備えた半導体装置において、配線部材は、配線部材の板面に垂直な断面において、線膨張係数が異なる少なくとも２種類の材料で形成され、はんだ付け時の加熱により絶縁基板側とは反対側に凸となるバイメタル領域を有するようにしたものである。
In the present invention, a case composed of an insulating substrate and a peripheral wall provided around the insulating substrate, a semiconductor element having one surface bonded on the insulating substrate inside the peripheral wall, and one end fixed to the peripheral wall. In a semiconductor device including a plate-shaped wiring member whose other end is soldered to a top electrode formed on a surface opposite to the insulating substrate of the semiconductor element, the wiring member is a plate of the wiring member. It is formed of at least two types of materials having different linear expansion coefficients in a cross section perpendicular to the surface, and has a bimetal region that becomes convex on the side opposite to the insulating substrate side due to heating during soldering .

本発明によれば、半導体素子に接合される配線部材がバイメタル構造となっているため、はんだ付け時の加熱により、配線部材が半導体素子に近づく方向に変形し、半導体素子と配線部材の間隔が小さくなるので、安定してフィレットを形成できる。 According to the present invention, since the wiring member joined to the semiconductor element has a bimetal structure, the wiring member is deformed in the direction approaching the semiconductor element due to heating during soldering, and the distance between the semiconductor element and the wiring member is increased. Since it becomes smaller, a fillet can be formed stably.

本発明の実施の形態１による半導体装置の構成を示す断面模式図である。It is sectional drawing which shows the structure of the semiconductor device by Embodiment 1 of this invention. 本発明の実施の形態１による半導体装置の構成を示す上面図である。It is a top view which shows the structure of the semiconductor device according to Embodiment 1 of this invention. 本発明の実施の形態１による半導体装置の効果を説明するための断面模式図である。It is sectional drawing for demonstrating the effect of the semiconductor device by Embodiment 1 of this invention. 本発明の実施の形態１による半導体装置の効果を説明するためのはんだ付け部分の断面模式図である。It is sectional drawing of the soldering part for demonstrating the effect of the semiconductor device by Embodiment 1 of this invention. 本発明の実施の形態１による半導体装置の別の構成を示す断面模式図である。It is sectional drawing which shows another structure of the semiconductor device according to Embodiment 1 of this invention. 本発明の実施の形態１による半導体装置のさらに別の構成を示す断面模式図である。FIG. 5 is a schematic cross-sectional view showing still another configuration of the semiconductor device according to the first embodiment of the present invention. 本発明の実施の形態２による半導体装置の構成を示す断面模式図である。It is sectional drawing which shows the structure of the semiconductor device by Embodiment 2 of this invention. 本発明の実施の形態３による半導体装置の構成を示す断面模式図である。It is sectional drawing which shows the structure of the semiconductor device according to Embodiment 3 of this invention. 本発明の実施の形態３による半導体装置の構成を示す上面図である。It is a top view which shows the structure of the semiconductor device by Embodiment 3 of this invention. 本発明の実施の形態４による半導体装置の構成を示す断面模式図である。It is sectional drawing which shows the structure of the semiconductor device according to Embodiment 4 of this invention. 本発明の実施の形態４による半導体装置の構成を示す上面図である。It is a top view which shows the structure of the semiconductor device according to Embodiment 4 of this invention. 本発明の実施の形態５による電力変換装置を適用した電力変換システムの構成を示すブロック図である。It is a block diagram which shows the structure of the power conversion system to which the power conversion apparatus according to Embodiment 5 of this invention is applied.

実施の形態１．
この発明の実施の形態１による半導体装置の構成について、図を参照しながら以下に説明する。なお、各図において、同一または相当する構成部分については同じ符号を付している。各図間の図示では、対応する各構成部のサイズや縮尺はそれぞれ独立しており、例えば構成の一部を変更した断面図の間で変更されていない同一構成部分の図示において、同一構成部分のサイズや縮尺が異なっている場合もある。また、半導体装置の構成は、実際にはさらに複数の部材を備えているが、説明を簡単にするため、説明に必要な部分のみを記載し、例えばゲート配線や封止樹脂など、他の部分については省略している。さらに実際の構成は、同一の部材を並列で接続する場合や、スイッチング素子とダイオードなどの整流素子を直列接続する場合があるが、これらも簡単のため省略している。 Embodiment 1.
The configuration of the semiconductor device according to the first embodiment of the present invention will be described below with reference to the drawings. In each figure, the same or corresponding components are designated by the same reference numerals. In the illustration between the drawings, the size and scale of each corresponding component are independent. For example, in the illustration of the same component that has not been changed between the cross-sectional views in which a part of the configuration is changed, the same component The size and scale of the may be different. Further, although the configuration of the semiconductor device actually includes a plurality of members, only the parts necessary for the explanation are described for the sake of simplicity, and other parts such as the gate wiring and the sealing resin are described. Is omitted. Further, in the actual configuration, the same member may be connected in parallel, or the switching element and the rectifying element such as a diode may be connected in series, but these are also omitted for simplicity.

図１は本発明の実施の形態１による半導体装置としてのパワーモジュールの断面模式図、図２は上面図であり、図１は図２のＡ−Ａ位置での断面を示す。絶縁基板１（例えば１００ｍｍ×１００ｍｍ、厚さ、Ａｌ：０．３ｍｍ、ＡｌＮ：０．６ｍｍ、Ａｌ：０．３ｍｍ、Ｎｉめっき５ｕｍ）に、半導体素子２（例えばＩＧＢＴ：ＩｎｓｕｌａｔｅｄＧａｔｅＢｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒ、例えば大きさ：１５ｍｍ×１５ｍｍ×厚さ１００ｕｍ、Ｓｉ製）が半導体素子下はんだ３（例えばＳｎ−０．７５Ｃｕ、厚さ０．１５ｍｍ）によりはんだ付けされている。 FIG. 1 is a schematic cross-sectional view of a power module as a semiconductor device according to the first embodiment of the present invention, FIG. 2 is a top view, and FIG. 1 shows a cross section at the AA position of FIG. Insulated substrate 1 (for example, 100 mm × 100 mm, thickness, Al: 0.3 mm, AlN: 0.6 mm, Al: 0.3 mm, Ni plating 5 um) and semiconductor element 2 (for example, IGBT: Integrated Gate Solder Transistor, for example, large size). S: 15 mm × 15 mm × thickness 100 um, made of Si) is soldered with the semiconductor element lower solder 3 (for example, Sn−0.75Cu, thickness 0.15 mm).

絶縁基板１と半導体素子２の間には、半導体素子下はんだ３の厚さを安定させるためにワイヤバンプ４（例えばＡｌワイヤ、φ１００ｕｍ）が形成されている。半導体素子２の、絶縁基板１と接合された下面と反対側の上面には、上面電極２ａが設けられている。上面電極２ａの表面には、半導体素子上はんだ５（例えばＳｎ−０．７５Ｃｕ、厚さ０．４ｍｍ）との接合を良好にするため、Ｎｉからなる金属膜が形成されている。 A wire bump 4 (for example, Al wire, φ100 um) is formed between the insulating substrate 1 and the semiconductor element 2 in order to stabilize the thickness of the solder 3 under the semiconductor element. An upper surface electrode 2a is provided on the upper surface of the semiconductor element 2 opposite to the lower surface bonded to the insulating substrate 1. On the surface of the top electrode 2a, a metal film made of Ni is formed in order to improve the bonding with the solder 5 (for example, Sn-0.75Cu, thickness 0.4 mm) on the semiconductor element.

周壁６（例えばＰＰＳ（ポリフェニレンサルアルファイド））が、絶縁基板１の周辺に、半導体素子２の外周を囲むように設けられている。本実施の形態１では、周壁６は絶縁基板１上に搭載されており、半導体素子２をはんだ付けしている絶縁基板１の面を底面とするケースを形成している。周壁６には配線部材７（例えばＣｕ、厚さ１ｍｍ）が固定されている。配線部材７は例えばプレス加工により成形された板状の部材であり、一端部が周壁６に固定されている。配線部材７を周壁６に固定するため、インサートモールドにより形成されている。配線部材７の片側の先端部は、周壁６の上面部から露出して設けられ、外部と接続する接続端子（図示せず）として用いられる。また、配線部材７は外部端子と反対側の端部７ｄと半導体素子２の上面電極２ａとが半導体素子上はんだ５により接合しており、半導体素子２と電気的に接続されている。絶縁基板１と周壁６により形成されたケース内に、封止樹脂８（例えばエポキシ樹脂）が充填されており、封止樹脂８が半導体素子２や配線部材７などを覆っている。 A peripheral wall 6 (for example, PPS (polyphenylene sulfide alfaid)) is provided around the insulating substrate 1 so as to surround the outer periphery of the semiconductor element 2. In the first embodiment, the peripheral wall 6 is mounted on the insulating substrate 1 and forms a case in which the surface of the insulating substrate 1 to which the semiconductor element 2 is soldered is the bottom surface. A wiring member 7 (for example, Cu, thickness 1 mm) is fixed to the peripheral wall 6. The wiring member 7 is, for example, a plate-shaped member formed by press working, and one end thereof is fixed to the peripheral wall 6. In order to fix the wiring member 7 to the peripheral wall 6, it is formed by an insert mold. The tip of one side of the wiring member 7 is provided so as to be exposed from the upper surface of the peripheral wall 6, and is used as a connection terminal (not shown) for connecting to the outside. Further, in the wiring member 7, the end portion 7d on the opposite side to the external terminal and the upper surface electrode 2a of the semiconductor element 2 are joined by solder 5 on the semiconductor element, and are electrically connected to the semiconductor element 2. The case formed by the insulating substrate 1 and the peripheral wall 6 is filled with a sealing resin 8 (for example, an epoxy resin), and the sealing resin 8 covers the semiconductor element 2 and the wiring member 7.

配線部材７は、半導体素子２と周壁６との間の一部で、配線部材７の主部を構成する主金属７ａと線膨張係数が異なる金属７ｂとが圧接されて構成されており、線膨張係数が異なる金属７ｂが圧接された部分はバイメタル領域７ｃとなっている。 The wiring member 7 is a part between the semiconductor element 2 and the peripheral wall 6, and is formed by pressure-welding the main metal 7a constituting the main part of the wiring member 7 and the metal 7b having a different coefficient of linear expansion. The portion where the metals 7b having different expansion coefficients are pressure-welded is the bimetal region 7c.

配線部材７の主部を構成している主金属７ａは例えばＣｕで、線膨張係数が異なる金属７ｂは、主金属７ａよりも線膨張係数が小さい金属であって、例えばインバー（線膨張係数：１．２×１０^-6／Ｋ）である。バイメタル領域７ｃは２種類の金属を圧延接合することで形成される。インバーは鋳造により形成されたものを用いる。このバイメタル領域７ｃは絶縁基板１に近い面に線膨張係数が小さい金属が配置されていることになる。配線部材７の主部を構成する主金属７ａと線膨張係数が小さい金属７ｂの厚さの比は１：１が好ましいが、厚さが異なっていても良い。 The main metal 7a constituting the main part of the wiring member 7 is, for example, Cu, and the metal 7b having a different coefficient of linear expansion is a metal having a coefficient of linear expansion smaller than that of the main metal 7a, for example, Invar (coefficient of linear expansion:: 1.2 × 10 ^-6 / K). The bimetal region 7c is formed by rolling and joining two types of metals. Invar is formed by casting. In the bimetal region 7c, a metal having a small coefficient of linear expansion is arranged on a surface close to the insulating substrate 1. The ratio of the thickness of the main metal 7a constituting the main portion of the wiring member 7 to the metal 7b having a small coefficient of linear expansion is preferably 1: 1, but the thicknesses may be different.

半導体素子上はんだ５を溶融し、半導体素子２と配線部材７をはんだ付けする時に加熱すると、配線部材７も加熱される。本実施の形態のように配線部材７にバイメタル領域７ｃを形成することで、配線部材７の主部を構成する主金属７ａと線膨張係数が小さい金属７ｂの線膨張係数差で、配線部材７は絶縁基板１と反対方向に凸となるように変形する。配線部材７の一端部は周壁６に固定されているため、半導体素子２と接合する側の端子が絶縁基板１に近づく方向に変形することになる。そのため、図３（ａ）のように配線部材７が製造ばらつきにより上向きになっていても、加熱中は図３（ｂ）のように配線部材７が半導体素子上はんだ５に近づくので、はんだ付け後は図１に示すように、正常にはんだ付けができる。半導体素子上はんだ５は図４（ｂ）の模式図に示すようなフィレットが形成されていない信頼性上の懸念がある接合部とならず、図４（ａ）のはんだ付け部分の断面模式図に示すような形状のフィレットを安定的に形成することができる。図４（ｂ）のようにフィレットが形成されていないはんだ接合部より、図４（ａ）のようにフィレットが形成されている方が、信頼性が高いことが知られていることから、本構造により信頼性の高いパワーモジュールが得られることとなる。 When the solder 5 on the semiconductor element is melted and heated when the semiconductor element 2 and the wiring member 7 are soldered, the wiring member 7 is also heated. By forming the bimetal region 7c in the wiring member 7 as in the present embodiment, the difference in the coefficient of linear expansion between the main metal 7a constituting the main part of the wiring member 7 and the metal 7b having a small coefficient of linear expansion makes the wiring member 7 Is deformed so as to be convex in the direction opposite to that of the insulating substrate 1. Since one end of the wiring member 7 is fixed to the peripheral wall 6, the terminal on the side to be joined to the semiconductor element 2 is deformed in the direction closer to the insulating substrate 1. Therefore, even if the wiring member 7 is turned upward due to manufacturing variation as shown in FIG. 3A, the wiring member 7 approaches the solder 5 on the semiconductor element during heating as shown in FIG. 3B, so that soldering is performed. After that, as shown in FIG. 1, soldering can be performed normally. The solder 5 on the semiconductor element does not form a joint portion in which a fillet is not formed as shown in the schematic diagram of FIG. 4B, and there is a concern about reliability, and a schematic cross-sectional view of the soldered portion of FIG. 4A. A fillet having a shape as shown in the above can be stably formed. Since it is known that the fillet is formed as shown in FIG. 4 (a) is more reliable than the solder joint where the fillet is not formed as shown in FIG. 4 (b). The structure makes it possible to obtain a highly reliable power module.

また、図１に示す配線部材７は、全体としての線膨張係数が、主金属７ａであるＣｕの線膨張係数よりも小さくなる。このため、線膨張係数が１６．８×１０^-6／Ｋと大きいＣｕのみで構成されている配線部材に比べ、図１に示す配線部材７では、線膨張係数が４．６×１０^-6／Ｋである絶縁基板１および線膨張係数が２．４×１０^-6／Ｋである半導体素子２との線膨張係数差が小さくなる。したがって、半導体素子下はんだ３や半導体素子上はんだ５に生じる応力が小さくなり、熱応力によるはんだの劣化の抑制につながり、信頼性が向上する。 Further, in the wiring member 7 shown in FIG. 1, the coefficient of linear expansion as a whole is smaller than the coefficient of linear expansion of Cu, which is the main metal 7a. Therefore, the coefficient of linear expansion of the wiring member 7 shown in FIG. 1 is 4.6 × 10 ^-6 , as compared with the wiring member composed of only Cu having a coefficient of linear expansion of 16.8 × 10 ^-6 / K. The difference in linear expansion coefficient between the insulating substrate 1 which is / K and the semiconductor element 2 whose linear expansion coefficient is 2.4 × 10 ^-6 / K becomes small. Therefore, the stress generated in the semiconductor element lower solder 3 and the semiconductor element upper solder 5 is reduced, which leads to suppression of deterioration of the solder due to thermal stress and improvement in reliability.

配線部材７の主金属７ａを構成するＣｕは酸化しやすく、酸化膜があると封止樹脂８との密着性が阻害されるため、絶縁性が損なわれることが懸念されるが、Ｃｕよりも酸化し
にくいＡｌやＮｉなどの金属で表面を被覆したり、配線部材７の主部を構成する主金属７ａをＡｌやＮｉにすることで、このような懸念が解消される。 Cu, which constitutes the main metal 7a of the wiring member 7, is easily oxidized, and if there is an oxide film, the adhesion to the sealing resin 8 is hindered, so that the insulating property may be impaired. Such concerns can be resolved by coating the surface with a metal such as Al or Ni that is difficult to oxidize, or by changing the main metal 7a constituting the main portion of the wiring member 7 to Al or Ni.

絶縁基板１はＡｌ−ＡｌＮ−Ａｌという構造のものを用いたが、絶縁性を確保できるものであれば、ＡｌＮの代わりにＡｌ₂Ｏ₃やＳｉ₃Ｎ₄などを用いてもよく、金属部分はＡｌの代わりにＣｕなどを用いてもよい。大きさや厚さも例示したものに限らない。半導体素子２をはんだ付けする面にはんだ付け性を確保するために金属膜としてＮｉを５ｕｍ配置しているが、はんだ付けできれば、金属膜はＡｕやＴｉなどでもよく、厚さもこれに限るものではない。 The insulating substrate 1 has a structure of Al-AlN-Al, but Al ₂ O ₃ or Si ₃ N ₄ may be used instead of Al N as long as the insulating property can be ensured. May use Cu or the like instead of Al. The size and thickness are not limited to those illustrated. Ni is arranged as a metal film on the surface to which the semiconductor element 2 is to be soldered in order to ensure solderability. However, if soldering is possible, the metal film may be Au or Ti, and the thickness is not limited to this. Absent.

半導体素子２はＩＧＢＴとしたが、ＩＣ（ＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）やサイリスタ、ＭＯＳＦＥＴ（ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）でもよい。ＳＢＤ（Ｓｃｈｏｔｔｋｙ
ＢａｒｒｉｅｒＤｉｏｄｅ）やＳＢＪ（ＪｕｎｃｔｉｏｎＢａｒｒｉｅｒＳｃｈｏｔｔｋｙ）などのダイオードでもよく、パワーモジュール以外の半導体パッケージに適用してもよい。また、大きさや厚さは、上記の例に示した寸法に限るものではない。上面電極２ａは、半導体素子２に１箇所に設けられてもよいし、２箇所以上設けられてもよい。上面電極２ａにはＮｉからなる金属膜が形成されているとしたが、半導体素子上はんだ５との接合性がよくなるのであれば、ＡｕやＴｉなどでもよい。 Although the semiconductor element 2 is an IGBT, it may be an IC (Integrated Circuit), a thyristor, or a MOSFET (Metal Oxide Semiconductor Field Effect Transistor). SBD (Schottky)
It may be a diode such as Barrier Diode) or SBJ (Junction Barrier Schottky), and may be applied to a semiconductor package other than a power module. Further, the size and thickness are not limited to the dimensions shown in the above example. The top electrode 2a may be provided at one location on the semiconductor element 2, or may be provided at two or more locations. Although it is assumed that a metal film made of Ni is formed on the top electrode 2a, Au or Ti may be used as long as the bondability with the solder 5 on the semiconductor element is improved.

半導体素子下はんだ３および半導体素子上はんだ５はＳｎ−０．７５Ｃｕとしたが、これに限るものではない。また、半導体素子下はんだ３と半導体素子上はんだ５は同じ種類である必要はなく、異なるはんだの組み合わせでもよい。半導体素子下はんだ３、半導体素子上はんだ５とも厚さは上記に示した例の限りではない。絶縁基板１と半導体素子２の接合は、半導体素子下はんだ３によるはんだ付けに限らず、Ａｇ粒子を用いた焼結接合や、導電性ペーストを用いた接着でもよい。ワイヤバンプ４は、Ａｌワイヤとしたが、Ｃｕなどでもよい。また、線径ははんだ厚より小さければ、１００ｕｍに限るものではない。また、ワイヤバンプ４はなくてもよい。周壁６はＰＰＳを用いるとしたが、ＰＢＴ（ポリブチレンテレフタレート）などでもよい。配線部材７の主部はＣｕ製としたが、Ａｌなど別の部材でもよい。表面にＮｉやＡｕなどの金属膜を配置してもよく、板厚は１ｍｍに限るものではない。 The semiconductor element lower solder 3 and the semiconductor element upper solder 5 are Sn-0.75Cu, but the present invention is not limited to this. Further, the semiconductor element lower solder 3 and the semiconductor element upper solder 5 do not have to be of the same type, and may be a combination of different solders. The thickness of both the semiconductor element lower solder 3 and the semiconductor element upper solder 5 is not limited to the example shown above. The bonding between the insulating substrate 1 and the semiconductor element 2 is not limited to soldering with the solder under the semiconductor element 3, but may be sintered bonding using Ag particles or bonding using a conductive paste. The wire bump 4 is an Al wire, but may be Cu or the like. Further, the wire diameter is not limited to 100 um as long as it is smaller than the solder thickness. Further, the wire bump 4 may not be provided. Although PPS is used for the peripheral wall 6, PBT (polybutylene terephthalate) or the like may also be used. The main part of the wiring member 7 is made of Cu, but another member such as Al may be used. A metal film such as Ni or Au may be arranged on the surface, and the plate thickness is not limited to 1 mm.

配線部材７の主金属７ａと線膨張係数の小さい金属７ｂの組み合わせは、線膨張係数差で配線部材７の先端が半導体素子２に近づく方向に変形するのであれば、Ｃｕとインバーや、Ｃｕとコバール、ＣｕとＦｅ、ＣｕとＷなどがよい。また、Ｃｕの酸化による封止樹脂８との剥離を抑制するために、主金属７ａをＡｌやＮｉとしてもよい。また、バイメタル領域７ｃはインバーを圧接して形成するとしたが、ろう付けなどで接合されたものでもよい。 If the combination of the main metal 7a of the wiring member 7 and the metal 7b having a small coefficient of linear expansion deforms in the direction in which the tip of the wiring member 7 approaches the semiconductor element 2 due to the difference in the coefficient of linear expansion, Cu and Invar or Cu Kovar, Cu and Fe, Cu and W, etc. are preferable. Further, the main metal 7a may be Al or Ni in order to suppress peeling from the sealing resin 8 due to oxidation of Cu. Further, although the bimetal region 7c is formed by pressure-welding the Invar, it may be joined by brazing or the like.

図５に示すように、配線部材７を、配線部材７の主金属７ａの外部に線膨張係数の小さい金属７ｂを接合する構成とし、バイメタル領域７ｃの厚さが他の部分の厚さと異なっていてもよい。このような形状とすることで配線部材７の主金属７ａを配線部材として形成後、線膨張係数の小さい金属７ｂを主金属７ａにろう付けなどで付けるだけでよくなる。また、配線部材７全体をバイメタル領域７ｃとし、半導体素子２とはんだ付けする領域と外部端子のみはんだ付けできるようにＮｉやＡｕ、Ｔｉをめっきなどの方法で成膜してもよい。 As shown in FIG. 5, the wiring member 7 is configured by joining a metal 7b having a small coefficient of linear expansion to the outside of the main metal 7a of the wiring member 7, and the thickness of the bimetal region 7c is different from the thickness of other portions. You may. With such a shape, after forming the main metal 7a of the wiring member 7 as the wiring member, it is sufficient to attach the metal 7b having a small coefficient of linear expansion to the main metal 7a by brazing or the like. Further, the entire wiring member 7 may be a bimetal region 7c, and Ni, Au, and Ti may be deposited by a method such as plating so that only the region to be soldered to the semiconductor element 2 and the external terminal can be soldered.

さらに、図６に示すように樹脂など主金属７ａよりも線膨張係数の大きい部材７ｅを主金属７ａの上面、すなわち絶縁基板１から遠い側に接合して配線部材７を構成しても同様の効果が得られる。線膨張係数の大きい部材はインサートモールドで周壁６と同時に形成
しても、周壁６を形成した後から二液性のエポキシ樹脂を塗布するなどとしてもよい。 Further, as shown in FIG. 6, the same applies even if the member 7e having a coefficient of linear expansion larger than that of the main metal 7a such as resin is joined to the upper surface of the main metal 7a, that is, to the side far from the insulating substrate 1 to form the wiring member 7. The effect is obtained. A member having a large coefficient of linear expansion may be formed at the same time as the peripheral wall 6 by an insert mold, or a two-component epoxy resin may be applied after the peripheral wall 6 is formed.

以上のように、実施の形態１による半導体装置では、配線部材７を線膨張係数の異なる少なくとも２種の材料で形成することにより、加熱によって絶縁基板側とは反対側に凸となるように歪むバイメタル領域７ｂを設けたので、配線部材７を半導体素子２にはんだ付けする際、フィレットを安定的に形成でき、信頼性の高い接合が可能となる。 As described above, in the semiconductor device according to the first embodiment, by forming the wiring member 7 with at least two kinds of materials having different linear expansion coefficients, the wiring member 7 is distorted so as to be convex on the side opposite to the insulating substrate side by heating. Since the bimetal region 7b is provided, when the wiring member 7 is soldered to the semiconductor element 2, fillets can be stably formed, and highly reliable bonding is possible.

実施の形態２．
図７は本発明の実施の形態２による半導体装置の断面模式図である。配線部材７が、主金属７ａとしてのＣｕと、Ｃｕよりも線膨張係数の小さい金属７ｂとしてのインバーにより、Ｃｕ−インバー−Ｃｕのクラッド材で構成されている。ここで、主金属７ａとしてのＣｕは、半導体素子２と接合する面側（絶縁基板１側）のＣｕの厚さに対し、半導体素子２と接合しない面側（絶縁基板１から遠い側）のＣｕの厚さが厚くなっている。クラッド材は各種の金属を圧延接合することで形成される。インバーは鋳造により形成されたものを用いる。その他の構成は実施の形態１と同様である。 Embodiment 2.
FIG. 7 is a schematic cross-sectional view of the semiconductor device according to the second embodiment of the present invention. The wiring member 7 is made of a Cu-invar-Cu clad material by Cu as a main metal 7a and Invar as a metal 7b having a coefficient of linear expansion smaller than that of Cu. Here, Cu as the main metal 7a is on the surface side (far side from the insulating substrate 1) not bonded to the semiconductor element 2 with respect to the thickness of Cu on the surface side (insulating substrate 1 side) bonded to the semiconductor element 2. The thickness of Cu is increasing. The clad material is formed by rolling and joining various metals. Invar is formed by casting. Other configurations are the same as those in the first embodiment.

半導体素子上はんだ５を溶融し、半導体素子２と配線部材７をはんだ付けする時に生じる熱により、配線部材７も加熱される。配線部材７はインバー７ｂを挟んで主金属７ａとしての上下のＣｕの厚さが異なるため、線膨張係数の差により、配線部材７は絶縁基板１と反対方向に凸となるように変形する。配線部材７の一端部は周壁６に固定されているため、半導体素子２と接合する側の端部が絶縁基板１に近づく方向に変形することになる。そのため、半導体素子上はんだ５は図４（ｂ）に示すようなフィレットが形成されていない信頼性上の懸念がある接合部とならず、図４（ａ）に示すような形状のフィレットを安定的に形成することができ、信頼性の高いパワーモジュールが得られる。 The wiring member 7 is also heated by the heat generated when the solder 5 on the semiconductor element is melted and the semiconductor element 2 and the wiring member 7 are soldered. Since the wiring member 7 has different thicknesses of upper and lower Cu as the main metal 7a with the Invar 7b interposed therebetween, the wiring member 7 is deformed so as to be convex in the direction opposite to that of the insulating substrate 1 due to the difference in the coefficient of linear expansion. Since one end of the wiring member 7 is fixed to the peripheral wall 6, the end of the wiring member 7 on the side to be joined to the semiconductor element 2 is deformed in the direction closer to the insulating substrate 1. Therefore, the solder 5 on the semiconductor element does not form a joint where the fillet is not formed as shown in FIG. 4B, and there is a concern about reliability, and the fillet having the shape shown in FIG. 4A is stable. A highly reliable power module can be obtained.

また、バイメタル領域が形成されておらず線膨張係数の大きいＣｕのみで配線部材が構成されている場合に比べ、本実施の形態２による配線部材は、配線部材７全体として、線膨張係数の小さい絶縁基板１や半導体素子２との線膨張係数差が小さくなるので、半導体素子下はんだ３や半導体素子上はんだ５に生じる応力が小さくなり、信頼性が向上する。 Further, as compared with the case where the bimetal region is not formed and the wiring member is composed only of Cu having a large linear expansion coefficient, the wiring member according to the second embodiment has a small linear expansion coefficient as a whole of the wiring member 7. Since the difference in linear expansion coefficient from the insulating substrate 1 and the semiconductor element 2 becomes small, the stress generated in the solder under the semiconductor element 3 and the solder 5 on the semiconductor element 5 becomes small, and the reliability is improved.

さらに、半導体素子２とはんだ付けされる領域や外部端子も表面処理をすることなく、はんだ付けすることが可能なため、一枚のＣｕ−インバー−Ｃｕのクラッド材を板金加工することで、配線部材７を形成でき、生産性が高いパワーモジュールが得られる。 Further, since the region to be soldered to the semiconductor element 2 and the external terminal can be soldered without surface treatment, wiring can be performed by processing a single Cu-inver-Cu clad material with sheet metal processing. A power module capable of forming the member 7 and having high productivity can be obtained.

配線部材７をＣｕ−インバー−Ｃｕのクラッド材としたが、上下の線膨張係数の差により一方向に変形する構成であれば、主金属７ａとしてのＣｕはＡｌなど、線膨張係数の大きな金属でもよく、線膨張係数が小さい金属７ｂは、インバーの代わりにコバールやＦｅなどの線膨張係数の小さい金属を用いてもよい。 The wiring member 7 is a Cu-invar-Cu clad material, but if the configuration is such that it deforms in one direction due to the difference in the coefficient of linear expansion above and below, Cu as the main metal 7a is a metal with a large coefficient of linear expansion such as Al. However, as the metal 7b having a small coefficient of linear expansion, a metal having a small coefficient of linear expansion such as Kovar or Fe may be used instead of Invar.

実施の形態３．
図８は本発明の実施の形態３による半導体装置の断面模式図、図９は上面図である。半導体素子２と周壁６の間の位置に、絶縁基板１と配線部材７との距離を規制するスペーサー９（ＰＰＳ製）が配置されている。絶縁基板１と配線部材７との距離を規制するスペーサー９は、周壁６と配線部材７を形成するインサートモールドのとき、合わせて形成することで、生産性を確保できる。その他の構成は実施の形態１と同様である。 Embodiment 3.
FIG. 8 is a schematic cross-sectional view of the semiconductor device according to the third embodiment of the present invention, and FIG. 9 is a top view. A spacer 9 (manufactured by PPS) that regulates the distance between the insulating substrate 1 and the wiring member 7 is arranged at a position between the semiconductor element 2 and the peripheral wall 6. Productivity can be ensured by forming the spacer 9 that regulates the distance between the insulating substrate 1 and the wiring member 7 together with the insert mold that forms the peripheral wall 6 and the wiring member 7. Other configurations are the same as those in the first embodiment.

絶縁基板１と配線部材７の距離を規制するスペーサー９を設けることで、配線部材７と絶縁基板１との距離が、はんだ付け時に線膨張係数差による変形により、スペーサー９により規制される距離よりも接近することを防ぐことができる。このため、半導体素子２と配線部材７のはんだ付け部が狙い値を超えて近接したことで余剰となったはんだが半導体
素子２の上面電極２ａ以外に漏れることを防ぎつつ、安定的に半導体素子上はんだ５にフィレットを形成でき、信頼性の高いパワーモジュールが得られる。 By providing the spacer 9 that regulates the distance between the insulating substrate 1 and the wiring member 7, the distance between the wiring member 7 and the insulating substrate 1 is greater than the distance regulated by the spacer 9 due to deformation due to the difference in linear expansion coefficient during soldering. Can also be prevented from approaching. Therefore, the semiconductor element 2 and the soldered portion of the wiring member 7 are brought close to each other beyond the target value, so that excess solder is prevented from leaking to other than the upper surface electrode 2a of the semiconductor element 2, and the semiconductor element is stably generated. A fillet can be formed on the upper solder 5, and a highly reliable power module can be obtained.

さらに、配線部材７を構成するＣｕは、酸化しやすく、酸化膜があると封止樹脂８との密着性が阻害されるため、絶縁性が損なわれることが懸念されるが、Ｃｕよりも酸化しにくいＡｌやＮｉなどの金属で表面を被覆したり、配線部材７の主部を構成する主金属７ａをＡｌやＮｉにすることで、このような懸念が解消される。 Further, Cu constituting the wiring member 7 is easily oxidized, and if there is an oxide film, the adhesion with the sealing resin 8 is hindered, so that there is a concern that the insulating property is impaired, but it is more oxidized than Cu. Such concerns can be resolved by covering the surface with a metal such as Al or Ni, which is difficult to handle, or by changing the main metal 7a constituting the main portion of the wiring member 7 to Al or Ni.

スペーサー９はインサートモールドで、周壁６と合わせて形成するとしたが、独立した部材でもよい。また、絶縁基板１または配線部材７にシリコーン系の接着剤などで固定してもよい。絶縁性を確保できる構造となっていれば、配線部材７の板金加工の際に突起部を設け、絶縁基板１に接触させるようにしてもよい。スペーサー９は半導体素子上はんだ５の厚さを制限するために配置するので、絶縁性を確保できるのであれば、半導体素子２上に配置されていてもよい。 The spacer 9 is an insert mold and is formed together with the peripheral wall 6, but may be an independent member. Further, it may be fixed to the insulating substrate 1 or the wiring member 7 with a silicone-based adhesive or the like. If the structure is such that the insulating property can be ensured, a protrusion may be provided at the time of sheet metal processing of the wiring member 7 so as to be in contact with the insulating substrate 1. Since the spacer 9 is arranged to limit the thickness of the solder 5 on the semiconductor element, it may be arranged on the semiconductor element 2 as long as the insulating property can be ensured.

本実施の形態は、実施の形態１と組み合わせたものとしたが、実施の形態２のように、配線部材７がＣｕの厚さが異なるＣｕ−インバー−Ｃｕとなっているモジュールと組み合わせてもよい。 Although the present embodiment is combined with the first embodiment, it may be combined with a module in which the wiring member 7 is Cu-Invar-Cu having a different Cu thickness as in the second embodiment. Good.

実施の形態４．
図１０は本発明の実施の形態４による半導体装置の断面模式図、図１１は上面図であり、図１０は図１１のＢ−Ｂ位置での断面を示す。図１１に示すように、半導体素子２の上で配線部材７と重なる領域のうち、半導体素子上はんだ５が配置されておらず、かつゲート配線と干渉しない領域に、線材による距離離隔部材１０（Ａｌ製、φ４００ｕｍ）が１か所、または複数か所、ワイヤボンドによる捨てボンドのようにファーストボンド後すぐにワイヤをカットし、ルーピング配線しない１点ボンドで接合して配置されている。その他の構成は実施の形態１と同様である。 Embodiment 4.
10 is a schematic cross-sectional view of the semiconductor device according to the fourth embodiment of the present invention, FIG. 11 is a top view, and FIG. 10 shows a cross section at the BB position of FIG. As shown in FIG. 11, of the region overlapping the wiring member 7 on the semiconductor element 2, the distance separating member 10 (the wire rod) is used in the region where the solder 5 on the semiconductor element is not arranged and does not interfere with the gate wiring. Al, φ400um) is arranged at one place or at a plurality of places, and the wire is cut immediately after the first bond like a discard bond by a wire bond, and joined by a one-point bond without looping wiring. Other configurations are the same as those in the first embodiment.

本実施の形態のように距離離隔部材１０を配置することで、はんだ付け時にバイメタル領域７ｂの線膨張係数差により変形し、配線部材７と絶縁基板１とが、過剰に接近することを防ぐことができる。このため、半導体素子２と配線部材７のはんだ付け部が狙い値を超えて近接し、余剰となったはんだが半導体素子２の上面電極２ａ以外に漏れることを防ぎつつ、安定的に半導体素子上はんだ５にフィレットを形成でき、信頼性の高い半導体装置が得られる。距離離隔部材１０は、配線部材７と絶縁基板１とが、過剰に接近することを防ぐことができれば、線材でなくても、板材など線状以外の形状の部材であってもよい。また、距離離隔部材１０は、はんだとは異なる材料で、はんだ付け時の加熱温度で溶融しない材料であればよい。 By arranging the distance separating member 10 as in the present embodiment, it is possible to prevent the wiring member 7 and the insulating substrate 1 from being excessively approached due to deformation due to the difference in the coefficient of linear expansion of the bimetal region 7b during soldering. Can be done. Therefore, the soldered portions of the semiconductor element 2 and the wiring member 7 are close to each other beyond the target value, and the excess solder is prevented from leaking to other than the upper surface electrode 2a of the semiconductor element 2 while being stably mounted on the semiconductor element. A fillet can be formed on the solder 5, and a highly reliable semiconductor device can be obtained. The distance separation member 10 may be a member having a shape other than the linear shape such as a plate material, as long as the wiring member 7 and the insulating substrate 1 can be prevented from being excessively approached. Further, the distance separating member 10 may be a material different from the solder and may be a material that does not melt at the heating temperature at the time of soldering.

配線部材７の主金属７ａとしてのＣｕは、酸化しやすく、酸化膜があると封止樹脂８との密着性が阻害されるため、絶縁性が損なわれることが懸念されるが、Ｃｕよりも酸化しにくいＡｌやＮｉなどの金属で表面を被覆したり、配線部材７の主金属７ａをＡｌやＮｉにすることで、このような懸念が解消される。 Cu as the main metal 7a of the wiring member 7 is easily oxidized, and if there is an oxide film, the adhesion with the sealing resin 8 is hindered, so that the insulating property may be impaired. Such concerns can be resolved by coating the surface with a metal such as Al or Ni that is difficult to oxidize, or by changing the main metal 7a of the wiring member 7 to Al or Ni.

さらに、距離離隔部材１０は半導体素子上で完結するため、実施の形態３で説明したスペーサーとは異なり、絶縁基板１との絶縁性を確保する必要がない。また、距離離隔部材１０の材料がＡｌのような熱伝導に優れた材料の場合、配線部材７と距離離隔部材１０が接触するので、配線部材７を介しての放熱性が向上する効果がある。 Further, since the distance separating member 10 is completed on the semiconductor element, it is not necessary to secure the insulating property with the insulating substrate 1 unlike the spacer described in the third embodiment. Further, when the material of the distance separating member 10 is a material having excellent heat conduction such as Al, the wiring member 7 and the distance separating member 10 come into contact with each other, so that there is an effect of improving heat dissipation through the wiring member 7. ..

以上では距離離隔部材１０は半導体素子上はんだ５を配置していない領域に配置するとしたが、半導体素子上はんだ５の中となる位置に配置してもよい。特に、この場合におい
ては、距離離隔部材１０をＣｕ製やＡｕ製とすると、距離離隔部材１０がはんだに濡れるため、最も高温となる部分から放熱でき、放熱性をさらに向上させる効果がある。 In the above, the distance separating member 10 is arranged in the region where the solder 5 on the semiconductor element is not arranged, but it may be arranged at a position inside the solder 5 on the semiconductor element. In particular, in this case, if the distance separating member 10 is made of Cu or Au, the distance separating member 10 gets wet with the solder, so that heat can be dissipated from the hottest portion, which has the effect of further improving the heat dissipation.

距離離隔部材１０として線材を使用する場合、ワイヤの径は４００ｕｍとしたが、これに限るものではない。ループを形成しない１点ボンドとして形成するようにしたが、ループ高さを安定して形成できればループを形成してもよい。 When a wire rod is used as the distance separating member 10, the diameter of the wire is 400 um, but the diameter is not limited to this. Although it is formed as a one-point bond that does not form a loop, a loop may be formed as long as the loop height can be stably formed.

本実施の形態は、実施の形態１と組み合わせたものとしたが、実施の形態２のように、配線部材７が主金属７ａとしてのＣｕの厚さが異なるＣｕ−インバー−Ｃｕとなっているモジュールと組み合わせてもよい。 Although the present embodiment is combined with the first embodiment, the wiring member 7 is a Cu-invar-Cu having a different thickness of Cu as the main metal 7a as in the second embodiment. It may be combined with a module.

以上の実施の形態では、絶縁基板と半導体素子間にワイヤバンプ４を形成しているが、無くても良い。但し、無い場合、半導体素子が傾く可能性があり、ワイヤバンプがある方が好ましい。 In the above embodiment, the wire bump 4 is formed between the insulating substrate and the semiconductor element, but it may not be formed. However, if it is not present, the semiconductor element may be tilted, and it is preferable that there are wire bumps.

実施の形態５．
本実施の形態は、上述した実施の形態１から４にかかる半導体装置を電力変換装置に適用したものである。本発明は特定の電力変換装置に限定されるものではないが、以下、実施の形態５として、三相のインバータに本発明を適用した場合について説明する。 Embodiment 5.
In this embodiment, the semiconductor devices according to the above-described first to fourth embodiments are applied to a power conversion device. Although the present invention is not limited to a specific power conversion device, the case where the present invention is applied to a three-phase inverter will be described below as a fifth embodiment.

図１２は、本実施の形態にかかる電力変換装置を適用した電力変換システムの構成を示すブロック図である。 FIG. 12 is a block diagram showing a configuration of a power conversion system to which the power conversion device according to the present embodiment is applied.

図１２に示す電力変換システムは、電源１００、電力変換装置２００、負荷３００から構成される。電源１００は、直流電源であり、電力変換装置２００に直流電力を供給する。電源１００は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路やＡＣ／ＤＣコンバータで構成することとしてもよい。また、電源１００を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成することとしてもよい。 The power conversion system shown in FIG. 12 includes a power supply 100, a power conversion device 200, and a load 300. The power source 100 is a DC power source, and supplies DC power to the power converter 200. The power supply 100 can be configured with various things, for example, it can be configured with a DC system, a solar cell, a storage battery, or it can be configured with a rectifier circuit or an AC / DC converter connected to an AC system. May be good. Further, the power supply 100 may be configured by a DC / DC converter that converts the DC power output from the DC system into a predetermined power.

電力変換装置２００は、電源１００と負荷３００の間に接続された三相のインバータであり、電源１００から供給された直流電力を交流電力に変換し、負荷３００に交流電力を供給する。電力変換装置２００は、図１２に示すように、直流電力を交流電力に変換して出力する主変換回路２０１と、主変換回路２０１を制御する制御信号を主変換回路２０１に出力する制御回路２０３とを備えている。 The power conversion device 200 is a three-phase inverter connected between the power supply 100 and the load 300, converts the DC power supplied from the power supply 100 into AC power, and supplies AC power to the load 300. As shown in FIG. 12, the power conversion device 200 has a main conversion circuit 201 that converts DC power into AC power and outputs it, and a control circuit 203 that outputs a control signal for controlling the main conversion circuit 201 to the main conversion circuit 201. And have.

負荷３００は、電力変換装置２００から供給された交流電力によって駆動される三相の電動機である。なお、負荷３００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。 The load 300 is a three-phase electric motor driven by AC power supplied from the power converter 200. The load 300 is not limited to a specific application, and is an electric motor mounted on various electric devices. For example, the load 300 is used as an electric motor for a hybrid vehicle, an electric vehicle, a railroad vehicle, an elevator, or an air conditioner.

以下、電力変換装置２００の詳細を説明する。主変換回路２０１は、スイッチング素子や還流ダイオードを備えており（図示せず）、スイッチング素子がスイッチングすることによって、電源１００から供給される直流電力を交流電力に変換し、負荷３００に供給する。主変換回路２０１の具体的な回路構成は種々のものがあるが、本実施の形態にかかる主変換回路２０１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。主変換回路２０１の各スイッチング素子や各還流ダイオードは、上述した実施の形態１から４のいずれかに相当する半導体装置２０２によって構成する。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アーム
はフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路２０１の３つの出力端子は、負荷３００に接続される。 The details of the power converter 200 will be described below. The main conversion circuit 201 includes a switching element and a freewheeling diode (not shown), and when the switching element switches, the DC power supplied from the power supply 100 is converted into AC power and supplied to the load 300. There are various specific circuit configurations of the main conversion circuit 201, but the main conversion circuit 201 according to the present embodiment is a two-level three-phase full bridge circuit, and has six switching elements and each switching element. It can consist of six anti-parallel freewheeling diodes. Each switching element and each freewheeling diode of the main conversion circuit 201 is configured by a semiconductor device 202 corresponding to any one of the above-described first to fourth embodiments. The six switching elements are connected in series for each of the two switching elements to form an upper and lower arm, and each upper and lower arm constitutes each phase (U phase, V phase, W phase) of the full bridge circuit. Then, the output terminals of the upper and lower arms, that is, the three output terminals of the main conversion circuit 201 are connected to the load 300.

また、主変換回路２０１は、各スイッチング素子を駆動する駆動回路（図示なし）を備えているが、駆動回路は半導体装置２０２に内蔵されていてもよいし、半導体装置２０２とは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路２０１のスイッチング素子を駆動する駆動信号を生成し、主変換回路２０１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路２０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。 Further, although the main conversion circuit 201 includes a drive circuit (not shown) for driving each switching element, the drive circuit may be built in the semiconductor device 202, or a drive circuit may be provided separately from the semiconductor device 202. It may be provided. The drive circuit generates a drive signal for driving the switching element of the main conversion circuit 201 and supplies the drive signal to the control electrode of the switching element of the main conversion circuit 201. Specifically, according to the control signal from the control circuit 203 described later, a drive signal for turning on the switching element and a drive signal for turning off the switching element are output to the control electrodes of each switching element. When the switching element is kept in the on state, the drive signal is a voltage signal (on signal) equal to or higher than the threshold voltage of the switching element, and when the switching element is kept in the off state, the drive signal is a voltage equal to or lower than the threshold voltage of the switching element. It becomes a signal (off signal).

制御回路２０３は、負荷３００に所望の電力が供給されるよう主変換回路２０１のスイッチング素子を制御する。具体的には、負荷３００に供給すべき電力に基づいて主変換回路２０１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路２０１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号が、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路２０１が備える駆動回路に制御指令（制御信号）を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。 The control circuit 203 controls the switching element of the main conversion circuit 201 so that the desired power is supplied to the load 300. Specifically, the time (on time) for each switching element of the main conversion circuit 201 to be in the on state is calculated based on the power to be supplied to the load 300. For example, the main conversion circuit 201 can be controlled by PWM control that modulates the on-time of the switching element according to the voltage to be output. Then, a control command (control signal) is output to the drive circuit included in the main conversion circuit 201 so that an on signal is output to the switching element that should be turned on at each time point and an off signal is output to the switching element that should be turned off. Is output. The drive circuit outputs an on signal or an off signal as a drive signal to the control electrode of each switching element according to this control signal.

本実施の形態に係る電力変換装置では、主変換回路２０１のスイッチング素子と還流ダイオードとして実施の形態１から４のいずれかの実施の形態にかかる半導体装置を適用するため、安定してフィレットを形成でき、信頼性の高い電力変換装置を実現することができる。 In the power conversion device according to the present embodiment, since the semiconductor device according to any one of the first to fourth embodiments is applied as the switching element of the main conversion circuit 201 and the freewheeling diode, a fillet is stably formed. It is possible to realize a highly reliable power conversion device.

本実施の形態では、２レベルの三相インバータに本発明を適用する例を説明したが、本発明は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが３レベルやマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに本発明を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータやＡＣ／ＤＣコンバータに本発明を適用することも可能である。 In the present embodiment, an example of applying the present invention to a two-level three-phase inverter has been described, but the present invention is not limited to this, and can be applied to various power conversion devices. In the present embodiment, a two-level power converter is used, but a three-level or multi-level power converter may be used, and when power is supplied to a single-phase load, the present invention is applied to a single-phase inverter. You may apply it. Further, when supplying electric power to a DC load or the like, the present invention can be applied to a DC / DC converter or an AC / DC converter.

また、本発明を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機やレーザー加工機、又は誘導加熱調理器や非接触器給電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電システム等のパワーコンディショナーとして用いることも可能である。 Further, the power conversion device to which the present invention is applied is not limited to the case where the above-mentioned load is an electric motor, for example, a power source for an electric discharge machine, a laser machine, an induction heating cooker, or a non-contact power supply system. It can be used as a device, and can also be used as a power conditioner for a photovoltaic power generation system, a power storage system, or the like.

なお、本発明は、その発明の範囲内において、各実施の形態を組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。 In the present invention, each embodiment can be combined, and each embodiment can be appropriately modified or omitted within the scope of the invention.

１絶縁基板、２半導体素子、２ａ上面電極、３半導体素子下はんだ、４ワイヤバンプ、５半導体素子上はんだ、６周壁、７配線部材、７ａ主金属、７ｂ線膨張係数が小さい金属、７ｅ線膨張係数が大きい部材、７ｃバイメタル領域、７ｄ外部端子と反対側の端部、８封止樹脂、９スペーサー、１０距離離隔部材、２００電力変換装置、２０１主変換回路、２０２半導体装置、２０３制御回路 1 Insulated substrate, 2 Semiconductor element, 2a Top electrode, 3 Solder under semiconductor element, 4 Wire bump, 5 Solder on semiconductor element, 6 peripheral wall, 7 Wiring member, 7a Main metal, 7b Metal with small linear expansion coefficient, 7e Linear expansion coefficient Large member, 7c bimetal region, 7d end opposite to external terminal, 8 sealing resin, 9 spacer, 10 distance separation member, 200 power conversion device, 201 main conversion circuit, 202 semiconductor device, 203 control circuit

Claims

A case composed of an insulating substrate and a peripheral wall provided around the insulating substrate,
A semiconductor element whose one surface is bonded to the insulating substrate inside the peripheral wall,
In a semiconductor device including a plate-shaped wiring member having one end fixed to the peripheral wall and the other end soldered to a top electrode formed on a surface of the semiconductor element opposite to the insulating substrate. ,
The wiring member is made of at least two kinds of materials having different linear expansion coefficients in a cross section perpendicular to the plate surface of the wiring member, and is a bimetal that becomes convex on the side opposite to the insulating substrate side due to heating during soldering. A semiconductor device characterized by having a region.

The wiring member is formed of a main metal constituting the main portion and a metal having a linear expansion coefficient smaller than that of the main metal, which is arranged on a side close to the insulating substrate in a cross section perpendicular to the plate of the wiring member. The semiconductor device according to claim 1, wherein the semiconductor device is provided.

The wiring member is formed of a main metal constituting the main portion and a member having a coefficient of linear expansion larger than that of the main metal joined to a side farther from the insulating substrate in a cross section perpendicular to the plate of the wiring member. The semiconductor device according to claim 1, wherein the semiconductor device is characterized by the above.

In the cross section perpendicular to the plate of the wiring member, a member having a coefficient of linear expansion smaller than that of the main metal is sandwiched between the main metals constituting the main portion, and the wiring member is located on the side far from the insulating substrate. The semiconductor device according to claim 1, wherein the thickness of the main metal is thicker than the thickness of the main metal on the side closer to the insulating substrate.

The invention according to any one of claims 1 to 4, wherein a spacer for regulating the distance between the wiring member and the insulating substrate is provided at a position between the peripheral wall and the semiconductor element. Semiconductor device.

The semiconductor device according to any one of claims 1 to 4, wherein a distance separating member made of a material different from that of the solder is arranged between the upper surface electrode of the semiconductor element and the wiring member. ..

A main conversion circuit having the semiconductor device according to any one of claims 1 to 6 and converting and outputting input power.
A control circuit that outputs a control signal for controlling the main conversion circuit to the main conversion circuit,
Power converter equipped with.