JP2689918B2 - Ｍｕｓｅデコーダ - Google Patents
ＭｕｓｅデコーダInfo
- Publication number
- JP2689918B2 JP2689918B2 JP6214305A JP21430594A JP2689918B2 JP 2689918 B2 JP2689918 B2 JP 2689918B2 JP 6214305 A JP6214305 A JP 6214305A JP 21430594 A JP21430594 A JP 21430594A JP 2689918 B2 JP2689918 B2 JP 2689918B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- output
- muse
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Synchronizing For Television (AREA)
- Picture Signal Circuits (AREA)
- Television Systems (AREA)
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【産業上の利用分野】本発明は高品位テレビジョンにお
ける、ＭＵＳＥデコーダ回路に関する。
ける、ＭＵＳＥデコーダ回路に関する。
【０００２】
【従来の技術】図４を参照して、ＭＵＳＥ（Multiple S
ub-Nyquist Sampling Encoding）方式により帯域圧縮さ
れた信号をデコードするＭＵＳＥデコーダ回路の従来の
構成例を説明する。
ub-Nyquist Sampling Encoding）方式により帯域圧縮さ
れた信号をデコードするＭＵＳＥデコーダ回路の従来の
構成例を説明する。
【０００３】図４において、入力端子１は、Ａ／Ｄ変換
器２の入力に接続され、Ａ／Ｄ変換器２の出力は、映像
信号処理回路６の入力及び同期回路３の入力に接続され
る。同期回路３の出力は、映像信号処理回路６の制御入
力に接続される。映像信号処理回路６の出力は、Ｄ／Ａ
変換器７のデータ入力に接続され、Ｄ／Ａ変換器７の出
力は、映像信号出力端子８へ接続される。
器２の入力に接続され、Ａ／Ｄ変換器２の出力は、映像
信号処理回路６の入力及び同期回路３の入力に接続され
る。同期回路３の出力は、映像信号処理回路６の制御入
力に接続される。映像信号処理回路６の出力は、Ｄ／Ａ
変換器７のデータ入力に接続され、Ｄ／Ａ変換器７の出
力は、映像信号出力端子８へ接続される。
【０００４】次に、このＭＵＳＥデコーダの動作を説明
する。ＭＵＳＥ方式で圧縮されたアナログ信号は、入力
端子１から入力されＡ／Ｄ変換器２でデジタル信号に変
換される。このデジタル信号は、映像信号処理回路６に
て、デジタルの映像信号となり、Ｄ／Ａ変換器７でアナ
ログ信号に変換され映像信号出力端子８より出力され
る。同期回路３は、Ａ／Ｄ変換器２でデジタル信号に変
換されたＭＵＳＥ信号から各種制御信号を発生し映像信
号処理回路６に供給する。
する。ＭＵＳＥ方式で圧縮されたアナログ信号は、入力
端子１から入力されＡ／Ｄ変換器２でデジタル信号に変
換される。このデジタル信号は、映像信号処理回路６に
て、デジタルの映像信号となり、Ｄ／Ａ変換器７でアナ
ログ信号に変換され映像信号出力端子８より出力され
る。同期回路３は、Ａ／Ｄ変換器２でデジタル信号に変
換されたＭＵＳＥ信号から各種制御信号を発生し映像信
号処理回路６に供給する。
【０００５】このような構成のＭＵＳＥデコーダの場
合、同期がはずれた時、すなわち無信号時には映像信号
処理回路６にランダムな信号が入力され、映像信号処理
回路６の消費電力が実動作時よりも大きくなり、セット
の電源設計、ＬＳＩの消費電力設計に余分の負担をかけ
ることになる。
合、同期がはずれた時、すなわち無信号時には映像信号
処理回路６にランダムな信号が入力され、映像信号処理
回路６の消費電力が実動作時よりも大きくなり、セット
の電源設計、ＬＳＩの消費電力設計に余分の負担をかけ
ることになる。
【０００６】ＭＵＳＥ信号が入力されていないときのＭ
ＵＳＥデコーダの消費電力を低減する方法として、例え
ば特開平３−４０６０８号公報には、波形等化回路の補
正フィルタの入力の信号レベルを０に固定する構成が提
案されている。図５を参照して、前記公報に開示された
ＭＵＳＥデコーダを説明する。
ＵＳＥデコーダの消費電力を低減する方法として、例え
ば特開平３−４０６０８号公報には、波形等化回路の補
正フィルタの入力の信号レベルを０に固定する構成が提
案されている。図５を参照して、前記公報に開示された
ＭＵＳＥデコーダを説明する。
【０００７】図５を参照して、入力端子１は、Ａ／Ｄ変
換器２の入力に接続される。同期回路３は、Ａ／Ｄ変換
器２の出力を入力して映像信号から同期信号を検出し、
検出した同期信号に位相ロックしたクロックや内部同期
信号等の各種制御信号を発生する。なお、同期回路３
は、位相比較器、ループフィルタ、ＶＣＯ（電圧制御発
振器）から成る位相同期ループ（ＰＬＬ）回路と判定回
路（いずれも不図示）から構成され、判定回路は位相比
較器の出力からロック状態及びアンロック状態を判定す
る。
換器２の入力に接続される。同期回路３は、Ａ／Ｄ変換
器２の出力を入力して映像信号から同期信号を検出し、
検出した同期信号に位相ロックしたクロックや内部同期
信号等の各種制御信号を発生する。なお、同期回路３
は、位相比較器、ループフィルタ、ＶＣＯ（電圧制御発
振器）から成る位相同期ループ（ＰＬＬ）回路と判定回
路（いずれも不図示）から構成され、判定回路は位相比
較器の出力からロック状態及びアンロック状態を判定す
る。
【０００８】切換回路４の入力にはＡ／Ｄ変換器２の出
力と、レベル０固定回路１８が接続され、入力信号を切
換える切換制御信号として同期回路３の出力が接続され
る。補正フィルタ１９は、非巡回型のデジタルフィルタ
で構成され切換回路４の出力を入力し、波形歪成分の補
正信号を抽出するものである。補正フィルタ１９の出力
とＡ／Ｄ変換器２の出力は、混合器２０に入力され加算
又は減算される。混合器２０からの出力は、映像信号処
理回路６へ入力され、映像信号処理回路６の出力はＤ／
Ａ変換器７の入力へ接続され、Ｄ／Ａ変換器７の出力は
映像信号出力端子８へ接続される。
力と、レベル０固定回路１８が接続され、入力信号を切
換える切換制御信号として同期回路３の出力が接続され
る。補正フィルタ１９は、非巡回型のデジタルフィルタ
で構成され切換回路４の出力を入力し、波形歪成分の補
正信号を抽出するものである。補正フィルタ１９の出力
とＡ／Ｄ変換器２の出力は、混合器２０に入力され加算
又は減算される。混合器２０からの出力は、映像信号処
理回路６へ入力され、映像信号処理回路６の出力はＤ／
Ａ変換器７の入力へ接続され、Ｄ／Ａ変換器７の出力は
映像信号出力端子８へ接続される。
【０００９】次に、図５に示すＭＵＳＥデコーダの動作
を説明する。
を説明する。
【００１０】入力端子１から入力されたアナログ信号
は、Ａ／Ｄ変換器２でデジタル信号に変換される。同期
回路３は、Ａ／Ｄ変換器２で変換されたデジタルのＭＵ
ＳＥ信号から映像信号処理回路６で必要な各種制御信号
を生成するものであるが、該制御信号の一つに、同期回
路３に入力された信号がＭＵＳＥ信号であり同期がとれ
た場合はロック状態になったことを示し、ＭＵＳＥ信号
以外の時はアンロック状態であることを示すロック／ア
ンロック信号がある。
は、Ａ／Ｄ変換器２でデジタル信号に変換される。同期
回路３は、Ａ／Ｄ変換器２で変換されたデジタルのＭＵ
ＳＥ信号から映像信号処理回路６で必要な各種制御信号
を生成するものであるが、該制御信号の一つに、同期回
路３に入力された信号がＭＵＳＥ信号であり同期がとれ
た場合はロック状態になったことを示し、ＭＵＳＥ信号
以外の時はアンロック状態であることを示すロック／ア
ンロック信号がある。
【００１１】切換回路４は、同期回路から出力されるロ
ック／アンロック信号を用いて制御され、ロック状態の
ときはＡ／Ｄ変換器２の出力が選択され、アンロック状
態のときはレベル０固定回路１８が選択される。
ック／アンロック信号を用いて制御され、ロック状態の
ときはＡ／Ｄ変換器２の出力が選択され、アンロック状
態のときはレベル０固定回路１８が選択される。
【００１２】補正フィルタ１９には、ＭＵＳＥ信号が入
力されていないときはレベル０固定回路１８が入力され
るが、この信号レベル０は信号変化のない一定値である
ため、補正フィルタ１９の動作は、ダイナミックな動作
ではなく、スタティックな状態（又は停止状態）とする
ことができ、消費電力の低減化が図れる。
力されていないときはレベル０固定回路１８が入力され
るが、この信号レベル０は信号変化のない一定値である
ため、補正フィルタ１９の動作は、ダイナミックな動作
ではなく、スタティックな状態（又は停止状態）とする
ことができ、消費電力の低減化が図れる。
【００１３】
【発明が解決しようとする課題】しかしながら、図５に
示すＭＵＳＥデコーダの場合、ＭＵＳＥ信号が入力され
ない時に波形等化回路の補正フィルタ１９にのみ入力デ
ータを固定して消費電力の低減化を図る構成とされ、映
像信号処理回路６には常に信号が入力されるため、セッ
ト全体としての消費電力の改善効果は薄いという問題が
ある。
示すＭＵＳＥデコーダの場合、ＭＵＳＥ信号が入力され
ない時に波形等化回路の補正フィルタ１９にのみ入力デ
ータを固定して消費電力の低減化を図る構成とされ、映
像信号処理回路６には常に信号が入力されるため、セッ
ト全体としての消費電力の改善効果は薄いという問題が
ある。
【００１４】また、近時、無信号時に映像出力をその出
力段で固定し、例えば青色を画面に表示することが行な
われているが、図５に示すＭＵＳＥデコーダの場合、こ
のような処理も消費電力削減には何ら寄与しない。
力段で固定し、例えば青色を画面に表示することが行な
われているが、図５に示すＭＵＳＥデコーダの場合、こ
のような処理も消費電力削減には何ら寄与しない。
【００１５】以上のように、従来のＭＵＳＥデコーダで
は、映像信号処理回路が常に信号処理を行っているか、
もしくは波形等化回路の補正フィルタ部についてのみ入
力データを固定して消費電力を低減しているため、映像
信号処理回路には常に信号が入力される。このため無信
号時等のランダムパターンが入力されるような場合に
は、消費電力が増大し電子回路の素子に負担をかけるこ
とになる。
は、映像信号処理回路が常に信号処理を行っているか、
もしくは波形等化回路の補正フィルタ部についてのみ入
力データを固定して消費電力を低減しているため、映像
信号処理回路には常に信号が入力される。このため無信
号時等のランダムパターンが入力されるような場合に
は、消費電力が増大し電子回路の素子に負担をかけるこ
とになる。
【００１６】そして、前記特開平３−４０６０８号公報
に開示されたＭＵＳＥデコーダにおいては、前記の如
く、システム全体の消費電力削減には寄与せず、また他
の用途への応用もきかないという問題がある。
に開示されたＭＵＳＥデコーダにおいては、前記の如
く、システム全体の消費電力削減には寄与せず、また他
の用途への応用もきかないという問題がある。
【００１７】従って、本発明は前記問題点を解消し、入
力信号がＭＵＳＥ信号以外のとき、あるいはＭＵＳＥ信
号であってもノイズレベルが高い場合に、任意のＭＵＳ
Ｅ信号を映像信号処理回路へ入力することで、映像信号
処理回路の消費電力を低減すると共に、テスト画面への
切換えを自動的に行うＭＵＳＥデコーダを提供すること
を目的とする。
力信号がＭＵＳＥ信号以外のとき、あるいはＭＵＳＥ信
号であってもノイズレベルが高い場合に、任意のＭＵＳ
Ｅ信号を映像信号処理回路へ入力することで、映像信号
処理回路の消費電力を低減すると共に、テスト画面への
切換えを自動的に行うＭＵＳＥデコーダを提供すること
を目的とする。
【００１８】
【課題を解決するための手段】前記目的を達成するため
本発明は、ＭＵＳＥ方式でデータ圧縮されたアナログ信
号をＡ／Ｄ変換器でデジタル信号に変換し映像信号処理
回路にて映像信号に変換するＭＵＳＥデコーダにおい
て、前記Ａ／Ｄ変換器で変換されたデジタル信号を入力
して同期検出を行いＭＵＳＥ信号か否かを判別して判別
信号を出力する同期回路と、任意の映像信号を出力する
信号発生器と、前記同期回路からの判別信号に基づき前
記Ａ／Ｄ変換器の出力信号と前記信号発生器の映像出力
信号とを選択して切換える切換回路と、前記切換回路の
出力を映像信号に変換する映像信号処理回路と、を有す
ることを特徴とするＭＵＳＥデコーダを提供する。
本発明は、ＭＵＳＥ方式でデータ圧縮されたアナログ信
号をＡ／Ｄ変換器でデジタル信号に変換し映像信号処理
回路にて映像信号に変換するＭＵＳＥデコーダにおい
て、前記Ａ／Ｄ変換器で変換されたデジタル信号を入力
して同期検出を行いＭＵＳＥ信号か否かを判別して判別
信号を出力する同期回路と、任意の映像信号を出力する
信号発生器と、前記同期回路からの判別信号に基づき前
記Ａ／Ｄ変換器の出力信号と前記信号発生器の映像出力
信号とを選択して切換える切換回路と、前記切換回路の
出力を映像信号に変換する映像信号処理回路と、を有す
ることを特徴とするＭＵＳＥデコーダを提供する。
【００１９】また、本発明は、別の視点において、ＭＵ
ＳＥ方式でデータ圧縮されたアナログ信号をＡ／Ｄ変換
器でデジタル信号に変換し映像信号処理回路にて映像信
号に変換するＭＵＳＥデコーダにおいて、前記Ａ／Ｄ変
換器で変換されたデジタル信号を入力して同期検出を行
いＭＵＳＥ信号か否かを判別して判別信号を出力する同
期回路と、前記Ａ／Ｄ変換器からのデジタル信号よりノ
イズレベルを判定し該ノイズレベルが所定値以上のとき
はノイズレベル信号を出力するノイズ検出回路と、任意
の映像信号を出力する信号発生器と、前記同期回路から
の判別信号および前記ノイズ検出回路からのノイズレベ
ル信号に基づき前記Ａ／Ｄ変換器の出力信号と前記信号
発生器の映像出力信号を選択して切換える切換回路と、
前記切換回路の出力を映像信号に変換する映像信号処理
回路と、を有することを特徴とするＭＵＳＥデコーダを
提供する。
ＳＥ方式でデータ圧縮されたアナログ信号をＡ／Ｄ変換
器でデジタル信号に変換し映像信号処理回路にて映像信
号に変換するＭＵＳＥデコーダにおいて、前記Ａ／Ｄ変
換器で変換されたデジタル信号を入力して同期検出を行
いＭＵＳＥ信号か否かを判別して判別信号を出力する同
期回路と、前記Ａ／Ｄ変換器からのデジタル信号よりノ
イズレベルを判定し該ノイズレベルが所定値以上のとき
はノイズレベル信号を出力するノイズ検出回路と、任意
の映像信号を出力する信号発生器と、前記同期回路から
の判別信号および前記ノイズ検出回路からのノイズレベ
ル信号に基づき前記Ａ／Ｄ変換器の出力信号と前記信号
発生器の映像出力信号を選択して切換える切換回路と、
前記切換回路の出力を映像信号に変換する映像信号処理
回路と、を有することを特徴とするＭＵＳＥデコーダを
提供する。
【００２０】本発明においては、前記同期回路からの判
別信号がＭＵＳＥ信号以外の入力を示す場合、又は前記
ノイズ検出回路からのノイズレベル信号が所定値以上の
ノイズの存在を示す場合に、前記切換回路が、前記信号
発生回路の出力信号を選択して前記映像信号処理回路に
出力するように構成される。
別信号がＭＵＳＥ信号以外の入力を示す場合、又は前記
ノイズ検出回路からのノイズレベル信号が所定値以上の
ノイズの存在を示す場合に、前記切換回路が、前記信号
発生回路の出力信号を選択して前記映像信号処理回路に
出力するように構成される。
【００２１】さらに、本発明においては、前記信号発生
器が、任意レベルに設定される固定データを発生する回
路とテスト画面データを発生する回路と、これら回路の
出力のいずれか一方を選択する切換回路とを、Ｙ信号と
Ｃ信号について夫々備え、更にＹ信号領域とＣ信号領域
について前記切換回路の出力を選択して出力することを
特徴とする。
器が、任意レベルに設定される固定データを発生する回
路とテスト画面データを発生する回路と、これら回路の
出力のいずれか一方を選択する切換回路とを、Ｙ信号と
Ｃ信号について夫々備え、更にＹ信号領域とＣ信号領域
について前記切換回路の出力を選択して出力することを
特徴とする。
【００２２】
【作用】本発明によれば、同期がとれない時はＭＵＳＥ
信号処理回路全体の入力を任意データに切換える。任意
データを固定データにすればＭＵＳＥ信号処理回路全体
の消費電力を低減できる。また、テスト画面を表示する
ように任意データを出力すれば、ＭＵＳＥ信号以外のと
き自動的にテスト画面になる。
信号処理回路全体の入力を任意データに切換える。任意
データを固定データにすればＭＵＳＥ信号処理回路全体
の消費電力を低減できる。また、テスト画面を表示する
ように任意データを出力すれば、ＭＵＳＥ信号以外のと
き自動的にテスト画面になる。
【００２３】また、本発明によれば、ＭＵＳＥ信号入力
時であってもノイズレベルが高い場合は、任意のＭＵＳ
Ｅ信号を映像信号処理回路に入力するように構成されて
いるため、任意データを固定データにすればＭＵＳＥ信
号処理回路全体の消費電力を低減することができ、テス
ト画面を表示するように任意データを出力すれば、ＭＵ
ＳＥ信号以外のとき自動的にテスト画面になる。
時であってもノイズレベルが高い場合は、任意のＭＵＳ
Ｅ信号を映像信号処理回路に入力するように構成されて
いるため、任意データを固定データにすればＭＵＳＥ信
号処理回路全体の消費電力を低減することができ、テス
ト画面を表示するように任意データを出力すれば、ＭＵ
ＳＥ信号以外のとき自動的にテスト画面になる。
【００２４】
【実施例】図面を参照して、本発明の実施例を以下に説
明する。
明する。
【００２５】
【実施例１】図１を参照して、本発明の一実施例を説明
する。図１に示すように、入力端子１は、Ａ／Ｄ変換器
２の入力に接続される。同期回路３の入力は、Ａ／Ｄ変
換器２の出力に接続される。切換回路４の入力にはＡ／
Ｄ変換器２の出力と任意のＭＵＳＥ信号を発生する信号
発生器５の出力とが接続され、入力信号を切換える切換
制御信号として同期回路３の判別信号３Ａが接続され
る。切換回路４の出力は、映像信号処理回路６のデータ
入力に接続され、映像信号処理回路６の出力は、Ｄ／Ａ
変換器７の出力に接続される。Ｄ／Ａ変換器の出力は、
映像信号出力端子８に接続される。
する。図１に示すように、入力端子１は、Ａ／Ｄ変換器
２の入力に接続される。同期回路３の入力は、Ａ／Ｄ変
換器２の出力に接続される。切換回路４の入力にはＡ／
Ｄ変換器２の出力と任意のＭＵＳＥ信号を発生する信号
発生器５の出力とが接続され、入力信号を切換える切換
制御信号として同期回路３の判別信号３Ａが接続され
る。切換回路４の出力は、映像信号処理回路６のデータ
入力に接続され、映像信号処理回路６の出力は、Ｄ／Ａ
変換器７の出力に接続される。Ｄ／Ａ変換器の出力は、
映像信号出力端子８に接続される。
【００２６】次に本実施例の動作を説明する。
【００２７】図１を参照して、入力端子１から入力され
たアナログ信号はＡ／Ｄ変換器２でデジタル信号に変換
される。同期回路３はＡ／Ｄ変換器２で変換されたデジ
タルのＭＵＳＥ信号から映像信号処理回路６で必要な制
御信号を生成するものであり、該制御信号の一つとし
て、同期回路３に入力された信号がＭＵＳＥ信号であり
同期がとれた場合はロック状態になり、ＭＵＳＥ信号以
外の時はアンロック状態であることを示すロック／アン
ロック信号３Ａ（「判別信号」ともいう）を出力する。
なお、同期回路３は、例えば図５に示す従来のＭＵＳＥ
デコーダと同様に、不図示の位相比較器、ループフィル
タ、ＶＣＯ（電圧制御発振器）から成る位相同期ループ
（ＰＬＬ）回路と判定回路から構成され、判定回路は位
相比較器の出力からロック状態及びアンロック状態を判
定する。
たアナログ信号はＡ／Ｄ変換器２でデジタル信号に変換
される。同期回路３はＡ／Ｄ変換器２で変換されたデジ
タルのＭＵＳＥ信号から映像信号処理回路６で必要な制
御信号を生成するものであり、該制御信号の一つとし
て、同期回路３に入力された信号がＭＵＳＥ信号であり
同期がとれた場合はロック状態になり、ＭＵＳＥ信号以
外の時はアンロック状態であることを示すロック／アン
ロック信号３Ａ（「判別信号」ともいう）を出力する。
なお、同期回路３は、例えば図５に示す従来のＭＵＳＥ
デコーダと同様に、不図示の位相比較器、ループフィル
タ、ＶＣＯ（電圧制御発振器）から成る位相同期ループ
（ＰＬＬ）回路と判定回路から構成され、判定回路は位
相比較器の出力からロック状態及びアンロック状態を判
定する。
【００２８】切換回路４では、Ａ／Ｄ変換器２の出力と
信号発生器５の出力を、同期回路３のロック／アンロッ
ク信号３Ａを基に切換え、ロック状態のときはＡ／Ｄ変
換器２から出力されたＭＵＳＥ信号を出力し、アンロッ
ク状態のときは信号発生器５から出力されたＭＵＳＥ信
号を出力する。切換回路４の出力は映像信号処理回路６
に入力され、ＭＵＳＥ信号から映像信号となり、Ｄ／Ａ
変換器７でアナログ信号に変換して映像信号出力端子８
へ出力する。
信号発生器５の出力を、同期回路３のロック／アンロッ
ク信号３Ａを基に切換え、ロック状態のときはＡ／Ｄ変
換器２から出力されたＭＵＳＥ信号を出力し、アンロッ
ク状態のときは信号発生器５から出力されたＭＵＳＥ信
号を出力する。切換回路４の出力は映像信号処理回路６
に入力され、ＭＵＳＥ信号から映像信号となり、Ｄ／Ａ
変換器７でアナログ信号に変換して映像信号出力端子８
へ出力する。
【００２９】次に、図３を参照して、任意データを出力
する信号発生器５の構成の一例を説明する。信号発生器
５は、Ｙ信号、及びＣ信号について互いに独立にランプ
信号や任意のレベルに設定できる。
する信号発生器５の構成の一例を説明する。信号発生器
５は、Ｙ信号、及びＣ信号について互いに独立にランプ
信号や任意のレベルに設定できる。
【００３０】図３に示すように、Ｙランプ信号用カウン
タ１０の出力と、任意レベル設定回路１１の出力は、切
換回路１４の入力に接続される。Ｃランプ信号用カウン
タ１２の出力と、任意レベル設定回路１３の出力は、切
換回路１５の入力に接続される。
タ１０の出力と、任意レベル設定回路１１の出力は、切
換回路１４の入力に接続される。Ｃランプ信号用カウン
タ１２の出力と、任意レベル設定回路１３の出力は、切
換回路１５の入力に接続される。
【００３１】切換回路１４の出力と、切換回路１５の出
力は切換回路１６の入力に接続され、切換回路１６の出
力は出力端子１７に接続される。
力は切換回路１６の入力に接続され、切換回路１６の出
力は出力端子１７に接続される。
【００３２】Ｙランプ信号用カウンタ１０は、ＭＵＳＥ
信号のＹ領域の始めでリセットされカウントアップす
る。切換回路１４でＹランプ信号用カウンタ１０の出力
と任意レベル設定回路１１から出力される任意レベルを
切換える。
信号のＹ領域の始めでリセットされカウントアップす
る。切換回路１４でＹランプ信号用カウンタ１０の出力
と任意レベル設定回路１１から出力される任意レベルを
切換える。
【００３３】Ｃ信号についてもＹ信号と同様に、Ｃラン
プ信号用カウンタ１２は、ＭＵＳＥ信号のＣ領域の始め
でリセットされカウントアップする。切換回路１５でＣ
ランプ信号用カウンタ１２の出力と任意レベル設定回路
１３から出力される任意レベルを切換える。
プ信号用カウンタ１２は、ＭＵＳＥ信号のＣ領域の始め
でリセットされカウントアップする。切換回路１５でＣ
ランプ信号用カウンタ１２の出力と任意レベル設定回路
１３から出力される任意レベルを切換える。
【００３４】切換回路１４から出力されたＹ信号と切換
回路１５から出力されたＣ信号は、切換回路１６にて、
ＭＵＳＥ信号のＹ信号領域のときはＹ信号に、Ｃ信号領
域のときはＣ信号に切換えて、出力端子１７から出力さ
れる。
回路１５から出力されたＣ信号は、切換回路１６にて、
ＭＵＳＥ信号のＹ信号領域のときはＹ信号に、Ｃ信号領
域のときはＣ信号に切換えて、出力端子１７から出力さ
れる。
【００３５】これによって、ＭＵＳＥ信号以外を入力し
たときに任意のＭＵＳＥ信号を映像信号処理回路６へ供
給することができると共に、信号発生器５の出力を一定
データに固定すれば映像信号処理回路６の消費電力を低
減することができる。
たときに任意のＭＵＳＥ信号を映像信号処理回路６へ供
給することができると共に、信号発生器５の出力を一定
データに固定すれば映像信号処理回路６の消費電力を低
減することができる。
【００３６】また、信号発生器５の出力をテスト画面を
表示するデータ（ランプ信号用カウンタ出力）にすれ
ば、ＭＵＳＥ信号以外の入力時には自動的にテスト画面
とすることができる。このように、本実施例は、ＭＵＳ
Ｅ信号以外のとき自動的にテスト画面にできるため、デ
コーダテスト回路と兼用することができる。
表示するデータ（ランプ信号用カウンタ出力）にすれ
ば、ＭＵＳＥ信号以外の入力時には自動的にテスト画面
とすることができる。このように、本実施例は、ＭＵＳ
Ｅ信号以外のとき自動的にテスト画面にできるため、デ
コーダテスト回路と兼用することができる。
【００３７】
【実施例２】次に図２を参照して、本発明の第２の実施
例を説明する。図２において、図１と同様の機能を有す
る要素には同一の参照番号が附されている。
例を説明する。図２において、図１と同様の機能を有す
る要素には同一の参照番号が附されている。
【００３８】図２に示すように、本実施例は、図１に示
す前記第１の実施例の回路に、ＭＵＳＥ信号中のノイズ
レベルを検出するノイズ検出回路９を追加したものであ
り、以下では前記第１の実施例との相違点を説明する。
す前記第１の実施例の回路に、ＭＵＳＥ信号中のノイズ
レベルを検出するノイズ検出回路９を追加したものであ
り、以下では前記第１の実施例との相違点を説明する。
【００３９】図２を参照して、ノイズ検出回路９の入力
はＡ／Ｄ変換器２の出力に接続され、切換回路４の入力
信号を切換える切換制御信号としてノイズ検出回路９の
出力信号９Ａが接続される。切換回路４の切換制御信号
としては、前記第１の実施例と同様に、同期回路３から
ロック／アンロック信号３Ａも接続されている。
はＡ／Ｄ変換器２の出力に接続され、切換回路４の入力
信号を切換える切換制御信号としてノイズ検出回路９の
出力信号９Ａが接続される。切換回路４の切換制御信号
としては、前記第１の実施例と同様に、同期回路３から
ロック／アンロック信号３Ａも接続されている。
【００４０】なお、信号発生器５は、前記第１の実施例
と同様に、図３に示すような回路で構成される。
と同様に、図３に示すような回路で構成される。
【００４１】次に、本実施例の動作について説明する。
【００４２】Ａ／Ｄ変換器２からデジタル信号はノイズ
検出回路９へ入力され、ノイズ検出回路９は、入力信号
のノイズレベルを測定し一定レベル以上になるとノイズ
レベル信号９Ａを出力する。
検出回路９へ入力され、ノイズ検出回路９は、入力信号
のノイズレベルを測定し一定レベル以上になるとノイズ
レベル信号９Ａを出力する。
【００４３】ノイズレベル信号９Ａは切換回路４に接続
されており、ＭＵＳＥ信号が入力されている場合でも、
ノイズレベルが所定レベル以上になると、切換回路４は
信号発生器５のＭＵＳＥ信号を選択する。
されており、ＭＵＳＥ信号が入力されている場合でも、
ノイズレベルが所定レベル以上になると、切換回路４は
信号発生器５のＭＵＳＥ信号を選択する。
【００４４】これによって、ＭＵＳＥ信号を受信してい
る場合でもノイズレベルが高い場合は、信号発生器５か
ら切換回路４を介して任意のＭＵＳＥ信号を映像信号処
理回路６へ供給することができる。
る場合でもノイズレベルが高い場合は、信号発生器５か
ら切換回路４を介して任意のＭＵＳＥ信号を映像信号処
理回路６へ供給することができる。
【００４５】以上、上記実施例では、本線の信号処理系
のデータを任意に固定できるため、任意の出力画面を設
定することが可能とされ、無信号時に最終出力段にて信
号を固定するための回路と共用することができる。
のデータを任意に固定できるため、任意の出力画面を設
定することが可能とされ、無信号時に最終出力段にて信
号を固定するための回路と共用することができる。
【００４６】
【発明の効果】以上説明したように本発明によれば、Ｍ
ＵＳＥ信号以外を入力したとき、任意のＭＵＳＥ信号を
映像信号処理回路に入力することができるため、一定デ
ータに固定すれば映像信号処理回路の消費電力を低減す
ることができ、また、テスト画面を表示できるデータに
すればＭＵＳＥ信号以外のとき自動的にテスト画面にで
きるため、デコーダテスト回路と兼用できるという効果
を有する。
ＵＳＥ信号以外を入力したとき、任意のＭＵＳＥ信号を
映像信号処理回路に入力することができるため、一定デ
ータに固定すれば映像信号処理回路の消費電力を低減す
ることができ、また、テスト画面を表示できるデータに
すればＭＵＳＥ信号以外のとき自動的にテスト画面にで
きるため、デコーダテスト回路と兼用できるという効果
を有する。
【００４７】また本発明によれば、ＭＵＳＥ信号入力時
であってもノイズレベルが高い場合は、任意のＭＵＳＥ
信号を映像信号処理回路に入力するように構成されてい
るため、一定データに固定すれば映像信号処理回路の消
費電力を低減することができ、また、テスト画面を表示
できるデータにすればＭＵＳＥ信号以外のとき自動的に
テスト画面にできるため、デコーダテスト回路と兼用で
きるという効果を有する。
であってもノイズレベルが高い場合は、任意のＭＵＳＥ
信号を映像信号処理回路に入力するように構成されてい
るため、一定データに固定すれば映像信号処理回路の消
費電力を低減することができ、また、テスト画面を表示
できるデータにすればＭＵＳＥ信号以外のとき自動的に
テスト画面にできるため、デコーダテスト回路と兼用で
きるという効果を有する。
【００４８】また、本発明においては、本線の信号処理
系のデータを任意に固定できるため、任意の出力画面を
設定することができる。このため、本発明は、近時用い
られている、無信号時に最終出力段にて信号を固定する
回路、と共用することができるという効果を有する。
系のデータを任意に固定できるため、任意の出力画面を
設定することができる。このため、本発明は、近時用い
られている、無信号時に最終出力段にて信号を固定する
回路、と共用することができるという効果を有する。
【図１】本発明に係るＭＵＳＥデコーダの第１の実施例
の構成を示す図である。
の構成を示す図である。
【図２】本発明に係るＭＵＳＥデコーダの第２の実施例
の構成を示す図である。
の構成を示す図である。
【図３】本発明における信号発生器の構成の一例を示す
図である。
図である。
【図４】従来のＭＵＳＥデコーダの回路図である。
【図５】特開平３−４０６０８号公報に開示されたＭＵ
ＳＥデコーダの構成を示す図である。
ＳＥデコーダの構成を示す図である。
１ 入力端子 ２ Ａ／Ｄ変換器 ３ 同期回路 ３Ａ 判別信号（ロック／アンロック信号） ４ 切換回路 ５ 信号発生器 ６ 映像信号処理回路 ７ Ｄ／Ａ変換器 ８ 映像信号出力端子 ９ ノイズ検出回路 ９Ａ ノイズレベル信号 １０ Ｙランプ信号用カウンタ １１、１３ 任意レベル設定回路 １２ Ｃランプ信号用カウンタ １４〜１６ 切換回路 １７ 出力端子 １８ レベル０固定回路 １９ 補正フィルタ ２０ 混合器
Claims (4)
- 【請求項１】ＭＵＳＥ方式でデータ圧縮されたアナログ
信号をＡ／Ｄ変換器でデジタル信号に変換し映像信号処
理回路にて映像信号に変換するＭＵＳＥデコーダにおい
て、 前記Ａ／Ｄ変換器で変換されたデジタル信号を入力して
同期検出を行いＭＵＳＥ信号か否かを判別して判別信号
を出力する同期回路と、 任意の映像信号を出力する信号発生器と、 前記同期回路からの判別信号を切換制御信号として入力
し前記Ａ／Ｄ変換器の出力信号と前記信号発生器の映像
出力信号とを切換える切換回路と、 前記切換回路の出力を映像信号に変換する映像信号処理
回路と、 を有することを特徴とするＭＵＳＥデコーダ。 - 【請求項２】ＭＵＳＥ方式でデータ圧縮されたアナログ
信号をＡ／Ｄ変換器でデジタル信号に変換し映像信号処
理回路にて映像信号に変換するＭＵＳＥデコーダにおい
て、 前記Ａ／Ｄ変換器で変換されたデジタル信号を入力して
同期検出を行いＭＵＳＥ信号か否かを判別して判別信号
を出力する同期回路と、 前記Ａ／Ｄ変換器からのデジタル信号よりノイズレベル
を判定し該ノイズレベルが所定値以上のときはノイズレ
ベル信号を出力するノイズ検出回路と、 任意の映像信号を出力する信号発生器と、 前記同期回路からの判別信号および前記ノイズ検出回路
からのノイズレベル信号に基づき前記Ａ／Ｄ変換器の出
力信号と前記信号発生器の映像出力信号とを切換える切
換回路と、 前記切換回路の出力を映像信号に変換する映像信号処理
回路と、 を有することを特徴とするＭＵＳＥデコーダ。 - 【請求項３】前記同期回路からの判別信号がＭＵＳＥ信
号以外の入力を示すか、又は前記ノイズ検出回路からの
ノイズレベル信号が所定値以上のノイズの存在を示す際
に、前記切換回路が、前記信号発生回路の出力信号を選
択して前記映像信号処理回路に出力することを特徴とす
る請求項２記載のＭＵＳＥデコーダ。 - 【請求項４】前記信号発生器が、任意レベルに設定され
る固定データを発生する回路とテスト画面データを発生
する回路と、これら回路の出力のいずれか一方を選択す
る切換回路とを、Ｙ信号とＣ信号について夫々備え、更
にＹ信号領域とＣ信号領域について前記切換回路の出力
を選択して出力することを特徴とする請求項１又は２記
載のＭＵＳＥデコーダ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6214305A JP2689918B2 (ja) | 1994-08-17 | 1994-08-17 | Ｍｕｓｅデコーダ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6214305A JP2689918B2 (ja) | 1994-08-17 | 1994-08-17 | Ｍｕｓｅデコーダ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0865642A JPH0865642A (ja) | 1996-03-08 |
| JP2689918B2 true JP2689918B2 (ja) | 1997-12-10 |
Family
ID=16653543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6214305A Expired - Fee Related JP2689918B2 (ja) | 1994-08-17 | 1994-08-17 | Ｍｕｓｅデコーダ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2689918B2 (ja) |
-
1994
- 1994-08-17 JP JP6214305A patent/JP2689918B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0865642A (ja) | 1996-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7532250B2 (en) | Clock generation apparatus | |
| JP3278546B2 (ja) | 同期信号発生回路 | |
| US6704009B2 (en) | Image display | |
| US8233092B2 (en) | Video signal processing device | |
| US6429901B1 (en) | PLL circuit and phase lock detector | |
| KR20000029949A (ko) | 디지털표시장치용위상동기루프회로 | |
| KR100265710B1 (ko) | 자동 트랙킹 조정 기능을 갖는 평판 디스플레이장치 | |
| JP2689918B2 (ja) | Ｍｕｓｅデコーダ | |
| JP3250151B2 (ja) | ジッタ抑圧回路 | |
| JPH05227453A (ja) | 周波数自動調整装置 | |
| JPH0670264A (ja) | テレビ受像機 | |
| US7432982B2 (en) | OSD insert circuit | |
| US5101118A (en) | Synchronization compensating circuit for use in scanning type display circuit | |
| JP3257612B2 (ja) | Ｐｌｌ回路 | |
| JPH0685631A (ja) | 信号周期判別回路 | |
| JP3632541B2 (ja) | 同期処理回路 | |
| JPH10285428A (ja) | 半導体集積回路 | |
| KR100190046B1 (ko) | 위상동기루프의 수평동기신호 입력단 보상장치 | |
| JP2994307B2 (ja) | 可変周期信号発生回路 | |
| JPH1169263A (ja) | 垂直ブランキング生成回路 | |
| JPH09139863A (ja) | Ｐｌｌ回路 | |
| KR100206110B1 (ko) | 마스터 슬래이브 겸용 위상동기회로 | |
| JPH10308666A (ja) | Ｐｌｌ回路 | |
| JP2000115637A (ja) | 表示マスク方式 | |
| JPH09271033A (ja) | スキャンコンバータ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970729 |
|
| LAPS | Cancellation because of no payment of annual fees |