KR100206110B1 - 마스터 슬래이브 겸용 위상동기회로 - Google Patents
마스터 슬래이브 겸용 위상동기회로 Download PDFInfo
- Publication number
- KR100206110B1 KR100206110B1 KR1019960050291A KR19960050291A KR100206110B1 KR 100206110 B1 KR100206110 B1 KR 100206110B1 KR 1019960050291 A KR1019960050291 A KR 1019960050291A KR 19960050291 A KR19960050291 A KR 19960050291A KR 100206110 B1 KR100206110 B1 KR 100206110B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- leading end
- horizontal synchronizing
- coincidence
- counter
- Prior art date
Links
- 238000001514 detection method Methods 0.000 claims abstract description 18
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims abstract description 3
- 238000003708 edge detection Methods 0.000 claims 1
- 230000001360 synchronised effect Effects 0.000 abstract description 16
- 230000009977 dual effect Effects 0.000 abstract description 2
- 101000685663 Homo sapiens Sodium/nucleoside cotransporter 1 Proteins 0.000 description 3
- 102100023116 Sodium/nucleoside cotransporter 1 Human genes 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 101150112492 SUM-1 gene Proteins 0.000 description 1
- 101150096255 SUMO1 gene Proteins 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
- H03K21/38—Starting, stopping or resetting the counter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/24—Automatic control of frequency or phase; Synchronisation using a reference signal directly applied to the generator
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Synchronizing For Television (AREA)
Abstract
본 발명은 마스터/슬래이브 겸용 위상동기회로에 관한 것으로서, 특히 수평동기신호를 입력하여 수평동기신호의 선단을 검출하는 선단검출수단; 상기 선단검출신호에 응답하여 클럭신호를 N분주한 값이 미리 주어진 기준값과 동일하면 일치신호를 발생하는 신호발생수단; 상기 선단검출신호와 상기 일치신호의 조합에 의해 일치신호의 횟수를 카운트하는 카운터수단; 상기 카운터수단의 출력신호의 조합에 의해 수평동기신호에 대응하는 일치신호만을 게이트하는 게이트수단; 및 상기 게이트수단에 의해 게이팅된 일치신호 또는 상기 선단검출신호를 수평동기신호로 발생하는 출력수단을 구비하는 것을 특징으로 한다.
Description
본 발명은 마스터 슬래이브 겸용 위상동기회로에 관한 것으로서, 특히 마스터와 슬레이브로 구성된 복합장치에 있어서, 마스터 모드의 위상동기회로의 구현시 동적상태에서 시스템 불안정이 야기되는 것을 방지할 수 있는 마스터 슬레이브 겸용 위상동기회로를 제공하는 데 있다.
최근에 영상시스템의 복합화 및 다기능화 추세에 따라 한 세트내에서 관련된 여러 가지 시스템들이 마스터/슬레이브 관계로 구현되고 있다.
도 1은 마스터 모드로 동작하는 블록의 구성을 나타낸다. 영상처리블럭(10)에서는 내부적으로 발생된 수평동기신호(IH-SYNC)와 외부의 기준수평동기신호(EH-SYNC)를 위상동기회로(12)에서 위상비교하고 위상에러전압에 대응하는 전압제어 발진신호를 발생시키고 이 전압제어발진신호(VCO)를 클럭신호로 입력하여 N분주시킴으로써 내부 수평동기신호를 발생하여 사용하게 된다.
도 2는 슬래이브 모드로 동작하는 블록의 구성을 나타낸다. 마스터로 동작하는 제 1 영상처리블럭(10)에서는 상술한 도 1과 동일한방법으로 내부 동기신호를 발생하며, 슬래이브로 동작하는 제 2 영상처리블럭(20)에서는 위상동기회로(12)에서 발생된 전압제어발진신호와 제 1 영상처리블럭의 내부수평동기신호를 각각 입력하여 사용하게 된다.
이와 같은 종래의 복합장치에서는 하나의 위상동기회로(12)가 마스터의 내부 수평동기신호와 외부 기준동기신호를 위상비교하여 위상로크된 클럭신호를 발생하고 이 클럭신호를 마스터 및 슬래이브에서 모두 입력하여 내부 수평동기신호를 발생시키고 있기 때문에 마스터의 내부 수평동기신호 또는 외부 기준수평동기신호의 발생이 이상이 있을 경우에는 슬래이브에서는 전혀 대책이 없으므로 시스템이 불안정해지는 문제점이 있었다.
본 발명의 목적은 이와 같은 종래 기술의 문제점을 해결하기 위하여 마스터/슬래이브 겸용사용이 가능하도록 위상동기회로를 구성함으로서 시스템을 안정되게 할 수 있는 마스터 슬레이브 겸용 위상동기회로를 제공하는 데 있다.
상기 목적을 달성하기 위하여 본 발명의 장치는 수평동기신호를 입력하여 수평동기신호의 선단을 검출하는 선단검출수단; 상기 선단검출신호에 응답하여 클럭신호를 N분주한 값이 미리 주어진 기준값과 동일하면 일치신호를 발생하는 신호발생수단; 상기 선단검출신호와 상기 일치신호의 조합에 의해 일치신호의 횟수를 카운트하는 카운터수단; 상기 카운터수단의 출력신호의 조합에 의해 수평동기신호에 대응하는 일치신호만을 게이트하는 게이트수단; 및 상기 게이트수단에 의해 게이팅된 일치신호 또는 상기 선단검출신호를 수평동기신호로 발생하는 출력수단을 구비하는 것을 특징으로 한다.
도 1 은 종래의 마스터 시스템의 위상동기회로를 설명하기 위한 도면.
도 2 는 종래의 마스터/ 슬래이브 겸용 위상동기회로의 구성을 설명하기 위한 도면.
도 3 은 본 발명에 의한 마스터 슬래이브 겸용 위성동기회로의 구성을 나타낸 도면.
도 4 는 도 3 의 동작을 설명하기 위한 각 부의 파형도.
이하, 첨부한 도면을 참조하여 본 발명을 보다 상세히 설명하고자 한다.
도 3은 본 발명에 의한 마스터/슬래이브 겸용 위상동기회로의 구성을 나타낸다. 도 3에서 위상동기회로는 선단검출수단(40), 신호발생수단(42), 카운터수단(44), 게이트수단(46), 출력수단(48)을 포함한다.
선단검출수단(40)은 오아게이트(G1), 인버터(IV1, IV2), 앤드게이트(G2), 플립플롭(FF1 내지 FF3)으로 구성된다. 선단검출수단(40)에서는 도 4a에 도시된 반전된 수평동기신호(/HSYNC)와 비반전된 수평동기신호(HSYNC)를 입력하여 수평동기신호의 선단, 즉 하강엣지를 검출하여 도 4b에 도시된 선단검출신호를 출력한다.
신호발생수단(42)은 앤드게이트(G3), 가산기(SUM1), 플립플롭(FF4)로 구성된 10비트 카운터(CNT1)와, 비교기(U1), 선택수단(MUX1), 플립플롭(FF5)를 포함한다. 신호발생수단(42)에서는 도 4c에 도시된 반전된 선단검출신호를 기준으로 10비트 카운터(CNT1)에서 27㎒의 클럭신호를 카운팅하고, 상기 카운터(CNT1)의 카운팅값과 방송데이터를 비교기(U1)에서 비교한다. 방송데이터는 방송선택신호(PAL/NT)에 응답하여 선택되는 데이터로 PAL방식의 경우에는 430, NTSC방식의 경우에는 427의 방송데이터가 선택수단(MUX1)에 의해 선택된 것이다. 선택된 방송데이터와 동일한 카운팅값이 되면 도 4d에 도시한 일치신호가 발생된다. 즉, 선단검출신호에 응답하여 클럭신호를 N분주한 값이 미리 주어진 기준값, 방송 데이터와 동일하면 일치신호를 발생하게 된다.
카운터수단(44)는 인버터(IV3, IV4), 앤드게이트(G4), 낸드게이트(G5), 인에이블단자를 가지는 플립플롭(FF6)로 구성된 2비트 카운터로 구성된다. 카운터수단(44)에서는 반전된 선단검출신호와 반전된 일치신호를 낸드조합에 의해 인에이블신호를 발생하고 이 인에이블신호에 응답하여 한 수평주사기간동안에 발생된 일치신호의 횟수를 2비트 카운터에 의해 카운팅한다. 2비트 카운터의 각 비트의 출력파형은 도 4g에 도시되어 있다.
게이트수단(46)은 앤드게이트(G7) 및 앤드게이트(G8)로 구성되어 상기 카운터수단(44)의 출력신호를 앤드조합하여 도 4h에 도시된 게이트신호를 출력하고 이 게이트신호와 상기 일치신호의 앤드조합에 의해 수평동기신호의 선단에 대응하는 일치신호의 펄스파형만 통과하게 된다.
출력수단(48)은 오아게이트(G9), 플립플롭(FF7), 인버터(IV5)로 구성되어 상기 게이트수단(44)에서 출력되는 펄스파형과 상기 선단검출신호를 오아조합하고 이 조합신호를 플립플롭 및 인버터를 통하여 출력함으로써 내부 수평동기신호를 발생하게 된다.
상술한 동작은 마스터 모드로 동작하는 경우를 설명하 것이다. 슬래이브 모드로 동작시에는 선단검출수단에 입력되는 수평동기신호가 없다고 가정하면 선단검출신호가 0상태, 즉 검출되지 않게 되지만 신호발생수단(42)에서는 자체 루프에 의해 429클럭마다 일치신호를 발생하게 되므로 이 신호에 의해 카운터수단(44)이 카운팅동작을 수행하게 된다. 따라서, 선단검출신호에 관계없이 게이트수단(46)과 출력수단(48)을 거쳐서 내부 수평동기신호가 발생하게 되는 것이다.
이와 같이 본 발명의 위상동기회로는 마스터 모드 및 슬래이브모드에서 모두 안정되게 동작할 수 있으므로 마스터/ 슬래이브 겸용이 가능하다.
Claims (3)
- 수평동기신호를 입력하여 수평동기신호의 선단을 검출하는 선단검출수단; 상기 선단검출신호에 응답하여 클럭신호를 N분주한 값이 미리 주어진 기준값과 동일하면 일치신호를 발생하는 신호발생수단; 상기 선단검출신호와 상기 일치신호의 조합에 의해 일치신호의 횟수를 카운트하는 카운터수단; 상기 카운터수단의 출력신호의 조합에 의해 수평동기신호에 대응하는 일치신호만을 게이트하는 게이트수단; 및 상기 게이트수단에 의해 게이팅된 일치신호 또는 상기 선단검출신호를 수평동기신호로 발생하는 출력수단을 구비하는 것을 특징으로 하는 마스터 슬래이브 겸용 위상동기회로.
- 제 1 항에 있어서, 상기 신호발생수단은 방송선택신호에 응답하여 제 1 방송데이터와 제 2 방송데이터를 선택하는 선택수단; 상기 선단검출신호 및 일치신호에 응답하여 초기화되는 10진카운터; 상기 카운터의 값이 상기 선택수단에서 선택된 방송데이터와 동일할 때마다 상기 일치신호를 출력하는 비교수단을 구비하는 것을 특징으로 하는 마스터 슬래이브 겸용 위상동기회로.
- 제 1 항에 있어서, 상기 카운터수단은 반전된 상기 선단검출신호와 반전된 상기 일치신호를 조합하여 인에이블신호를 발생하는 수단; 및 상기 인에이블신호에 응답하여 인에이블되고, 상기 반전된 선단검출신호에 응답하여 초기화되는 2진카운터를 구비한 것을 특징으로 하는 마스터 슬래이브 겸용 위상동기회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960050291A KR100206110B1 (ko) | 1996-10-30 | 1996-10-30 | 마스터 슬래이브 겸용 위상동기회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960050291A KR100206110B1 (ko) | 1996-10-30 | 1996-10-30 | 마스터 슬래이브 겸용 위상동기회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980030812A KR19980030812A (ko) | 1998-07-25 |
| KR100206110B1 true KR100206110B1 (ko) | 1999-07-01 |
Family
ID=19479859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960050291A KR100206110B1 (ko) | 1996-10-30 | 1996-10-30 | 마스터 슬래이브 겸용 위상동기회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100206110B1 (ko) |
-
1996
- 1996-10-30 KR KR1019960050291A patent/KR100206110B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980030812A (ko) | 1998-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2630343B2 (ja) | 周波数可変クロック発生装置 | |
| JPS60126921A (ja) | 位相制御回路 | |
| KR100265503B1 (ko) | 동기입력신호주파수와수평스캔주파수를동기시키는데사용되는위상동기루프를갖는비디오디스플레이장치 | |
| US6704009B2 (en) | Image display | |
| KR100315246B1 (ko) | 디지털 표시 장치용 위상 동기 루프 회로 | |
| KR19990066804A (ko) | 위상 동기 루프에서 위상을 순환시키는 방법 및 장치 | |
| US6757349B1 (en) | PLL frequency synthesizer with lock detection circuit | |
| KR100254859B1 (ko) | 위상차 검출 및 판별 회로 | |
| KR100206110B1 (ko) | 마스터 슬래이브 겸용 위상동기회로 | |
| US4876518A (en) | Frequency tracking system | |
| US5563531A (en) | Digital phase comparator | |
| US6404833B1 (en) | Digital phase synchronizing apparatus | |
| US5153725A (en) | Automatic frequency control circuit | |
| EP0392618B1 (en) | Apparatus for generating a horizontal reset signal synchronous with a subcarrier locked clock | |
| US6218907B1 (en) | Frequency comparator and PLL circuit using the same | |
| JPH09200048A (ja) | Ｐｌｌ周波数シンセサイザ | |
| KR100200826B1 (ko) | 위상동기 일치회로 | |
| JPH09130237A (ja) | Ｐｌｌ回路及び転送データ信号処理装置 | |
| JP2798918B2 (ja) | パルス幅変調回路 | |
| KR100190046B1 (ko) | 위상동기루프의 수평동기신호 입력단 보상장치 | |
| KR0135812B1 (ko) | 복합영상장치의 클럭발생기 | |
| JP3240229B2 (ja) | 位相比較器 | |
| JP2736702B2 (ja) | 非同期検出回路 | |
| JPH11298460A (ja) | クロック切替回路 | |
| KR930003966B1 (ko) | Ntsc/pal겸용 발진주파수 변환회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110330 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |