JP2683093B2

JP2683093B2 - 光学式座標入力装置

Info

Publication number: JP2683093B2
Application number: JP8394489A
Authority: JP
Inventors: 和男長谷川
Original assignee: Alps Electric Co Ltd
Current assignee: Alps Alpine Co Ltd
Priority date: 1989-04-04
Filing date: 1989-04-04
Publication date: 1997-11-26
Anticipated expiration: 2012-11-26
Also published as: US4998014A; JPH02264320A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、表示面の前面に設置し、指先，その他の遮
光する操作体で指示した該表示面上の特定部分の位置情
報を座標データとしてホストコンピュータ等の情報処理
装置に入力する光学式座標入力装置に関する。

〔従来の技術〕

CRT,LCD等の表示面や印刷紙面の特定部分を座標デー
タとして得る光学式座標入力装置は、タツチパネルとか
タツチスクリーンとして知られている。

この種の光学座標入力装置は、表示面の前面に、該表
示面のＸ軸,Y軸を形成する各対向辺に発光素子と受光素
子の対からなる二次元走査手段を配置してXY座標空間を
形成し、これら各座標の発光素子を順次発光させること
によつてその光ビームで二次元の走査を行い、特定部分
の位置を指定するためにアクセスした指とかペン先など
の遮光する操作体が遮光した座標位置を求めて、入力デ
ータとしていた。

第２図はこの種の光学式座標入力装置の特定位置座標
の検出方式を説明する概念図であつて、１は表示面、２
はＸ座標の発光素子列（LEDアレー）、３はＸ座標の受
光素子列（フオトトランジスタ（PTR）アレー）、４は
Ｙ座標の発光素子列（LEDアレー）、５はＹ座標の受光
素子列（フオトトランジスタアレー）である。

同図において、LEDアレー2,4、PTRアレー3,5の対は、
スキヤンカウンタのカウントにしたがつて順次走査で発
光・受光を行い、LEDからの光ビームが遮光されたPTRの
カウント値を保持し、このカウント値またはカウント値
に基づいた演算値をホストコンピユータ等の外部装置に
送信している。

たとえば、同図のＡ部分において光ビームの遮光が起
こると、Ｘ座標は6,Y座標は７として保持され、送信さ
れる。

また、同図Ｂ部分に示すような広い範囲に光ビームの
遮光が起こると、従来はこのＢ部分の中心座標のみを保
持し、送信している。

なお、この種の座標入力装置としては、特公昭57-492
9号公報に記載のものを挙げることができる。

〔発明が解決しようとする課題〕

上記したように、従来の技術においては、LEDアレー
を順次走査して、表示面上の特定位置を指定するために
該表示面にアクセスした指やペン先等の操作体によって
上記LEDからの光ビームで遮光された対応PTRの座標をHE
Xコード（16進表示コード）等の数値データとしてホス
トコンピユータ等の外部情報処理装置に送信しているも
ので、ホストコンピュータ等の情報処理装置に取り込ん
だデータを利用する場合には数値演算処理を行う必要が
あつた。

また、第２図のＢ部分で示したような広い領域で光ビ
ームの遮光が行われた場合は、上記したように、その中
心座標のみが送信されるため、ホストコンピユータ等の
情報処理装置側では、その座標に対応する遮光が発生し
た表示面の領域が面であるか点であるかを認識すること
ができないもので、これを認識させようとする場合には
全部の遮光領域を表わすLED、PTRに対応した何桁ものデ
ータを送信する必要があり、データ処理手段が複雑にな
り、データ処理速度を速くすることができない等の欠点
があつた。

本発明の目的は、上記従来技術の欠点を解消し、遮光
領域の座標データを任意のタイミングで取り込みできる
と共に、データ処理速度を高速化できるようにした光学
式座標入力装置を提供することにある。

〔課題を解決するための手段〕

上記目的を達成するために、本発明による光学式座標
入力装置は、Ｘ、Ｙ座標を形成する二次元平面と、二次
元平面のＸ座標方向の各辺に対向して配置された第１の
複数対の発光素子及び受光素子と、二次元平面のＹ座標
方向の各辺に対向して配置された第２の複数対の発光素
子及び受光素子と、第１及び第２の複数の発光素子を順
次発光させ、二次元平面を二次元的に光走査する走査駆
動部と、二次元平面上を操作して座標入力を行なう操作
体と、光走査時に第１及び第２の複数の受光素子の受光
光量に対応したレベルの電気信号を順次発生する受信部
と、電気信号を二値化信号に変換し、この二値化信号を
複数ビットデータの形で記憶部に書き込み、記憶部から
読み出すデータ処理部とを備え、複数ビットは、二次元
平面を２つ以上の領域に分割した際に、これら２つ以上
の領域をそれぞれ光走査する第１及び第２の発光素子の
配置数に等しいものであり、複数ビットデータの記憶部
への書き込み及び記憶部からの読み出しは、二次元平面
の２つ以上の領域に対してそれぞれ指定したアドレスに
よって行われる手段を具備している。

〔作用〕

入力表面のＸ座標,Y座標を、たとえば第２図に示した
ように、それぞれＸ₁＝（ｘ₀,x₁,x₂,x₃,x₄,x₅,x₆,
x₇，）とＸ₂＝（ｘ₈,x₉,x₁₀,x₁₁,x₁₂,x₁₃,x₁₄,x₁₅）、
Ｙ₁＝（ｙ₀,y₁,y₂,y₃,y₄,y₅,y₆,y₇，）とＹ₂＝（ｙ₈,
y₉,y₁₀,y₁₁,y₁₂,y₁₃,y₁₄,y₁₅）のように、各８ビツトで
構成する２バイトに分割しておき、同図のＡ部分に遮光
が発生した場合は、Ｘ₁＝（00000010）＝（２）_HEX,X₂
＝（00000000）＝（０）_HEX、Ｙ₁＝（00000001）＝
（１）_HEX、とＹ₂＝（00000000）＝（０）_HEXとして保
持手段（記憶装置）に保持し・記憶し、外部へはこの記
憶装置の記憶データをそのまま８ビツト,4桁のデータと
して転送する。また、同図のＢ部分に遮光が発生した場
合は、Ｘ₁＝（00000111）＝（７）_HEX,X₂＝（1111100
0）＝（F8）_HEX、Ｙ₁＝（00000111）＝（７）_HEX、Ｙ₂
＝（11000000）＝（C0）_HEXとして保持・記憶し、同様
に８ビツト,4桁のデータとして転送する。

このような機能によって、転送データは、遮光部分の
領域の大きさに対応して変化させることなく、遮光部分
の領域の大きさを認識することができるとともに、遮光
部分の領域を検出するデータ量がきわめて少なくなり、
ホストコンピュータ等の情報処理装置におけるデータ取
り入れ手順が簡単になって、情報処理装置のデータ処理
速度を高速化することができる。

〔実施例〕

以下、本発明の実施例を図面を参照して説明する。

第１図は本発明による座標入力装置の一実施例のブロ
ツク図であつて、１はCRT（陰極線管）やLCD（液晶表示
部）その他の表示装置の表示面（以下、これらを単に表
示面という）、２はＸ座標のLED（発光素子）アレー、
３はＸ座標のPTR（受光素子）アレー、４はＹ座標のLED
アレー、５は座標のPTRアレー、６はLEDドライバー、７
はマルチプレクサ、８は２値化回路、９はシフトレジス
タ、10はラツチ、11は記憶装置（保持装置，以下、メモ
リという）、12は装置のシーケンスを制御する順序制御
回路（シーケンサ）、13は発振回路、14はカウンタ、15
はCPU、16はアドレスデコーダ、また12−１〜12−６は
デコーダ、100は座標入力装置、200はホストコンピユー
タ等の情報処理装置（以下、ホストコンピユータ等とい
う）である。

同図において、LEDアレー２はPTRアレー３と対になつ
ており、XY座標のＸ軸に沿つて16対の発光・受光部（LE
D:0,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15、PTR:0,1,
2,3,4,5,6,7,8,9,10,11,12,13,14,15）を構成し、LEDア
レー４はPTRアレー５と対になつてXY座標のＹ軸に沿つ
て16対の発光・受光部（LED:0,1,2,3,4,5,6,7,8,9,10,1
1,12,13,14,15、PTR:0,1,2,3,4,5,6,7,8,9,10,11,12,1
3,14,15）を構成している。

これらの発光・受光部は、Ｘ軸,Y軸それぞれについ
て、前記第２図に示したと同様に、それぞれＸ₁＝
（ｘ₀,x₁,x₂,x₃,x₄,x₅,x₆,x₇，）とＸ₂＝（ｘ₈,x₉,x₁₀,
x₁₁,x₁₂,x₁₃,x₁₄,x₁₅）、Ｙ₁＝（ｙ₀,y₁,y₂,y₃,y₄,y₅,y
₆,y₇，）とＹ₂＝（ｙ₈,y₉,y₁₀,y₁₁,y₁₂,y₁₃,y₁₄,y₁₅）
のように、各８ビツトで構成する２バイト分に二分割さ
れている。

LEDアレー2,4はLEDドライバー６の駆動出力c,dによつ
て駆動される。LEDドライバー６は、トランジスタ等の
スイツチング素子で構成され、LEDアレー2,4のそれぞれ
一つのLED素子を順次選択して赤外光等の光ビームを発
光し、それぞれ対となるPTR素子に順次入射させる。

PTRアレー3,5の出力a,bはマルチプレクサ７を介して
２値化回路８に印加される。

マルチプレクサ７はアナログスイツチで構成され、PT
Rアレー3,5の中から一つの素子を選択して出力ｇを２値
化回路８に与えるもので、このマルチプレクサ７とLED
ドライバー６とは、同一の，または同一の動作をするデ
コーダ１からの駆動信号ｅで駆動される。これにより、
PTRとLEDは対向する一対で動作するように構成されてい
る。

上記２値化回路８はPTR3,5からマルチプレクサ７を経
て入力された信号を、“H"レベル（ハイレベル），また
は“L"レベルのデジタル信号に変換して、この変換出力
ｈをシフトレジスタ９に与える。

シフトレジスタ９は２値化回路８からシリアルに入力
された信号を８ビツト分記憶し、これをパラレル信号ｉ
としてラツチ10に与える。

ラツチ10はシフトレジスタ９からの８ビツトデータを
メモリ11に転送する間、これを一時的に保持するもので
ある。

メモリ11はラツチ10からのデータ信号ｊを、遮光検出
の座標とメモリアドレスとを対応させて順次格納する。
メモリ11の書き込みアドレスと読み出しアドレスのタイ
ミングは各々独立しており、書き込みデータはデコーダ
５の出力ｓにしたがつて順次書き込みアドレスを切換
え、検出座標に対応させてデータを格納する。一方、読
み出し信号ｐは、ホストコンピユータ（ホスト機器）20
0のCPU15からのアドレス信号ｎの指定により、任意の座
標データをリードイネーブル信号ｕによる任意のタイミ
ングで、データバスを通して読み出される。

発振回路13はクロツク信号を発生し、これを順序制御
回路12のカウンタ14に供給する。

この順序回路（シーケンサ）12は、上記カウンタ14と
デコーダ12−１〜12−６とから構成され、発振器13から
のクロツク信号ｌがカウンタ14に印加されると、該カウ
ンタ14は動作を開始し、デコーダ12−１〜12−６にカウ
ント値を与える。

デコーダ12−１〜12−６は、予め設定された値が入力
されると制御パルスe,f,q,r,s,tをそれぞれ発生する。

カウンタ14は、ホスト機器200から印加されるチツプ
セレクト信号（リセツト解除信号）ｍによりリセツト状
態が解除されて起動し、計数を開始する。各デコーダか
らの制御パルスにしたがつて各回路ブロツクが動作し、
上記チツプセレクト信号がアクテイブの間はカウンタ14
はカウント動作を続け、各デコーダは制御パルスの発生
を繰り返し、動作を繰り返す。

順序回路12を構成する各デコーダの制御パルスは次の
ような制御を行う。

デコーダ12−１の出力ｅはマルチプレクサ７とLEDド
ライバー６の一対を選択する選択信号、デコーダ12−２
の出力ｆはLEDの発光信号とその発光タイミングに同期
した２値化を行うための制御信号、デコーダ12−３の出
力ｑはLEDの発光中に、シフトレジスタ９に対してデー
タの取り込みを行わせるビツトシフト信号、デコーダ12
−４の出力信号ｒはラツチ10に対してデータの取り込み
信号であり、デコーダ12−３がシフトレジスタに対して
信号出力を８回行う毎に一回の割合で出力される。

デコーダ12−５の出力ｓはラツチ10へのデータ取り込
みの完了直後に発生されるメモリへの書き込み信号であ
る。

デコーダ12−６の出力ｔはデコーダ12−５がメモリ11
に対して書き込み信号ｓを発生する毎に、該メモリ11の
書き込みアドレスを変化させる信号であり、00,01,10,1
1と順に変化させてチツプセレクト信号（リセツト解除
信号）ｍが印加されている間、同様な動作を繰り返す。

なお、ホスト機器200のアドレスデコーダ16はCPU15か
らのアドレスからチツプセレクト信号ｍを作成するもの
であり、CPU15はホストコンピユータ等の中央処理装置
である。

以上の構成において、その動作を説明する。

（１）ホストコンピユータ等200のCPU15から出力され
るアドレス信号ｎの一部がアドレスデコーダ16によりチ
ツプセレクト信号ｍに変換される。このチツプセレクト
信号ｍによりホストコンピユータ等200の内部メモリや
外部に接続された入出力装置等、バスに接続された装置
を選択する。

（２）いま、アドレスデコーダ16が外部機器として接
続された座標入力装置100を選択してチツプセレクト信
号ｍが印加されると、シフトレジスタ9,ラツチおよび順
序制御回路12中のカウンタ14には同一の信号がリセツト
解除信号として印加される。

（３）チツプセレクト信号ｍ（リセツト解除信号）が
印加されると、シーケンサである順序制御信号12のカウ
ンタ14が動作を開始し、カウント出力ｋが変化する。

（４）デコーダ12−６は上記カウント値に従い、メモ
リアドレスを00番地に設定する。

（５）デコーダ６がカウンタ14のカウント値にしたが
い、まずＸ座標の０番地に対応するLEDと、これと対に
なるPTRがアクテイブとなるように、マルチプレクサ７
とLEDドライバ６を選択する。PTRからの光電流ｇは、マ
ルチプレクサ７から出力されて２値化回路８に印加され
る（LEDはまだ発光しない）。

（６）次に、カウンタ14のカウント値に従つてデコー
ダ12−２が動作し、LEDの駆動信号ｆを出力する。この
信号ｆによりLEDは発光する。

同時に、駆動信号ｆは２値化回路８に印加されて発光
タイミングに同期した２値化処理を行う。

表示装置の表示面を指，あるいはペン先などでアクセ
スし、特定に位置の光ビームが遮断されると光電流は小
さくなり、遮断されない場合には大きな電流が流れる。
この光電流は２値化回路８に入力され、光の遮断の検
出，非検出に対応した“H"および“L"のデジタル信号ｈ
に変換されてシフトレジスタ９に出力される。

（７） LEDの発光中にデコーダ12−３から信号ｑが出
力され、シフトレジスタ９を１ビツトシフトし、２値化
回路８の出力ｈはシフトレジスタ９に保持される。

（８）以下同様に、（３）から（６）までの処理を８
回繰り返す。この結果、シフトレジスタ９には、Ｘ座標
の０番地から７番地までの８ビツトのデータが保持され
る。このデータは、８ビツトのパラレルデータｉとして
ラツチ10に出力される。

（９）デコーダ12−４からの信号ｒにより上記８ビツ
トのパラレルデータｉはラツチ10に保持され、メモリ11
に対して信号ｊとして出力される。デコーダ12−４から
の信号ｒは、上記（３）から（６）までの処理を８回繰
り返す毎に一度出力される。

（10）次に、デコーダ12−５からメモリリード信号
（読み出し信号）ｓが出力され、ラツチ10からのデータ
ｊは直ちにメモリ11の00番地に記憶される。

（11）デコーダ12−６がカウンタ14のカウント値に従
い、メモリアドレスを01番地に設定する。

（12）さらに、Ｘ座標の８番地から15番地についても
同様の処理を繰り返し、メモリの01番地に記憶される。

（13）Ｙ座標についても同様にこれを繰り返し、メモ
リの10番地、11番地まで順に記憶する。

（14）以降、チツプセレクト信号（リセツト解除信
号）ｍが印加されている間、上記（３）から（13）まで
の動作を繰り返し、データを更新する。

（15）チツプセレクト信号ｍがなくなると、シフトレ
ジスタ，ラツチ，カウンタはリセツト状態となり、全て
のデータを初期化して停止する。なお、メモリのデータ
はそのまま保存される。

（16）座標入力装置100からのデータの読み出しは、
チツプセレクト信号ｍが印加され、かつリードイネーブ
ル信号が印加されることにより、メモリの出力はハイイ
ンピーダンス状態からアクテイブ状態になり、メモリの
記憶内容がデータバスに出力される。

以上のように、上記実施例では、ホスト側のCPUから
のメモリアクセスのための信号と同一のチツプセレクト
信号が入力されると、XY座標の各Ｘ軸,Y軸の走査が行わ
れる。

遮光を検出した検出座標は光学式座標入力装置のメモ
リに、上記検出座標とメモリアドレスを対応させて格納
する。

CPUとの接続は、一般の半導体メモリと同様に、アド
レスバス，およびデータバスと接続できる。読み出しの
方法もメモリのアクセスと同様にして、座標入力装置の
メモリに格納された座標データを取り込むことができる
ので、特別のインターフエース回路を必要とせず、CPU
は必要な座標データのみを任意のタイミングで取り込む
ことができる。取り込んだデータを利用する場合も、メ
モリアドレスと対応しているため、論理演算により簡単
に処理できる。

なお、本発明は上記した光学式座標入力装置に限るも
のではなく、抵抗膜式，容量式，音響式，その他の二次
元走査方式の座標入力装置に適用できるものであること
はいうまでもない。

〔発明の効果〕

以上説明したように、本発明による光学的座標入力装
置によれば、外部に接続されるホストコンピュータ等の
情報処理装置に、光学的座標入力装置から出力される座
標データを、メモリアクセスと同様に、必要とする座標
データのみを任意のタイミングで取り込むことができる
ので、座標データ取り込みの手順が簡単になり、データ
処理速度を高速化することができるだけでなく、従来の
この種の装置で必要とされていたデータ取り込みのため
のインターフェース回路が不要になるという効果があ
る。

【図面の簡単な説明】

第１図は本発明による座標入力装置の一実施例のブロツ
ク図、第２図はこの種の光学式座標入力装置の特定位置
座標の検出方式を説明する概念図である。１……CRT,LEDその他の表示装置の表示面、２……Ｘ座
標のLEDアレー、３……Ｘ座標のPTRアレー、４……Ｙ座
標のLEDアレー、５……Ｙ座標のPTRアレー、６……LED
ドライバー、７……マルチプレクサ、８……２値化回
路、９……シフトレジスタ、10……ラツチ、11……記憶
装置（メモリ）、12……順序制御回路、12−１〜12−６
……デコーダ、13……発振回路、14……カウンタ、15…
…CPU、16……アドレスデコーダ、12−１〜12−６……
デコーダ、100……座標入力装置、200……ホストコンピ
ユータ等の情報処理装置。

Claims

(57)【特許請求の範囲】

【請求項１】Ｘ、Ｙ座標を形成する二次元平面と、前記
二次元平面のＸ座標方向の各辺に対向して配置された第
１の複数対の発光素子及び受光素子と、前記二次元平面
のＹ座標方向の各辺に対向して配置された第２の複数対
の発光素子及び受光素子と、前記第１及び第２の複数の
発光素子を順次発光させ、前記二次元平面を二次元的に
光走査する走査駆動部と、前記二次元平面上を操作して
座標入力を行なう操作体と、前記光走査時に前記第１及
び第２の複数の受光素子の受光光量に対応したレベルの
電気信号を順次発生する受信部と、前記電気信号を二値
化信号に変換し、この二値化信号を複数ビットデータの
形で記憶部に書き込み、前記記憶部から読み出すデータ
処理部とを備え、前記複数ビットは、前記二次元平面を
２つ以上の領域に分割した際に、これら２つ以上の領域
をそれぞれ光走査する前記第１及び第２の発光素子の配
置数に等しいものであり、前記複数ビットデータの前記
記憶部への書き込み及び前記記憶部からの読み出しは、
前記二次元平面の２つ以上の領域に対してそれぞれ指定
したアドレスによって行われることを特徴とする光学式
座標入力装置。