JP2682625B2 - 半導体集積回路装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体記憶装置に関し、例えば不揮発性
記憶素子を用いて情報を記憶を行うEPROM（イレーザブ
ル＆プログラマブル・リード・オンリー・メモリ）に利
用して有効な技術に関するものである。 〔従来の技術〕 EPROMを搭載した１チップマイクロコンピュータが公
知である。このような１チップマイクロコンピュータに
関しては、例えば（株）日立製作所昭和60年９月発行
『日立マイクロコンピュータデータブック』がある。 〔発明が解決しようとする問題点〕 上記のようにEPROM装置を内蔵する半導体集積回路装
置においては、ユーザーが直接に所望のプログラムやデ
ータを書き込みことが可能になる。しかし、それにマイ
クロプログラム等の情報処理手順を記憶させるために用
いようとすると、その読み出しビット単位が区々にな
る。このような場合、効率よく書き込みを行うようにす
るためには、専用の書き込み装置（PROMライター）が必
要になってしまう。特に、メモリブロックを複数に分け
て、それぞれから異なるビット単位での読み出しを行う
ようにすると、それぞれのメモリブロックに対応し、上
記ビット単位に適合した専用の書き込み装置を用いなけ
ればならなくなるためユーザーの負担が大きくなる。 この発明の目的は、効率よく書き込むことが可能にさ
れるとともに、任意のビット単位での読み出しが可能に
される半導体記憶装置を提供することにある。 この発明の前記ならびにそのほかの目的と新規な特徴
は、本明細書の記述および添付図面から明らかになるで
あろう。 〔問題点を解決するための手段〕 本願において開示される発明のうち代表的なものの概
要を説明すれば以下の通りである。すなわち、 ワード線と、 上記ワード線に交差するように設けられた複数のデー
タ線と、 上記ワード線と上記複数のデータ線との交点に配列さ
れた複数の不揮発性記憶素子と、 上記不揮発性記憶素子に記憶された情報を所定の外部
回路に送出する読み出し用出力回路と、 所定の情報を上記不揮発性記憶素子に供給する書き込
み用入力回路と、 上記ワード線を選択する選択回路と、 所定の本数のデータ線を選択的に上記読み出し用出力
回路に電気的に接続する第１のカラムスイッチと、 所定の本数のデータ線を選択的に上記書き込み用入力
回路に電気的に接続する第２のカラムスイッチとを有
し、 上記第１のカラムスイッチが選択するデータ線の本数
と上記第２のカラムスイッチが選択するデータ線の本数
とが異なる本数であるようにされた半導体集積回路装置
である。 〔作 用〕 上記した手段によれば、書き込み用の入力回路を汎用
のPROMライターに適合させることにより効率的な書き込
みが可能になるとともに、任意のビット単位での読み出
しが可能になる。 〔実施例１〕 第１図には、この発明に係る半導体記憶装置の一実施
例のブロック図が示されている。同図の半導体記憶装置
は、特に制限されないが、図示しない例えば１チップの
マイクロコンピュータを構成する各回路とともに１つの
半導体集積回路に形成される。 メモリアレイＭ−ARYは、フローティングゲートとコ
ントロールゲートとを備えたスタックドゲート構造の不
揮発性記憶素子がマトリックス配置されて構成される。
メモリセルを構成するスタックドゲートトランジスタの
コントロールゲートは、同図において横方向に配置され
るワード線に結合される。また、スタックドゲートトラ
ンジスタのドレインは、同図において縦方向に配置され
るデータ線（ビット線又はディジット線）に結合され
る。上記メモリアレイＭ−ARYは、上記のように公知のE
PROMのそれと同様な構成のメモリマトリックスから構成
される。 上記メモリアレイＭ−ARYのワード線は、Ｘ選択回路X
SELにより選択状態にされる。Ｘ選択回路XSELは、Ｘア
ドレス信号AXを受けて、それを解読するデコーダ回路か
ら構成される。なお、書き込み動作の時のワード線の選
択レベルは、書き込み動作に必要な例えば約12Vのよう
な高電圧レベルとされ、読み出し動作のときには約5Vの
ような比較的低いレベルにされる。それ故、上記Ｘ選択
回路XSELは、書き込みモードと読み出しモードに応じて
上記異なる選択レベルを形成するレベル変換機能を持
つ。 この実施例では、汎用のPROMライターによる書き込み
動作を実現しつつ、それとは無関係の任意のビット単位
での読み出しを可能にするため、書き込み用と読み出し
用の２つのＹ選択回路YSEL1,YSEL2が設けられる。すな
わち、上記メモリアレイＭ−ARYのデータ線は、書き込
みモードのときにはＹ選択回路YSEL1により選択動作が
行われる。この書き込み用のＹ選択回路YSEL1は、書き
込み用のＹアドレス信号AY1を受けてそれをデコードす
るデコーダ回路（DCR）と、そのデコーダが出力によっ
てメモリアレイＭ−ARYの複数のデータ線を選択するカ
ラム選択回路（CW）とから構成される。例えば、図示し
ない汎用のPROMライターは、８ビット（１バイト）単位
での書き込みを行うものであるため、それに適合した入
出力回路IOBが設けられる。この場合、Ｙ選択回路YSEL1
は、指定されたＹアドレス信号AY1に応じて、メモリア
レイＭ−ARYの８本のデータ線を選択して、それと上記
入出力回路IOBとを接続させるという選択動作を行う。 PROMライターは、書き込み確認のためのベリファイモ
ード又は読み出しモードを指定してメモリアレイＭ−AR
Yの読み出しを行う必要がある。このため、上記のよう
に入出力回路IOBが設けられる。このような書き込み／
読み出しのために、Ｙ選択回路YSEL1のデコーダ回路（D
CR）により形成されるカラム選択信号は、書き込み動作
の時の高レベルの書き込み信号をデータ線に伝えるため
に、例えば約12Vのような高電圧レベルとされ、読み出
し動作のときには約5Vのような比較的低いレベルにされ
る。それ故、上記デコーダ回路（DCR）は、書き込みモ
ードと読み出しモードに応じて上記異なる選択レベルを
形成するレベル変換機能を持つ。 上記の入出力回路IOBと、書き込み用のＹ選択回路YSE
L1とにより、汎用のPROMライターを用いてメモリアレイ
Ｍ−ARYに対して８ビットの単位での書き込み（ベリフ
ァイ、リードも含む）動作を行うことができるものであ
る。 この実施例では、前述のようにメモリアレイＭ−ARY
に記憶されたマイクロプログラム等の情報処理手順やデ
ータの読み出しを任意のビット単位で行うようにするた
め、読み出し用のＹ選択回路YSEL2が設けられる。 上記メモリアレイＭ−ARYのデータ線は、読み出しモ
ードのときにはＹ選択回路YSEL2により選択動作が行わ
れる。この読み出し用のＹ選択回路YSEL2は、読み成し
用のＹアドレス信号AY2を受けてそれをデコードするデ
コーダ回路（DCR）と、そのデコーダ出力によってメモ
リアレイＭ−ARYの複数のデータ線を選択するカラム選
択回路（CW）とから構成される。例えば、読み出し用の
Ｙ選択回路YSEL2は、マイクロプログラム等のプログラ
ム語を構成するため32ビット（４バイト）単位での読み
出しを行うようにするため、それに適合した32ビットの
単位での選択動作を行う。すなわち、Ｙ選択回路YSEL2
は、指定されたＹアドレス信号AY2に応じて、メモリア
レイＭ−ARYの32本のデータ線を選択して、それを読み
出し回路RAに供給してマイクロプロセッサCPUのマイク
ロプログラム解読回路等に送出する。上記読み出し回路
RAは、センスアンプを含むものである。 なお、この場合には、メモリアレイＭ−ARYのワード
線の選択動作は、上記読み出し動作のときと同様であ
る。 この実施例では、同図のように、メモリアレイＭ−AR
Yのデータ線の両端に、２つのデータ線選択回路として
のＹ選択回路を配置しているので、汎用のPROMライター
を用いた書き込み動作と、それとは無関係な任意のビッ
ト単位での読み出し動作とを行うことができる。 なお、上記のように書き込み信号のビット数と読み出
し信号のビット数が異なることから、書き込み動作にお
ける書き込み信号は、特定の意味を持つデータないしプ
ログラム語が分解された形態によって書き込まれるもの
であることはいうまでもない。 〔実施例２〕 第２図には、この発明に係る半導体記憶装置の他の一
実施例のブロック図が示されていてる。 第１図の実施例回路では、２つのＹ選択回路YSEL1とY
SEL2とを設ける必要があるため、その分回路規模が大き
くなってしまう。この実施例では、書き込み用と読み出
し用のＹ選択回路の共通化を図るようにするものであ
る。 例えば、上記実施例のように書き込みビット単位に対
して読み出しビット単位が、その整数倍（前記の例では
４倍）にされるとき、カラムスイッチ回路を２段構成に
するものである。すなわち、メモリアレイＭ−ARYのデ
ータ線に対応して設けられる第１のカラムスイッチCW1
は、32ビット（32本のデータ線）の単位でのデータ線の
選択動作を行う。このようなカラムスイッチCW1に対応
して、第１のＹデコーダ回路YDCR1が設けられるもので
ある。このＹデコーダ回路YDCR1は、下位２ビットのア
ドレス信号AY0とAY1を除く上位ビットのアドレスAY2〜A
Ynを解読して、上記第１のカラムスイッチCW1に供給す
る選択信号を形成する。上記第１のカラムスイッチCW1
の出力側には、32ビットの情報を伝える第１の共通デー
タ線CD1が設けられる。この第１の共通データ線CD1は、
一方において読み出し回路RAの入力端子に結合され、こ
の読み出し回路RAを通して32ビットの単位での情報読み
出しが可能になる。 これに対して、８ビットの単位での書き込み動作（ベ
リファイ及びリードモードを含む）を行うため、上記第
１の共通データ線CD1は、第２のカラムスイッチCW2を介
してそのうち８本の単位での選択動作が行われる。この
ため、第２のカラムスイッチCW2は、下位２ビットのＹ
アドレス信号AY0とAY1とを受ける第２のＹデコーダ回路
YDCR2により形成される選択信号に従って上記32本から
なる第１の共通データ線CD1の中から８本を選択して８
本の信号線からなる第２の共通データ線CD2に結合させ
る。 この第２の共通データ線CD2には、８ビットの単位で
のデータの授受を行う書き込み用の入出力回路IOBが設
けられる。 これによって、書き込み動作のときには、第２及び第
１のＹデコーダ回路YDCR2及びYDCR1を動作状態にして、
PROMライターから供給される８ビットの単位での書き込
みデータが、上記第２のカラムスイッチCW2及び第１の
カラムスイチCW1を介してメモリアレイＭ−ARYに伝えら
れることによって、８ビットの単位での書き込み（ベリ
ファイ及びリードを含む）動作を行うことができる。 そして、読み出し動作のときには、上記第２のＹデコ
ーダ回路YDCR2を非動作状態にして、第１の共通データ
線CD1に読み出される32ビットの単位での読み出し信号
が読み出し回路RAを通して出力される。 この実施例では、上記のように第１のＹデコーダ回路
YDCR1及び第１のカラムスイッチCW1を書き込みモードと
読み出しモードの双方に共用できるため、Ｙアドレス選
択回路の簡素化が可能になるものである。 〔実施例３〕 第３図には、この発明に係る半導体記憶装置の他の一
実施例のブロック図が示されている。 この実施例では、メモリアレイＭ−ARYが２つのメモ
リブロックに分けられる。１つのメモリブロックは、単
位のメモリブロックM10ないしM131から構成される。こ
れら単位のメモリブロックM10ないしM131は、それぞれ
複数のワード線及びデータ線と、その交点に設けられる
不揮発性記憶素子とから構成される。こられら32個の単
位のメモリブロックに対して、ワード線は共通に設けら
れる。それ故、ワード線を選択するＸデコーダ回路XDCR
1は、１つの回路から構成される。上記単位のメモリブ
ロックM10〜M131に対応して、２つのカラムスイッチ回
路が設けられる。書き込み用のカラムスイッチWCW1は、
上記単位のメモリブロックM10ないしM131のうち、例え
ばM10ないしM17、M18〜M115、M116〜M123及びM124〜M13
1のように８個づつを単位として各１つのデータ線を選
択して、書き込み回路WAに対応したD0ないしD7の８本の
信号線と接続させる。このような選択動作を行うため、
書き込み用のＹデコーダ回路YDCR1Wが設けられている。
上記書き込み回路WAは、前記入出力回路IOBに対応して
おり、汎用のPROMライターからとの信号の授受を行う。 上記32の単位のメモリブロックM10ないしM131には、
読み出し用のカラムスイッチ回路RCW1が設けられる。こ
のカラムスイッチ回路RCM1は、各単位のメモリブロック
M10ないしM131における複数のデータ線のうちの１本づ
つのデータ線を選択して32本からなる出力信号線に結合
させる。この出力信号線（×32）には、前記のような読
み出し回路RA（図示せず）が設けられる。 これによって、32個の単位のメモリブロックM10ない
しM131からなる１つのメモリブロックに対して、Ｘデコ
ーダ回路XDCR1及び書き込み用のデコーダ回路YDCR1Wと
それに対応したカラムスイッチ回路WCW1とを用いて、８
ビットの単位での書き込み（ベリファイ／リードモード
を含む）動作を行うことができる。また、32個の単位の
メモリブロックM10ないしM131からなる１つのメモリブ
ロックに対して、Ｘデコーダ回路XDCR1及び読み出し用
のデコーダ回路YDCR1Rとそれに対応したカラムスイッチ
回路RCW1とを用いて、32ビットの単位での読み出し動作
を行うことができる。 他のメモリブロック、上記同様な単位のメモリブロッ
クM20ないしM212から構成される。特に制限されない
が、これらの単位のメモリブロックM20ないしM21からな
る他のメモリブロックには、共通に延長されるワード線
を選択するためのＸデコーダ回路XDCR2が設けられる。
これによって、上記２つのメモリブロックを独自のＸア
ドレス信号によって選択させることができる。 上記単位のメモリブロックM20〜M212に対応して、上
記同様に２つのカラムスイッチ回路が設けられる。書き
込み用のカラムスイッチWCW2は、上記単位のメモリブロ
ックM20ないしM212のうち、例えばM20ないしM27、M28〜
M112のように８個づつの単位として各１つのデータ線を
選択して、上記書き込み回路WAに対応したD0ないしD7の
８本の信号線と接続させる。この場合、単位のメモリブ
ロックM28ないしM212の組み合わせ５個しか無いため、
残りの３つに対応すべき信号線はそれに対応する単位の
メモリブロックが存在しないため、スイッチが設けられ
ない。したがって、上記単位のメモリブロックM28ない
しM212への書き込み動作（ベリファイ，リードモードを
含む）のとき書き込み回路WAから８ビットの単位のデー
タが上記信号線D0〜D7を通して供給されるが、そのうち
D6ないしD7は無効にされる。このような選択動作を行う
ため、書き込み用のＹデコーダ回路YDCR2Wが設けられて
いる。 上記13の単位のメモリブロックM20ないしM212には、
読み出し用のカラムスイッチ回路RCW2が設けられる。こ
のカラムスイッチ回路RCW2は、各単位のメモリブロック
M20ないしM212における複数のデータ線のうちの１本づ
つのデータ線を選択して13本からなる出力信号線に結合
させる。この出力信号線（×13）には、前記のような読
み出し回路RA（図示せず）が設けられる。 これによって、13個の単位のメモリブロックM20ない
しM212からなる他のメモリブロックに対して、Ｘデコー
ダ回路XDCR2及び書き込み用のデコーダ回路YDCR2Wとそ
れに対応したカラムスイッチ回路WCW2とを用いて、８ビ
ットの単位での書き込み（ベリファイ／リードモードを
含む）動作を行うことができる。また、13個の単位のメ
モリブロックM20ないしM212からなる１つのメモリブロ
ックに対して、Ｘデコーダ回路XDCR1及び読み出し用の
デコーダ回路YDCR2Rとそれに対応したカラムスイッチ回
路RCW2とを用いて、13ビットの単位での読み出し動作を
行うことができる。 このように、単位のメモリブロックの数がことなるよ
うにされた複数のメモリブロックに対して、書き込み回
路WAを共通にして、それぞれ８ビットの単位での書き込
みを行いしつつ、それぞれから任意のビットの単位での
読み出しを行うことができるものである。 この構成においては、データとプログラム語のように
異なる意味を持たせるために異なる任意のビット数から
なる信号の書き込みを汎用ライターによって共通に行え
るとともに、その独自の読み出し可能になるものであ
る。 上記の実施例から得られる作用効果は、下記の通りで
ある。すなわち、 （１）書き込み用の入力回路と、上記書き込み用の入力
回路とは異なるビット単位での読み出しを行う読み出し
用の出力回路とを設けることによって、書き込み用の入
力回路を汎用のPROMライターに適合させることにより効
率的な書き込みが可能になるとともに、任意のビット単
位での読み出しが可能になるという効果が得られる。 （２）上記（１）により、汎用のPROMライターを使用で
きるため、書き込みコストの低減を図ることができると
いう効果が得られる。 （３）書き込み動作に無関係に読み出しビット数を設定
できるから、EPROMのメモリアレイの記憶容量を効率よ
く使用でき、実質的なEPROMの実装密度を高くすること
ができるという効果が得られる。 （４）読み出しビット数を任意に設定できるから、EPRO
Mを内蔵する１チップのマイクロコンピュータ等のよう
な情報処理機能を持つ半導体集積回路装置のシステムの
多様化が図られるという効果が得られる。 以上本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば、第１図又は第
２図において、メモリアレイＭ−ARYのデータ線を複数
のブロックに分割して、複数種類のビット数を持つデー
タ又はプログラム語を読み出すようにするものであって
もよい。また、第３図において、２つのメモリブロック
のワード線を共通化して１つのＸアドレスデコーダによ
って選択動作を行わせるものであってもよい。また、メ
モリブロックの数は、記憶すべきデータ又はブログラム
語等の種類に応じた数にされるものである。 以上の説明では主として本願発明者によってなされた
発明をその背景となったEPROMに適用した場合について
説明したが、本発明はそれに限定されるものではなく、
例えば電気的に書き込みが可能にされるEEPROM（エレク
トリカリ・イレーザブル＆プログラマブル・リード・オ
ンリー・メモリ）、その他の各種プログラマブルROMの
他、RAM（ランダム・アクセス・メモリ）にも適用でき
る。例えば、RAMの場合、例えばば８ビットの構成の信
号バスからの信号によって書き込まれ、その組み合わせ
より複数のバイトからなり、特定の意味を持つようにさ
れたデータとして読み出しを行うという一種のデータ変
換動作を行わせることができる。 〔発明の効果〕 本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば、下記の通りであ
る。すなわち、書き込み用の入力回路と、上記書き込み
用の入力回路とは異なるビット単位での読み出しを行う
読み出し用の出力回路とを設けることによって、書き込
み用の入力回路を汎用のPROMライターに適合させること
により効率的な書き込みが可能になるとともに、任意の
ビット単位での読み出しが可能になる。

【図面の簡単な説明】 第１図は、この発明に係る半導体記憶装置の一実施例を
示すブロック図、 第２図は、この発明に係る半導体記憶装置の他の一実施
例を示すブロック図、 第３図は、この発明に係る半導体記憶装置の更に他の一
実施例を示すブロック図である。 Ｍ−ARY……メモリアレイ、YSEL1,YSEL2……Ｙ選択回
路、XSEL……Ｘ選択回路、IOB……入出力回路、RA……
読み出し回路、XDCR,XDCR1,XDCR2……Ｘデコーダ回路、
YDCR1,YDCR2……Ｙデコーダ回路、CW1,CW2……カラムス
イッチ回路、M10〜M131、M20〜M212……単位のメモリブ
ロック、WA……書き込み回路、YDCR1W,YDCR2W……書き
込み用Ｙデコーダ回路、WCW1,WCW2……書き込み用カラ
ムスイッチ回路、YDCR1R,YDCR2R……読み出し用Ｙデコ
ーダ回路、RCW1,RCW2……読み出し用カラムスイッチ回
路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 渡辺 優 東京都小平市上水本町1448番地 日立超 エル・エス・アイエンジニアリング株式 会社内 (72)発明者 内藤 和男 東京都小平市上水本町1448番地 日立超 エル・エス・アイエンジニアリング株式 会社内 (72)発明者 松尾 章則 東京都小平市上水本町1448番地 日立超 エル・エス・アイエンジニアリング株式 会社内 (72)発明者 永山 義治 東京都青梅市今井2326番地 株式会社日 立製作所デバイス開発センタ内 (56)参考文献 特開 昭60−171687（ＪＰ，Ａ) 特開 昭56−130884（ＪＰ，Ａ)

Claims (1)

1. (57)【特許請求の範囲】 １．マイクロプログラムを解読して実行するためのマイ
   クロプロセッサと、 ワード線と、上記ワード線に交差するように設けられた
   データ線との交差箇所に不揮発性記憶素子が配置されて
   成るメモリアレイと、 上記マイクロプロセッサで実行されるマイクロプログラ
   ムを上記メモリアレイへ書き込むための汎用の書き込み
   装置に対応して設けられ、上記汎用の書き込み装置から
   のマイクロプログラムを上記汎用の書き込み装置のビッ
   ト構成に適合するビット数で取り込むための書き込み用
   入力回路と、 上記汎用の書き込み装置の書き込みビット構成に適合す
   る本数のデータ線を上記書き込み用入力回路に電気的に
   接続するための第１カラムスイッチと、 上記メモリアレイへの情報書き込み用のカラムアドレス
   信号をデコードすることにより、上記第１カラムスイッ
   チの選択動作を制御する信号を生成するための第１カラ
   ムデコーダと、 上記マイクロプロセッサに対応して設けられ、上記メモ
   リアレイから読み出されたマイクロプログラムを上記マ
   イクロプログラムのビット構成に適合するビット数で上
   記マイクロプロセッサに出力するための読出し用出力回
   路と、 上記マイクロプログラムのビット構成に適合する本数の
   データ線を上記読出し用出力回路に電気的に接続するた
   めの第２カラムスイッチと、 上記メモリアレイからの情報読み出し用のカラムアドレ
   ス信号をデコードすることにより、上記第２カラムスイ
   ッチの選択動作を制御する信号を生成するための第２カ
   ラムデコーダと、 を含んで一つの半導体基板に形成された半導体集積回路
   装置。