JP2682317B2 - 擬似対数ｉｆ増幅器 - Google Patents
擬似対数ｉｆ増幅器Info
- Publication number
- JP2682317B2 JP2682317B2 JP3351433A JP35143391A JP2682317B2 JP 2682317 B2 JP2682317 B2 JP 2682317B2 JP 3351433 A JP3351433 A JP 3351433A JP 35143391 A JP35143391 A JP 35143391A JP 2682317 B2 JP2682317 B2 JP 2682317B2
- Authority
- JP
- Japan
- Prior art keywords
- equation
- transistors
- ratio
- differential pair
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、折線近似される擬似対
数ＩＦ増幅器に係り、特にＣ−ＭＯＳ集積回路上に構成
される擬似対数ＩＦ増幅器に関する。
数ＩＦ増幅器に係り、特にＣ−ＭＯＳ集積回路上に構成
される擬似対数ＩＦ増幅器に関する。
【０００２】
【従来の技術】Ｃ−ＭＯＳ集積回路上に構成される折線
近似タイプの擬似対数ＩＦ増幅器としては、従来、例え
ば図４に示すものが知られている。これは、特開昭６２
−２９２０１０号公報記載のものであるが、多段に縦続
接続される差動増幅器のそれぞれに２組の不平衡差動対
トランジスタからなる両波整流器を設け、各両波整流器
の出力を加算するようにしたものである。以下、動作概
要を説明する。
近似タイプの擬似対数ＩＦ増幅器としては、従来、例え
ば図４に示すものが知られている。これは、特開昭６２
−２９２０１０号公報記載のものであるが、多段に縦続
接続される差動増幅器のそれぞれに２組の不平衡差動対
トランジスタからなる両波整流器を設け、各両波整流器
の出力を加算するようにしたものである。以下、動作概
要を説明する。
【０００３】各段の不平衡差動対トランジスタ（Ｔ
n+1 、Ｔ(n+1)k）の２組は、それぞれ、ゲート幅Ｗとゲ
ート長Ｌの比（Ｗ／Ｌ）の比が共に１：ｋ（ｋ＞１）の
同一構成であって、比が１であるトランジスタ（Ｔn+1、
Ｔn+1)のドレイン同士及び比がｋであるトランジスタ
（Ｔ(n+1)k、Ｔ(n+1)k）のドレイン同士が共通接続さ
れ、また２組の不平衡差動対トランジスタの相互間にお
いて比が異なるトランジスタ（Ｔn+1、Ｔ(n+1)k）のゲー
ト同士が共通接続される。ここに、βは、トランジスタ
Ｔ11の比（Ｗ11／Ｌ11）を用いて次の数式５で示され
る。なお同式中、μn はトランジスタの移動度、ＣOXは
ゲート酸化膜容量である。
n+1 、Ｔ(n+1)k）の２組は、それぞれ、ゲート幅Ｗとゲ
ート長Ｌの比（Ｗ／Ｌ）の比が共に１：ｋ（ｋ＞１）の
同一構成であって、比が１であるトランジスタ（Ｔn+1、
Ｔn+1)のドレイン同士及び比がｋであるトランジスタ
（Ｔ(n+1)k、Ｔ(n+1)k）のドレイン同士が共通接続さ
れ、また２組の不平衡差動対トランジスタの相互間にお
いて比が異なるトランジスタ（Ｔn+1、Ｔ(n+1)k）のゲー
ト同士が共通接続される。ここに、βは、トランジスタ
Ｔ11の比（Ｗ11／Ｌ11）を用いて次の数式５で示され
る。なお同式中、μn はトランジスタの移動度、ＣOXは
ゲート酸化膜容量である。
【０００４】
【数５】
【０００５】また、１つの不平衡差動対トランジスタに
おける２つのトランジスタ相互間の比ｋは、第１段目の
不整合差動対トランジスタ（Ｔ11、Ｔ1k）それぞれの比
（Ｗ11／Ｌ11、同（Ｗ1k／Ｌ1k）を用いて次の数式６の
ように定める。
おける２つのトランジスタ相互間の比ｋは、第１段目の
不整合差動対トランジスタ（Ｔ11、Ｔ1k）それぞれの比
（Ｗ11／Ｌ11、同（Ｗ1k／Ｌ1k）を用いて次の数式６の
ように定める。
【０００６】
【数６】
【０００７】また、不平衡差動対トランジスタ（Ｔ11、
Ｔ1k）において、ゲート・ソース間電圧をＶGS1、ＶGS2、
スレッショルド電圧をＶt とおくと、Ｉ1 〜Ｉ4 は次の
数式７〜同１０と表せる。
Ｔ1k）において、ゲート・ソース間電圧をＶGS1、ＶGS2、
スレッショルド電圧をＶt とおくと、Ｉ1 〜Ｉ4 は次の
数式７〜同１０と表せる。
【０００８】
【数７】
【０００９】
【数８】
【００１０】
【数９】
【００１１】
【数１０】
【００１２】すると、Ｉ11は次の数式１１、同１２で、
またＶINは次の数式１３でそれぞれ表せるので、ΔＩ1
は数式１４のように求まる。
またＶINは次の数式１３でそれぞれ表せるので、ΔＩ1
は数式１４のように求まる。
【００１３】
【数１１】
【００１４】
【数１２】
【００１５】
【数１３】
【００１６】
【数１４】
【００１７】即ち、数式１４は、電流ΔＩ1 が入力電圧
ＶINに対して２乗両波整流特性を有していることを示し
ている。同様に、第２段目の不平衡差動対トランジスタ
から第ｎ段目の不平衡差動対トランジスタまでの電流
（ΔＩ2、……、ΔＩn+1)は次の数式１５、同１６と求ま
る。
ＶINに対して２乗両波整流特性を有していることを示し
ている。同様に、第２段目の不平衡差動対トランジスタ
から第ｎ段目の不平衡差動対トランジスタまでの電流
（ΔＩ2、……、ΔＩn+1)は次の数式１５、同１６と求ま
る。
【００１８】
【数１５】
【００１９】
【数１６】
【００２０】ここで、数式１４〜同１６で示される電流
（ΔＩ1、ΔＩ2、……、ΔＩn+1)の値と定電流源（Ｉ11、
Ｉ22、……、Ｉn(n+1)）の関係は、次の数式１７〜同１
９を満たすことは明らかである。
（ΔＩ1、ΔＩ2、……、ΔＩn+1)の値と定電流源（Ｉ11、
Ｉ22、……、Ｉn(n+1)）の関係は、次の数式１７〜同１
９を満たすことは明らかである。
【００２１】
【数１７】
【００２２】
【数１８】
【００２３】
【数１９】
【００２４】ここで、ＶIN、Ｖ1 、……、ＶOUTの値が
いかに大きくても、電流（ΔＩ1 、ΔＩ2、……、ΔＩ
n+1)は数式１７〜同１９で示される値の範囲内に入る。
また、Ｖ1、……、ＶOUT は差動増幅器の出力であるか
ら、入力信号ＶINが次第に大きくなると、ＶOUT からＶ
1までの出力が順次飽和して行く。従って、加算器を構
成するトランジスタ（Ｔ10、……、Ｔ60）の出力電流Ｉ
OUT は次の数式２０であるが、この出力電流ＩOUT は、
差動増幅器の最大出力電圧をカレントソース（Ｉ01、Ｉ
02、……、Ｉ0n）及び抵抗（Ｒ01、Ｒ02、……、Ｒ0n）
を適宜設定することで一定符号の値にできる。即ち、出
力電流ＩOUT の特性を、入力電圧ＶINに対して近似的に
対数特性とすることができる。
いかに大きくても、電流（ΔＩ1 、ΔＩ2、……、ΔＩ
n+1)は数式１７〜同１９で示される値の範囲内に入る。
また、Ｖ1、……、ＶOUT は差動増幅器の出力であるか
ら、入力信号ＶINが次第に大きくなると、ＶOUT からＶ
1までの出力が順次飽和して行く。従って、加算器を構
成するトランジスタ（Ｔ10、……、Ｔ60）の出力電流Ｉ
OUT は次の数式２０であるが、この出力電流ＩOUT は、
差動増幅器の最大出力電圧をカレントソース（Ｉ01、Ｉ
02、……、Ｉ0n）及び抵抗（Ｒ01、Ｒ02、……、Ｒ0n）
を適宜設定することで一定符号の値にできる。即ち、出
力電流ＩOUT の特性を、入力電圧ＶINに対して近似的に
対数特性とすることができる。
【００２５】
【数２０】
【００２６】
【発明が解決しようとする課題】上述した従来の擬似対
数ＩＦ増幅器は、２つの不平衡差動対トランジスタで１
つの両波整流器を構成しているので、カレントソースが
整流器の数の２倍必要となり、消費電流が増大する。ま
た、回路自体も１つの整流器に対して２つの不整合差動
対トランジスタを必要とし回路規模が増大するという問
題がある。
数ＩＦ増幅器は、２つの不平衡差動対トランジスタで１
つの両波整流器を構成しているので、カレントソースが
整流器の数の２倍必要となり、消費電流が増大する。ま
た、回路自体も１つの整流器に対して２つの不整合差動
対トランジスタを必要とし回路規模が増大するという問
題がある。
【００２７】本発明の目的は、消費電流の低減と回路規
模縮小化を可能にする擬似対数ＩＦ増幅器を提供するこ
とにある。
模縮小化を可能にする擬似対数ＩＦ増幅器を提供するこ
とにある。
【００２８】
【課題を解決するための手段】前記目的を達成するため
に、本発明の擬似対数ＩＦ増幅器は次の如き構成を有す
る。即ち、第１発明の擬似対数ＩＦ増幅器は、多段に従
属接続される差動増幅器と； 前記差動増幅器の入力信
号または出力信号の対応するものをそれぞれ受ける整流
器であって、それぞれ、並列接続される第１及び第２の
差動対トランジスタを備える整流器と； 前記整流器そ
れぞれの差動出力電流を全て加算する加算器と； を備
え、前記第１の差動対トランジスタは、定電流源Ｉ0 で
駆動されると共に、その２つのトランジスタのゲート幅
Ｗとゲート長Ｌの比（Ｗ／Ｌ）の比が１：ｋ1 （ｋ1 ≠
１）であり； 前記第２の差動対トランジスタは、｛２
√ｋ1／（ｋ1 ＋１）｝Ｉ0 の定電流源で駆動されると
共に、その２つのトランジスタのゲート幅Ｗとゲート長
Ｌの比（Ｗ／Ｌ）が等しく、且つ、その比（Ｗ／Ｌ）は
前記第１の差動対の一方のトランジスタの比（Ｗ／Ｌ）
の４ｋ1 √ｋ1 ／（ｋ1＋１)2倍である；ことを特徴と
するものである。
に、本発明の擬似対数ＩＦ増幅器は次の如き構成を有す
る。即ち、第１発明の擬似対数ＩＦ増幅器は、多段に従
属接続される差動増幅器と； 前記差動増幅器の入力信
号または出力信号の対応するものをそれぞれ受ける整流
器であって、それぞれ、並列接続される第１及び第２の
差動対トランジスタを備える整流器と； 前記整流器そ
れぞれの差動出力電流を全て加算する加算器と； を備
え、前記第１の差動対トランジスタは、定電流源Ｉ0 で
駆動されると共に、その２つのトランジスタのゲート幅
Ｗとゲート長Ｌの比（Ｗ／Ｌ）の比が１：ｋ1 （ｋ1 ≠
１）であり； 前記第２の差動対トランジスタは、｛２
√ｋ1／（ｋ1 ＋１）｝Ｉ0 の定電流源で駆動されると
共に、その２つのトランジスタのゲート幅Ｗとゲート長
Ｌの比（Ｗ／Ｌ）が等しく、且つ、その比（Ｗ／Ｌ）は
前記第１の差動対の一方のトランジスタの比（Ｗ／Ｌ）
の４ｋ1 √ｋ1 ／（ｋ1＋１)2倍である；ことを特徴と
するものである。
【００２９】又、第２発明の擬似対数ＩＦ増幅器は、前
記第１発明の擬似対数ＩＦ増幅器において； 定電流源
Ｉ0 ′で駆動される２つのトランジスタのゲート幅Ｗと
ゲート長Ｌの比（Ｗ／Ｌ）の比が１：ｋ2 （ｋ2 ≠１）
である第３の差動対トランジスタと； 定電流源｛２√
ｋ2 ／（ｋ2 ＋１）｝Ｉ0 ′で駆動される２つのトラン
ジスタのゲート幅Ｗとゲート長Ｌの比（Ｗ／Ｌ）が等し
く、且つ、その比（Ｗ／Ｌ）は前記第３の差動対の一方
のトランジスタの比（Ｗ／Ｌ）の４ｋ2 √ｋ2／（ｋ2
＋１)2倍である第４の差動対トランジスタと； が前記
並列接続される第１及び第２の差動対トランジスタに並
列接続され、且つ、ｋ1 及びｋ2 と差動増幅器の利得ｇ
V との間に
記第１発明の擬似対数ＩＦ増幅器において； 定電流源
Ｉ0 ′で駆動される２つのトランジスタのゲート幅Ｗと
ゲート長Ｌの比（Ｗ／Ｌ）の比が１：ｋ2 （ｋ2 ≠１）
である第３の差動対トランジスタと； 定電流源｛２√
ｋ2 ／（ｋ2 ＋１）｝Ｉ0 ′で駆動される２つのトラン
ジスタのゲート幅Ｗとゲート長Ｌの比（Ｗ／Ｌ）が等し
く、且つ、その比（Ｗ／Ｌ）は前記第３の差動対の一方
のトランジスタの比（Ｗ／Ｌ）の４ｋ2 √ｋ2／（ｋ2
＋１)2倍である第４の差動対トランジスタと； が前記
並列接続される第１及び第２の差動対トランジスタに並
列接続され、且つ、ｋ1 及びｋ2 と差動増幅器の利得ｇ
V との間に
【００３０】
【数２１】
【００３１】または
【００３２】
【数２２】
【００３３】なる関係がある； ことを特徴とするもの
である。
である。
【００３４】更に、第３発明の擬似対数ＩＦ増幅器は、
前記第２発明の擬似対数ＩＦ増幅器において； 定電流
源Ｉ0 ″で駆動される２つのトランジスタのゲート幅Ｗ
とゲート長Ｌの比（Ｗ／Ｌ）の比が１：ｋi （ｋi ≠
１；ｉ＝３、……、ｍ）である第５の差動対トランジス
タと； 定電流源｛２√ｋi ／（ｋi ＋１）｝Ｉ0 ″で
駆動される２つのトランジスタのゲート幅Ｗとゲート長
Ｌの比（Ｗ／Ｌ）が等しく、且つ、その比（Ｗ／Ｌ）は
前記第５の差動対の一方のトランジスタの比（Ｗ／Ｌ）
の４ｋi √ｋi ／（ｋi ＋１)2倍である第６の差動対ト
ランジスタと；を１組とする２（ｍ−２）組が前記並列
接続される第１〜第４のトランジスタに並列接続され、
且つ、ｋm及びｋm-1 と差動増幅器の利得ｇV との間に
前記第２発明の擬似対数ＩＦ増幅器において； 定電流
源Ｉ0 ″で駆動される２つのトランジスタのゲート幅Ｗ
とゲート長Ｌの比（Ｗ／Ｌ）の比が１：ｋi （ｋi ≠
１；ｉ＝３、……、ｍ）である第５の差動対トランジス
タと； 定電流源｛２√ｋi ／（ｋi ＋１）｝Ｉ0 ″で
駆動される２つのトランジスタのゲート幅Ｗとゲート長
Ｌの比（Ｗ／Ｌ）が等しく、且つ、その比（Ｗ／Ｌ）は
前記第５の差動対の一方のトランジスタの比（Ｗ／Ｌ）
の４ｋi √ｋi ／（ｋi ＋１)2倍である第６の差動対ト
ランジスタと；を１組とする２（ｍ−２）組が前記並列
接続される第１〜第４のトランジスタに並列接続され、
且つ、ｋm及びｋm-1 と差動増幅器の利得ｇV との間に
【００３５】
【数２３】
【００３６】または
【００３７】
【数２４】
【００３８】なる関係がある； ことを特徴とするもの
である。
である。
【００３９】
【作用】次に、前記の如く構成される本発明の擬似対数
ＩＦ増幅器の作用を説明する。本発明では、整流器を所
謂不平衡差動対トランジスタと平衡差動対トランジスタ
との並列接続で構成したので、整流器の回路がそれ程大
きくならずに済み、また消費電流もそれ程多くはならな
いで済む利点がある。なお、第２及び第３の発明によれ
ば、対数特性の直線性を良好にできる。
ＩＦ増幅器の作用を説明する。本発明では、整流器を所
謂不平衡差動対トランジスタと平衡差動対トランジスタ
との並列接続で構成したので、整流器の回路がそれ程大
きくならずに済み、また消費電流もそれ程多くはならな
いで済む利点がある。なお、第２及び第３の発明によれ
ば、対数特性の直線性を良好にできる。
【００４０】
【実施例】以下、本発明の実施例を図面を参照して説明
する。図１は、本発明の一実施例に係る擬似対数ＩＦ増
幅器を示す。図１において、この第１実施例に係る擬似
対数ＩＦ増幅器は、多段に従属接続される差動増幅器Ａ
i(ｉ＝１、２、……、ｎ）と、この差動増幅器Ａi の入
力信号または出力信号の対応するものをそれぞれ受ける
整流器と、この整流器それぞれの出力を全て加算する加
算器とで構成される。
する。図１は、本発明の一実施例に係る擬似対数ＩＦ増
幅器を示す。図１において、この第１実施例に係る擬似
対数ＩＦ増幅器は、多段に従属接続される差動増幅器Ａ
i(ｉ＝１、２、……、ｎ）と、この差動増幅器Ａi の入
力信号または出力信号の対応するものをそれぞれ受ける
整流器と、この整流器それぞれの出力を全て加算する加
算器とで構成される。
【００４１】各整流器は、２組の対トランジスタ｛（Ｍ
(n+1)1、Ｍ(n+1)2）、（Ｍ(n+1)3、Ｍ(n+1)4）｝を中心
に構成される。対トランジスタ（Ｍ(n+1)1、Ｍ(n+1)2）
は、ゲート幅Ｗとゲート長Ｌの比（Ｗ／Ｌ）の比が１：
ｋ1 である不平衡差動対トランジスタであり、定電流源
Ｉ0(n+1)によって駆動される。また、対トランジスタ
（Ｍ(n+1)3、Ｍ(n+1)4）は、ゲート幅とゲート長の比
（Ｗ／Ｌ）が等しく共に例えばトランジスタＭ(n+1)1の
比（Ｗ／Ｌ）の４ｋ1 √ｋ1 ／（ｋ1 ＋１）2 倍である
平衡差動対トランジスタであり、定電流源（２√ｋ1 ／
（ｋ1 ＋１））Ｉ0(n+1)によって駆動される。そして、
２組の対トランジスタの相互間では、トランジスタ（Ｍ
(n+1)1、Ｍ(n+1)4）のベース同士及びトランジスタ（Ｍ
(n+1)2、Ｍ(n+1)3）のベース同士はそれぞれ共通接続さ
れ入力対を構成し、トランジスタ（Ｍ(n+1)1、
Ｍ(n+1)3）のドレイン同士及びトランジスタ
（Ｍ(n+1)2、Ｍ(n+1)4）のドレイン同士はそれぞれ共通
接続され出力対を構成する。この出力対には差電流を形
成するカレントミラー回路（Ｍ10(n+1) 、Ｍ20(n+1) ）
が設けられる。
(n+1)1、Ｍ(n+1)2）、（Ｍ(n+1)3、Ｍ(n+1)4）｝を中心
に構成される。対トランジスタ（Ｍ(n+1)1、Ｍ(n+1)2）
は、ゲート幅Ｗとゲート長Ｌの比（Ｗ／Ｌ）の比が１：
ｋ1 である不平衡差動対トランジスタであり、定電流源
Ｉ0(n+1)によって駆動される。また、対トランジスタ
（Ｍ(n+1)3、Ｍ(n+1)4）は、ゲート幅とゲート長の比
（Ｗ／Ｌ）が等しく共に例えばトランジスタＭ(n+1)1の
比（Ｗ／Ｌ）の４ｋ1 √ｋ1 ／（ｋ1 ＋１）2 倍である
平衡差動対トランジスタであり、定電流源（２√ｋ1 ／
（ｋ1 ＋１））Ｉ0(n+1)によって駆動される。そして、
２組の対トランジスタの相互間では、トランジスタ（Ｍ
(n+1)1、Ｍ(n+1)4）のベース同士及びトランジスタ（Ｍ
(n+1)2、Ｍ(n+1)3）のベース同士はそれぞれ共通接続さ
れ入力対を構成し、トランジスタ（Ｍ(n+1)1、
Ｍ(n+1)3）のドレイン同士及びトランジスタ
（Ｍ(n+1)2、Ｍ(n+1)4）のドレイン同士はそれぞれ共通
接続され出力対を構成する。この出力対には差電流を形
成するカレントミラー回路（Ｍ10(n+1) 、Ｍ20(n+1) ）
が設けられる。
【００４２】また、加算器はカレントミラー回路（Ｍ
10(0) 、Ｍ20(0) ）を備え、各整流器の出力の全てを加
算する。
10(0) 、Ｍ20(0) ）を備え、各整流器の出力の全てを加
算する。
【００４３】さて、以上の構成において、各整流器の不
平衡差動対トランジスタでは相互間のゲート幅Ｗとゲー
ト長Ｌの比（Ｗ／Ｌ）の比は、それぞれ同一である必要
はないが説明の便宜上それぞれ同一のｋ1 であるとす
る。即ち、β1 は、トランジスタＭ11のゲート幅とゲー
ト長の比（Ｗ11／Ｌ11）を用いて次の数式２５で示され
る。
平衡差動対トランジスタでは相互間のゲート幅Ｗとゲー
ト長Ｌの比（Ｗ／Ｌ）の比は、それぞれ同一である必要
はないが説明の便宜上それぞれ同一のｋ1 であるとす
る。即ち、β1 は、トランジスタＭ11のゲート幅とゲー
ト長の比（Ｗ11／Ｌ11）を用いて次の数式２５で示され
る。
【００４４】
【数２５】
【００４５】また、１つの不平衡差動対トランジスタ相
互間の比ｋ1 は、第１段目の不平衡差動対トランジスタ
（Ｍ11、Ｍ12）それぞれの比（Ｗ11／Ｌ11）、同（Ｗ12
／Ｌ12）を用いて次の数式２６と置く。
互間の比ｋ1 は、第１段目の不平衡差動対トランジスタ
（Ｍ11、Ｍ12）それぞれの比（Ｗ11／Ｌ11）、同（Ｗ12
／Ｌ12）を用いて次の数式２６と置く。
【００４６】
【数２６】
【００４７】すると、トランジスタＭ11、同Ｍ12のドレ
イン電流Ｉd11、同Ｉd12 は、次の数式２７、同２８で表
せる。
イン電流Ｉd11、同Ｉd12 は、次の数式２７、同２８で表
せる。
【００４８】
【数２７】
【００４９】
【数２８】
【００５０】また、定電流源Ｉ01、入力電圧ＶINは、次
の数式２９、同３０で示される。
の数式２９、同３０で示される。
【００５１】
【数２９】
【００５２】
【数３０】
【００５３】以上の各式から、Ｉd11 −Ｉd12 は、次の
数式３１と求まる。
数式３１と求まる。
【００５４】
【数３１】
【００５５】そこで、Ｉd11 −Ｉd12 を次の数式３２の
ように置くと、直流成分ΔＩ1DC は数式３３、２乗特性
成分ΔＩ1SQ は数式３４、交流成分ΔＩ1DIFF は数式３
５でそれぞれ表せる。
ように置くと、直流成分ΔＩ1DC は数式３３、２乗特性
成分ΔＩ1SQ は数式３４、交流成分ΔＩ1DIFF は数式３
５でそれぞれ表せる。
【００５６】
【数３２】
【００５７】
【数３３】
【００５８】
【数３４】
【００５９】
【数３５】
【００６０】次に、このΔＩ1DIFF は、入力電圧ＶINに
ほぼ比例する通常の所謂平衡差動対の直流特性と考えて
良いから、この成分を対トランジスタ（Ｍ13、Ｍ14）に
よって消去する。トランジスタＭ13、同Ｍ14のドレイン
電流Ｉd13 、同Ｉd14 は、比（Ｗ／Ｌ）がトランジスタ
Ｍ11の４ｋ1 √ｋ1 ／（ｋ1 ＋１)2倍であるので、数式
３６、同３７で表せる。
ほぼ比例する通常の所謂平衡差動対の直流特性と考えて
良いから、この成分を対トランジスタ（Ｍ13、Ｍ14）に
よって消去する。トランジスタＭ13、同Ｍ14のドレイン
電流Ｉd13 、同Ｉd14 は、比（Ｗ／Ｌ）がトランジスタ
Ｍ11の４ｋ1 √ｋ1 ／（ｋ1 ＋１)2倍であるので、数式
３６、同３７で表せる。
【００６１】
【数３６】
【００６２】
【数３７】
【００６３】同様に、定電流源は、対トランジスタ（Ｍ
11、Ｍ12）の定電流源の２√ｋ1 ／（ｋ1 ＋１）倍であ
るので、両ドレイン電流の和は数式３８となる。
11、Ｍ12）の定電流源の２√ｋ1 ／（ｋ1 ＋１）倍であ
るので、両ドレイン電流の和は数式３８となる。
【００６４】
【数３８】
【００６５】また、ゲート・ソース間電圧と入力電圧と
の関係は数式３９で表せる。
の関係は数式３９で表せる。
【００６６】
【数３９】
【００６７】以上の各式から、Ｉd13 −Ｉd14 を解く
と、数式４０となり、これはＩ1DIFFに負の符号を付け
たものである。つまり、（Ｉd11 ＋Ｉd13 ）と（Ｉd12
＋Ｉd14)の差をΔＩ1 とすると、ΔＩ1 ＝（Ｉd11 −Ｉ
d12 ）＋（Ｉd13 −Ｉd14 ）＝（数式３１）＋（数式４
０）＝ΔＩ1DC ＋ΔＩ1DSQとなり、Ｉ1DIFF の成分を消
去でき、結局ΔＩ1 は数式４１と表せる。
と、数式４０となり、これはＩ1DIFFに負の符号を付け
たものである。つまり、（Ｉd11 ＋Ｉd13 ）と（Ｉd12
＋Ｉd14)の差をΔＩ1 とすると、ΔＩ1 ＝（Ｉd11 −Ｉ
d12 ）＋（Ｉd13 −Ｉd14 ）＝（数式３１）＋（数式４
０）＝ΔＩ1DC ＋ΔＩ1DSQとなり、Ｉ1DIFF の成分を消
去でき、結局ΔＩ1 は数式４１と表せる。
【００６８】
【数４０】
【００６９】
【数４１】
【００７０】従って、入力信号（電圧ＶIN）を正弦波と
考え、数式４２と置くと、ΔＩ1 は数式４３のようにな
る。
考え、数式４２と置くと、ΔＩ1 は数式４３のようにな
る。
【００７１】
【数４２】
【００７２】
【数４３】
【００７３】以上のことは２段目以降の各段についても
同様であり、２段目の２組の対トランジスタ｛（Ｍ21、
Ｍ22）、（Ｍ23、Ｍ24）｝の差動出力電流の和ΔＩ2
は、入力電圧Ｖ1 をＶ1 ＝│Ｖ1 │cos(２πｆｔ＋θ
1 ）とすると、数式４４となる。また、最終段の２組の
対トランジスタ｛（Ｍ(n+1)1、Ｍ(n+1)2）、
（Ｍ(n+1)3、Ｍ(n+1)4）｝の差動出力電流の和ΔＩn+1
は、入力電圧Ｖn をＶn ＝│Ｖn │・cos(２πｆｔ＋θ
n ）とすると、数式４５となる。
同様であり、２段目の２組の対トランジスタ｛（Ｍ21、
Ｍ22）、（Ｍ23、Ｍ24）｝の差動出力電流の和ΔＩ2
は、入力電圧Ｖ1 をＶ1 ＝│Ｖ1 │cos(２πｆｔ＋θ
1 ）とすると、数式４４となる。また、最終段の２組の
対トランジスタ｛（Ｍ(n+1)1、Ｍ(n+1)2）、
（Ｍ(n+1)3、Ｍ(n+1)4）｝の差動出力電流の和ΔＩn+1
は、入力電圧Ｖn をＶn ＝│Ｖn │・cos(２πｆｔ＋θ
n ）とすると、数式４５となる。
【００７４】
【数４４】
【００７５】
【数４５】
【００７６】斯くして、各整流器の出力（ΔＩ1 、ΔＩ
2 、……、ΔＩn+1 ）はカレントミラー回路（Ｍ
10(n+1) 、Ｍ20(n+1))からなる加算器で加算され、Ｉ
RSSIとなる（数式４６）。なお、数式４６において、Ｖ
0 ＝ＶIN、θ0 ＝０としている。
2 、……、ΔＩn+1 ）はカレントミラー回路（Ｍ
10(n+1) 、Ｍ20(n+1))からなる加算器で加算され、Ｉ
RSSIとなる（数式４６）。なお、数式４６において、Ｖ
0 ＝ＶIN、θ0 ＝０としている。
【００７７】
【数４６】
【００７８】そして、ＩRSSIの交流成分は外付けのコン
デンサＣREC により除去されるので、ＩRSSIの直流成分
（ＩRSSIにバーを付して示す）は数式４７と表せる。
デンサＣREC により除去されるので、ＩRSSIの直流成分
（ＩRSSIにバーを付して示す）は数式４７と表せる。
【００７９】
【数４７】
【００８０】即ち、図１の回路においては、ΔＩi は、
入力電圧ＶINが次第に大きくなるのに伴い、差動増幅器
Ａi の電圧利得があるため、後段のΔＩn+1 から順にΔ
Ｉ2、ΔＩ1 と飽和して行く。ΔＩi のバー（直流成
分）についても同様であり、その直流成分についての様
子を入力電圧ＶINをｄＢ表示して図２に示してある。
入力電圧ＶINが次第に大きくなるのに伴い、差動増幅器
Ａi の電圧利得があるため、後段のΔＩn+1 から順にΔ
Ｉ2、ΔＩ1 と飽和して行く。ΔＩi のバー（直流成
分）についても同様であり、その直流成分についての様
子を入力電圧ＶINをｄＢ表示して図２に示してある。
【００８１】次に、図３は、本発明の他の実施例に係る
擬似対数ＩＦ増幅器における初段の整流器を示す。図３
において、対トランジスタ（Ｍ15、Ｍ16）と同（Ｍ17、
Ｍ18）を第１実施例における２組の対トランジスタに並
列接続してあるが、対トランジスタ（Ｍ15、Ｍ16）はゲ
ート幅Ｗとゲート長Ｌの比（Ｗ／Ｌ）の比は１：ｋ
2（ｋ2 ≠１）である不平衡差動対であって、定電流源
Ｉ0 ′によって駆動される。また、対トランジスタ（Ｍ
17、Ｍ18）は、ゲート幅とゲート長の比（Ｗ／Ｌ）が等
しく共にトランジスタＭ15、同Ｍ16の一方のトランジス
タの比（Ｗ／Ｌ）の４ｋ2 √ｋ2 ／（ｋ2 ＋１）2 倍で
ある平衡差動対であり、定電流源（２√ｋ1／（ｋ1 ＋
１））Ｉ0 ′によって駆動される。
擬似対数ＩＦ増幅器における初段の整流器を示す。図３
において、対トランジスタ（Ｍ15、Ｍ16）と同（Ｍ17、
Ｍ18）を第１実施例における２組の対トランジスタに並
列接続してあるが、対トランジスタ（Ｍ15、Ｍ16）はゲ
ート幅Ｗとゲート長Ｌの比（Ｗ／Ｌ）の比は１：ｋ
2（ｋ2 ≠１）である不平衡差動対であって、定電流源
Ｉ0 ′によって駆動される。また、対トランジスタ（Ｍ
17、Ｍ18）は、ゲート幅とゲート長の比（Ｗ／Ｌ）が等
しく共にトランジスタＭ15、同Ｍ16の一方のトランジス
タの比（Ｗ／Ｌ）の４ｋ2 √ｋ2 ／（ｋ2 ＋１）2 倍で
ある平衡差動対であり、定電流源（２√ｋ1／（ｋ1 ＋
１））Ｉ0 ′によって駆動される。
【００８２】対トランジスタ（Ｍ15、Ｍ16）と同
（Ｍ17、Ｍ18）についても数式３１と同様に差動出力電
流ΔＩ12を求めると、数式４８となり、これに数式４２
を代入して数式４９を得る。
（Ｍ17、Ｍ18）についても数式３１と同様に差動出力電
流ΔＩ12を求めると、数式４８となり、これに数式４２
を代入して数式４９を得る。
【００８３】
【数４８】
【００８４】
【数４９】
【００８５】ここで、数式４８と同４９において、β2
＝β1とする。そして、縦続接続される差動増幅器Ａi
は全て同一の利得である必要はないが、説明の便宜上同
一の利得ｇV であるとし、次の数式５０が成り立つとす
る。
＝β1とする。そして、縦続接続される差動増幅器Ａi
は全て同一の利得である必要はないが、説明の便宜上同
一の利得ｇV であるとし、次の数式５０が成り立つとす
る。
【００８６】
【数５０】
【００８７】すると、数式４９は、数式５１と表され、
従って、その直流成分は数式５２となる。
従って、その直流成分は数式５２となる。
【００８８】
【数５１】
【００８９】
【数５２】
【００９０】即ち、ＧV を次の数式５３のように定め、
入力電圧ＶINをｄＢ表示すれば、数式５２から、出力電
流ΔＩ1 の直流成分（ΔＩ1 のバー）対し出力電流ΔＩ
12の直流成分は入力レベルが（１／２）ＧV だけ低い方
へシフトして動作することが分かる。
入力電圧ＶINをｄＢ表示すれば、数式５２から、出力電
流ΔＩ1 の直流成分（ΔＩ1 のバー）対し出力電流ΔＩ
12の直流成分は入力レベルが（１／２）ＧV だけ低い方
へシフトして動作することが分かる。
【００９１】
【数５３】
【００９２】このことは、第２段目以降の各差動対トラ
ンジスタについても同様であって、各差動対トランジス
タが受け持つ動作ダイナミックレンジは、等価的に（１
／２）ＧV ずつとなり、その結果、対数特性の直線性が
改善されるのである。
ンジスタについても同様であって、各差動対トランジス
タが受け持つ動作ダイナミックレンジは、等価的に（１
／２）ＧV ずつとなり、その結果、対数特性の直線性が
改善されるのである。
【００９３】一方、差動増幅器Ａi の利得ｇV につい
て、次の数式５４が成り立つとする。
て、次の数式５４が成り立つとする。
【００９４】
【数５４】
【００９５】すると、数式４９は、次の数式５５で表さ
れる。
れる。
【００９６】
【数５５】
【００９７】即ち、今度は、入力電圧ＶINをｄＢ表示す
れば、出力電流ΔＩ1 の直流成分に対して出力電流ΔＩ
12の直流成分は（１／２）ＧV だけ入力レベルが高い方
へシフトして動作することになる。このことは、第２段
目以降の各差動対トランジスタについても同様であっ
て、各差動対トランジスタが受け持つ動作ダイナミック
レンジは、（１／２）ＧV ずつとなり、その結果、対数
特性の直線性が改善されるのである。
れば、出力電流ΔＩ1 の直流成分に対して出力電流ΔＩ
12の直流成分は（１／２）ＧV だけ入力レベルが高い方
へシフトして動作することになる。このことは、第２段
目以降の各差動対トランジスタについても同様であっ
て、各差動対トランジスタが受け持つ動作ダイナミック
レンジは、（１／２）ＧV ずつとなり、その結果、対数
特性の直線性が改善されるのである。
【００９８】更に、各段当たりの差動対トランジスタの
組数を２ｍとし、次の数式５６又は同５７が成り立つ時
は、各段の差動対トランジスタが受け持つ動作ダイナミ
ックレンジは等価的に（１／ｍ）ＧV ずつとなり、対数
特性の直線性が更に改善されるのである。
組数を２ｍとし、次の数式５６又は同５７が成り立つ時
は、各段の差動対トランジスタが受け持つ動作ダイナミ
ックレンジは等価的に（１／ｍ）ＧV ずつとなり、対数
特性の直線性が更に改善されるのである。
【００９９】
【数５６】
【０１００】
【数５７】
【０１０１】
【発明の効果】以上説明したように、本発明の擬似対数
ＩＦ増幅器によれば、整流器を所謂不平衡差動対トラン
ジスタと平衡差動対トランジスタとの並列接続で構成し
たので、整流器の回路がそれ程大きくならずに済み、ま
た消費電流もそれ程多くはならないで済む効果がある。
また、第２及び第３の発明によれば、対数特性の直線性
が改善される効果もある。
ＩＦ増幅器によれば、整流器を所謂不平衡差動対トラン
ジスタと平衡差動対トランジスタとの並列接続で構成し
たので、整流器の回路がそれ程大きくならずに済み、ま
た消費電流もそれ程多くはならないで済む効果がある。
また、第２及び第３の発明によれば、対数特性の直線性
が改善される効果もある。
【図１】本発明の第１実施例に係る擬似対数ＩＦ増幅器
の回路図である。
の回路図である。
【図２】本発明の擬似対数ＩＦ増幅器の特性図である。
【図３】本発明の第２実施例に係る擬似対数ＩＦ増幅器
の要部の回路図である。
の要部の回路図である。
【図４】従来の擬似対数ＩＦ増幅器の回路図である。
【符号の説明】 Ａ1 〜Ａn 差動増幅器 （Ｍ(n+1)1 、Ｍ(n+1)2） 不平衡差動対トランジスタ （Ｍ(n+1)3 、Ｍ(n+1)4） 平衡差動対トランジスタ （Ｍ15、Ｍ16） 不平衡差動対トランジスタ （Ｍ17、Ｍ18） 平衡差動対トランジスタ （Ｍ10(n+1) 、Ｍ20(n+1) ） カレントミラー回路 （Ｍ10(0) 、Ｍ20(0) ） カレントミラー回路 Ｉ0(n+1)、２√ｋ1 ／（Ｋ1 ＋１）Ｉ0(n+1) 定電流源 Ｉ01′、２√ｋ2 ／（Ｋ2 ＋１）Ｉ01′ 定電流源
Claims (3)
- 【請求項１】 多段に従属接続される差動増幅器と；
前記差動増幅器の入力信号または出力信号の対応するも
のをそれぞれ受ける整流器であって、それぞれ、並列接
続される第１及び第２の差動対トランジスタを備える整
流器と； 前記整流器それぞれの差動出力電流を全て加
算する加算器と； を備え、前記第１の差動対トランジ
スタは、定電流源Ｉ0 で駆動されると共に、その２つの
トランジスタのゲート幅Ｗとゲート長Ｌの比（Ｗ／Ｌ）
の比が１：ｋ1(ｋ1 ≠１）であり； 前記第２の差動対
トランジスタは、｛２√ｋ1 ／（ｋ1 ＋１）｝Ｉ0 の定
電流源で駆動されると共に、その２つのトランジスタの
ゲート幅Ｗとゲート長Ｌの比（Ｗ／Ｌ）が等しく、且
つ、その比（Ｗ／Ｌ）は前記第１の差動対の一方のトラ
ンジスタの比（Ｗ／Ｌ）の４ｋ1 √ｋ1 ／（ｋ1 ＋１）
2 倍である； ことを特徴とする擬似対数ＩＦ増幅器。 - 【請求項２】 請求項１に記載の擬似対数ＩＦ増幅器に
おいて； 定電流源Ｉ0 ′で駆動される２つのトランジ
スタのゲート幅Ｗとゲート長Ｌの比（Ｗ／Ｌ）の比が
１：ｋ2 （ｋ2 ≠１）である第３の差動対トランジスタ
と； 定電流源｛２√ｋ2 ／（ｋ2 ＋１）｝Ｉ0 ′で駆
動される２つのトランジスタのゲート幅Ｗとゲート長Ｌ
の比（Ｗ／Ｌ）が等しく、且つ、その比（Ｗ／Ｌ）は前
記第３の差動対の一方のトランジスタの比（Ｗ／Ｌ）の
４ｋ2 √ｋ2 ／（ｋ2＋１)2倍である第４の差動対トラ
ンジスタと； が前記並列接続される第１及び第２の差
動対トランジスタに並列接続され、且つ、ｋ1 及びｋ2
と差動増幅器の利得ｇV との間に 【数１】 または 【数２】 なる関係がある； ことを特徴とする擬似対数ＩＦ増幅
器。 - 【請求項３】 請求項２に記載の擬似対数ＩＦ増幅器に
おいて； 定電流源Ｉ0 ″で駆動される２つのトランジ
スタのゲート幅Ｗとゲート長Ｌの比（Ｗ／Ｌ）の比が
１：ｋi(ｋi ≠１；ｉ＝３、……、ｍ）である第５の差
動対トランジスタと； 定電流源｛２√ｋi ／（ｋi ＋
１）｝Ｉ0 ″で駆動される２つのトランジスタのゲート
幅Ｗとゲート長Ｌの比（Ｗ／Ｌ）が等しく、且つ、その
比（Ｗ／Ｌ）は前記第５の差動対の一方のトランジスタ
の比（Ｗ／Ｌ）の４ｋi √ｋi ／（ｋi ＋１）2 倍であ
る第６の差動対トランジスタと； を１組とする２（ｍ
−２）組が前記並列接続される第１〜第４のトランジス
タに並列接続され、且つ、ｋm 及びｋm-1 と差動増幅器
の利得ｇV との間に 【数３】 または 【数４】 なる関係がある； ことを特徴とする擬似対数ＩＦ増幅
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3351433A JP2682317B2 (ja) | 1991-12-12 | 1991-12-12 | 擬似対数ｉｆ増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3351433A JP2682317B2 (ja) | 1991-12-12 | 1991-12-12 | 擬似対数ｉｆ増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05167369A JPH05167369A (ja) | 1993-07-02 |
| JP2682317B2 true JP2682317B2 (ja) | 1997-11-26 |
Family
ID=18417255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3351433A Expired - Lifetime JP2682317B2 (ja) | 1991-12-12 | 1991-12-12 | 擬似対数ｉｆ増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2682317B2 (ja) |
-
1991
- 1991-12-12 JP JP3351433A patent/JP2682317B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05167369A (ja) | 1993-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2643516B2 (ja) | 対数増幅回路 | |
| KR970000558B1 (ko) | 증폭회로 | |
| JPH06152275A (ja) | 差動回路及び差動増幅回路 | |
| JP2995886B2 (ja) | 対数増幅回路 | |
| JP3088262B2 (ja) | 低歪差動増幅回路 | |
| JP2687713B2 (ja) | 対数増幅回路 | |
| JPH0884037A (ja) | 対数増幅回路 | |
| EP0180875A2 (en) | Improved frequency response amplifier | |
| JP2778540B2 (ja) | 対数増幅回路 | |
| JP2705317B2 (ja) | 演算増幅器 | |
| US6249153B1 (en) | High slew rate input differential pair with common mode input to ground | |
| JP2682317B2 (ja) | 擬似対数ｉｆ増幅器 | |
| US20030025557A1 (en) | Linear transconductance amplifier | |
| JP4785243B2 (ja) | カスコード増幅回路及びフォールデッド・カスコード増幅回路 | |
| KR20040045902A (ko) | 전력 증폭기 모듈 | |
| JPH0730352A (ja) | 対数増幅回路 | |
| JP3036121B2 (ja) | 擬似対数ｉｆ増幅器 | |
| EP1173923B1 (en) | Differential pair provided with degeneration means for degenerating a transconductance of the differential pair | |
| JP3217557B2 (ja) | 電圧利得制御回路 | |
| JP2682415B2 (ja) | 半導体集積回路 | |
| JPH06216662A (ja) | 増幅器の位相補償回路 | |
| JPH06266863A (ja) | 乗算回路 | |
| JPH11251853A (ja) | 増幅・整流回路を備えた対数増幅回路 | |
| JP2661530B2 (ja) | 電圧電流変換回路 | |
| JP3123089B2 (ja) | 演算増幅回路 |