JP2673897B2 - 図形表示装置 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は図形表示装置、特に図形表示を制御するフレ
ームバッファメモリ（以下FBメモリと称する）内にピク
セルイメージとして記憶するピクセルデータを生成する
ピクチャープロセッサを含む図形表示装置に関する。

［従来の技術及び発明が解決しようとする課題］ 典型的なコンピュータ支援図形表示システムはメモリ
内に表示リストの形式で図形デザインを記憶、即ちスト
アする。表示リストは図形デザインをなす各種図形物体
を説明する種々の命令（インストラクション）及びデー
タを含んでいる。図形表示システムによっては、表示リ
ストが制御プロセッサにより開発且つ維持されるものも
あり、特定の図形デザインをコンピュータスクリーン上
に表示するとき、それを説明する表示リストを別の「ピ
クチャープロセッサ」に転送して表示リストを処理して
表示コントローラに転送して制御及びピクセルデータを
生成する。表示コントローラはFBメモリを含み、入力ピ
クセルデータをピクチャープロセッサが与えた制御デー
タにより決まるアドレスに記憶する。コンピュータスク
リーン上の図形デザインは種々のアトリビュート（例え
ば色、輝度等）のピクセルアレイにより形成され、各ア
ドレスのピクセルデータは別のピクセルの表示アトリビ
ュートを示す。表示コントローラは現在FBメモリ内にあ
るピクセルデータに応じて定期的に表示を更新（リフレ
ッシュ）する。

図形デザインソフトウエアにより生成された表示リス
トの中には比較的多量のピクセルデータを生成する詳細
な命令を含むものがある。例えば、特定座標系の２点間
の直線は表示リスト中２点の座標を決めるデータを色及
び濃さ等の線の各種アトリビュートを指定するデータの
短いシーケンスとして表すことができる。この線を説明
するデータシーケンスはピクチャープロセッサへの命令
が先行し、データシーケンスのフォーマットがこれに続
く。この命令に応じて、ピクチャープロセッサはデータ
シーケンスを処理してスクリーン上の線に含まれる各ピ
クセルに対応するピクセルデータを生成する。ピクセル
データを表示コントローラに送る前に、ピクチャープロ
セッサは表示コントローラへの制御データを発生及び転
送してピクセルデータを記憶するFBメモリのアドレスの
計算方法を知らせる。その後、ピクチャープロセッサが
ピクセルデータを表示コントローラに転送するとき、表
示コントローラは適当なFBメモリアドレスを発生してピ
クセルデータをこのFBメモリに記憶する。

しかし、線又はその他の図形物体は表示リスト内でそ
の物体を表示スクリーンに直接マッピングするピクセル
データとして表すこともできる。このシーケンスは制御
データに先立ちシーケンスがピクセルデータであること
を示し、且つピクセルデータがストアされるFBメモリ内
のアドレスを示す。斯かる制御データに応じて、ピクチ
ャープロセッサは表示コントローラにピクセル及び制御
データを通過させる。この際に、表示リスト内のピクセ
ル及び制御データが、表示コントローラが必要とする形
式と略同じであれば過度の処理を必要としない。よっ
て、ピクチャープロセッサは制御及びピクセルデータを
計算する高級レベルの命令を含む表示リストの処理より
も一般に短い処理時間を主にピクセル及び制御データを
含む表示リストの処理に使用する。しかし、可能な場合
には、図形デザインソフトウエアは一般には図形物体の
説明にビットマップピクセルデータではなく高級レベル
の命令を使用して表示リストを作成するのが一般的であ
る。その理由は、斯かるフォーマットは一般にコンパク
トにストアでき且つ汎用制御プロセッサの操作がより容
易であるためである。

システムによっては、多くの図形デザインの各々に別
の表示リストを維持し、これらデザインの１つ又は複数
の選択した部分（「ウインド」）をCRTスクリーン上に
同時に表示できるようにしているものもある。図形デザ
インを定義する表示がピクチャープロセッサに送られる
と、１組の命令が表示リストに加えられ、そのウインド
が表示されること及びそのウインドが表示されるCRTの
特定エリア（「ビューポート」）の位置示す。ウインド
はオペレータの命令によりスクリーン上を移動できるの
が普通であり、また１つのウインドを別のウインドと部
分的に又は完全に重ね合わせることもできる。例えば、
第１ウインドが第２ウインド上を横切り、一時的に重な
りやがて離れるときな、ピクチャープロセッサは両ウイ
ンドを説明する表示リストを多数回処理し、両ウインド
が順次高速で書き換えられ両ウインドの円滑な動きが出
来るようにしなければならない。しかし、表示リストが
過度の処理を必要とする形式である場合には、ピクチャ
ープロセッサは表示コントローラに充分高速にピクセル
データを供給することができず、従って円滑なウインド
の動きが得られないと言う欠点があった。

本発明の目的は、表示リストに応じてピクチャープロ
セッサにより発生されたピクセル及び制御データを、表
示を得るために表示コントローラへ又はメモリへの二次
ピクセルデータイメージを得るためにプロセッサへ選択
的に導くことができる改良された図形表示システムを提
供することである。

［発明の概要］ 本発明の図形表示システムはコンピュータバスで相互
接続された主メモリ、制御（コントロール）プロセッサ
及びピクチャープロセッサを含んでいる。主メモリは図
形デザインを定義する一連の命令より成り、制御プロセ
ッサで生成される一次表示リストをストアする。ピクチ
ャープロセッサは一次表示リストを読み込み処理して制
御データとピクセルデータとを作り表示コントローラに
転送する。表示コントローラはピクセルデータをFBメモ
リ内にピクセルデータアレイ（行列）状にストアして、
ストアされたピクセルイメージにて定義される表示をCR
T表示スクリーン上に生じる。

本発明の１つの特徴は、ピクチャープロセッサと表示
コントローラ間のデータ路にルーチング（バイパス）回
路を設けて、ピクチャープロセッサで得た出力データが
選択的に表示コントローラからバイパスしてコントロー
ルプロセッサからの命令に応じてコンピュータバス上に
乗せられるようにする。

本発明の他の情報は、コントロールプロセッサがコン
ピュータバスに乗せられている制御及びピクセルデータ
を読んで主メモリ内に二次ピクセルイメージを発生す
る。この二次ピクセルイメージは表示コントローラがピ
クチャープロセッサの制御及びピクセルデータ出力を表
示コントローラに送っていたならば得られたであろうピ
クセルイメージと似ている。

本発明の更に別の特徴は、表示を更新したいとき、コ
ントロールプロセッサが主メモリにストアしているピク
セルデータを二次表示リストに組み込んで、一次表示リ
ストでなくこの二次表示リストをピクチャープロセッサ
に送ってピクセルデータを得る。この二次表示リストは
一次表示リストにより定義された図形デザインの同じで
あるが、表示コントローラにより既に略理解できる形式
であるピクセル及び制御データから構成されている。従
って、ピクチャープロセッサは二次表示リストを一次表
示リストよりも迅速に処理できる。本発明のこの特徴
は、例えば数個の図形デザインがスクリーン上の相互に
重なっている別のウインドに表示されるシステムにおい
て特に有効である。部分的に又は完全に重なっているウ
インドの二次ピクセルイメージは主メモリ内に保持して
いてもよく、またそれが基礎とする一次表示が変化した
ときのみに更新できる。ウイドの一部が重ならなくなる
と、既にメモリ内に存在しない対応する一次表示リスト
では、主メモリにストアされたピクセルデータをピクチ
ャープロセッサに伝える二次表示リストを発生及び転送
することにより更新する。二次表示リストは表示コント
ローラが理解できる形式と略同じ形式のデータを含んで
いるので、ピクチャープロセッサはデータを迅速に表示
コントローラに送り、処理時間が最小であるので表示は
迅速に更新できる。

［実施例］ 第１図を参照する。図形表示システム（10）は複数の
一次表示リストをストアする主メモリ（12）含んでい
る。各一次表示リストはスクリーン上に図形表示を生じ
る命令で構成される。一次表示リストはホストコンピュ
ータ（17）により作られ、主メモリ（12）に転送され
る。また、メモリ（12）にストアされた図形デザインソ
フトウエアの制御下で制御プロセッサ（14）により変更
できる。制御プロセッサ（14）はメモリ（12）内の一次
表示リストを変更して、ユーザインタフェース回路（1
6）を介してキーボード、マウス、リモートコンピュー
タ及び／又はその他の入力デバイスにより制御プロセッ
サ（14）に与えたユーザ命令に応じて表す図形デザイン
を変更する。主メモリ（12）、プロセッサ（14）、ユー
ザインターフェース回路（16）及びホストコンピュータ
（17）はコンピュータバス（18）を介して相互接続さ
れ、またピクチャープロセッサ（20）にも接続される。

主メモリ（12）内にストアされた一次表示リストは読
み出された（18）を介してピクチャープロセッサ（20）
に入力される。ピクチャープロセッサ（20）は表示リス
トを高速で処理するように設計された専用のプロセッサ
であって、ピクセル及び制御データを発生し、第１ロー
カル表示バス（21）、ルーチング回路（26）及び第２ロ
ーカル表示バス（23）を介してビデオ表示コントローラ
（22）へ送られる。表示コントローラ（22）はそれが受
けるピクセルデータをFBメモリにストアする。このメモ
リにストアされたピクセルデータを用いてCRT（表示
器）（24）のスクリーン上の表示を更新するビデオ信号
を制御する。よって図形表示システム（10）はデータ処
理パイプラインとして動作して表示された図形デザイン
を更新する。パイプラインの初段は制御プロセッサ（1
4）又はホストコンピュータ（17）であり、この段は主
メモリ（12）内にストアする一次表示リストを与え、パ
イプラインの第２段はピクチャープロセッサ（20）であ
り、一次表示リストを処理して制御及びピクセルデータ
を処理する。パイプラインの第３段はビデオ表示コント
ローラ（22）であり、ピクセルデータをその内部FBメモ
リにストアして、これに応じて表示を制御する。また、
ピクチャープロセッサ（20）はそれ自身内部アーキテク
チャーを有し、これにより一次表示リストがパイプライ
ン状に処理される。

制御プロセッサ（14）は汎用マイクロプロセッサであ
るのが好ましいが、ピクチャープロセッサ（20）は専用
プロセッサであり、表示リストを高速に処理して表示コ
ントローラ（22）の制御及びピクセルデータを発生す
る。従来の図形表示システムでは、一次表示リストを操
作する汎用プロセッサがピクチャープロセッサ（20）の
機能を実行するが、専用且つ特殊用途のピクチャープロ
セッサを使用することにより、表示リストからのピクセ
ルデータが表示更新速度を改善する。その理由は、専用
ピクチャープロセッサは表示リストを汎用マイクプロセ
ッサよりも一層高速に処理できるからである。更に、こ
のシステムのパイプライン構造により、制御プロセッサ
（14）が他の作業を実行しているとき同時にピクチャー
プロセッサ（20）が表示リストの処理を行うことが出来
るようになる。

表示リストはしばしば高レベル命令であって、それを
表示コントローラ（22）に転送するのに適する制御及び
ピクセルデータに変換するのにピクチャープロセッサ
（20）が各種の処理動作を行う必要がある。また、表示
リストは多量の処理を行う事なく既に表示コントローラ
に送ることができる形式のピクセル及び制御データに直
接変換するかも知れない。従って、ピクチャープロセッ
サ（20）は、大半が低レベルのピクセル及び制御データ
を含んでいる一次表示リストを処理するのに、ピクセル
データを得るため大半が高レベルの命令を含んでいる表
示データの処理に要する時間よりも短い。しかし、図形
設計ソフトウエアはしばしば高レベル命令を含む表示リ
ストを使用することがある。その理由は、斯かる命令は
主メモリ（12）内に一層コンパクトにストアできるのが
普通であり且つ制御プロセッサ（14）又はホストコンピ
ュータ（17）により一層迅速に操作でき表示リストで表
される図形デザインの変更を行うことができるからであ
る。

本発明によると、出力ルーチング回路（26）がピクチ
ャープロセッサ（20）と表示コントローラ（22）間に挿
入され且つコンピュータバス（18）に接続されている。
制御プロセッサ（14）はルーチング回路（26）に命令し
てピクチャープロセッサ（20）の制御データ出力をビデ
オ表示コントローラ（22）にではなく制御プロセッサ
（14）にバス（18）を介して戻される。制御プロセッサ
（14）はコンピュータバス（18）に乗せた制御及びピク
セルデータを読み主メモリ（12）に、制御及びピクセル
データが表示コントローラ（22）に送られたならば表示
コントローラ（22）内のFBメモリに作られたであろうピ
クセルイメージと同様のピクセルデータアレイ（「ピク
セルイメージ」）を主メモリ（12）に与える。その後、
制御プロセッサ（14）は主メモリ（12）にストアしたピ
クセルデータを、同様に図形デザインを定義するが斯か
るデータを作るために高レベルの命令でなく直接制御及
びピクセルデータを含んでいる「二次」表示リストと組
み合わせる。この二次表示リストが、これを作りだす元
となった一次表示リストに代わりピクチャープロセッサ
（20）に送られると、ピクチャープロセッサ（20）はこ
の二次表示リストを迅速に処理して、それに含まれてい
る制御及びピクセルデータを表示コントローラ（22）に
送ってそこにストアされるビクセルイメージを迅速に処
理する。

二次ピクセルイメージを主メモリ（12）に作り且つ維
持することは例えばスクリーン上の別の、そして多くの
場合には重なりあったウインドに複数の図形デザインを
表示する場合に有用である。部分的に又は全体的に重な
ったウインドの二次ピクセルイメージは主メモリ（12）
内に維持でき且つこれの基礎となる一次表示リストが変
化したとき更新される。ウインドの一部が重ならなくな
ると、制御プロセッサ（14）は一次表示リストをピクチ
ャープロセッサ（20）に伝える代わりに、主メモリ（1
2）にストアされたピクセルイメージを発生してピクチ
ャープロセッサ（20）に送ることにより図形表示の更新
を行っても良い。二次表示リストは殆ど表示コントロー
ラが理解可能な形式に既になっているピクセル及び制御
データを含んでいるので、ピクチャープロセッサ（20）
はこのデータを迅速に最小の処理で表示コントローラに
送ることができ、その結果表示の高速更新が可能にな
る。更に、一次表示リストはピクチャープロセッサ（2
0）への転送のすぐ前に一時的に主メモリ（12）にスト
アでき、またその後に他のデータで書込みをしても良
い。二次ピクセルイメージの維持及びそれからの二次表
示リストの発生は、ウインドが覆わてなくなったときホ
ストコンピュータ（17）から一次表示データを得る必要
をなくする。

また、二次ピクセルイメージは、時々変更されるが、
デザインが常にCRT（24）上に表示されてはいない一次
データで定義される図形デザイン用の主メモリ（12）に
維持しても良い。一次表示リストが更新される毎に、そ
れはピクチャープロセッサ（20）に転送されるが、ルー
チング回路（26）がピクチャープロセッサ（20）の出力
を、表示コントローラ（22）に送る代わりに、制御プロ
セッサ（14）に回送し、且つ制御プロセッサが表示の二
次ピクセルイメージを主メモリ（12）に維持する。その
後、制御プロセッサ（14）はピクチャープロセッサ（2
0）に（二次ピクセルイメージの基礎となる一次表示リ
ストを与えるのでなく）二次ピクセルイメージを伝える
二次表示リストを与えることによりデザインの迅速な表
示を行うことができる。

第２図は第１図のルーチング回路（26）の詳細ブロッ
ク図である。ローカル表示バス（21）は一連のデータピ
ットと書込み信号をルーチング回路（26）内のレジスタ
（30）に送り、またルーチング回路（26）からのWAIT
（待ち）信号をピクチャープロセッサ（20）に戻す。レ
ジスタ（30）はローカル表示バス（LDB）制御回路（3
2）からLOAD信号を受けてイネーブルされる。このLDB制
御回路（32）はバス（23）にデータを受ける準備が完了
しているときバス（23）を介して表示コントローラから
READY（待ち受け）信号を受ける。LDB制御回路（32）は
READY信号がアサートされた後連続してLOAD信号をアサ
ートしバス（21）上のデータがレジスタ（30）内にロー
ドされるようにする。レジスタ（30）内のデータのWRIT
EビットはLDB制御回路（32）への入力として供給され
る。WRITEビットがセットされて有効なデータがローカ
ル表示バス（21）上にあることを示せば、LDB制御回路
（32）はLOAD信号をデアサートしてレジスタ（30）が再
早入力イネーブルされていないことを示す。次に、LDB
制御回路（32）はWRITE信号をバス（23）を介して表示
コントローラに送り、有効なデータがバス（23）上にあ
ることを示す。それにより、表示コントローラはREADY
信号をデアサートしてバス（23）上のデータを読み且つ
処理する。そして、後で更にデータを受ける準備ができ
るとREADY信号を再度アサートする。また、LDB制御回路
（32）で発生されたLOAD信号はバッファ（34）に入力と
して印加して、これがWAIT信号出力となってピクチャー
プロセッサ（20）に送られる。LOAD信号がデアサートさ
れると、WAIT信号はピクチャープロセッサ（20）に対し
てバス（21）上に新たなデータを乗せないよう命じる。
LOAD信号がその後にアサートされると、WAIT信号がピク
チャープロセッサ（20）に対してバス（21）上にもっと
データを乗せられる事を告げる。もしピクチャープロセ
ッサ（20）がバス（21）に送るデータを有しなときは、
WRITEビットをリセットして有効なデータがバス上にな
いことを示す。

第１図の制御プロセッサ（14）はルーチング回路（2
6）がデータを表示コントローラに送るかコンピュータ
バス（18）を介して制御プロセッサに戻すかを決定す
る。更に、ルーチング回路（26）はバスインターフェー
ス回路（36）を含み、コンピュータバス（18）上に乗せ
たI/O空きアドレスをデコードして制御レジスタ（38）
がアドレスされたときコンピュータバス（18）上のデー
タを制御レジスタ（38）にストアし、且つこのコンピュ
ータバス（18）上の命令をデコードする。制御レジスタ
（38）内にストアされたENABLEビッドはLDB制御回路（3
2）に供給され、ENABLEビットがセットされるとルーチ
ング回路（26）はデータをコンピュータバス（18）に迂
回させる。また、このインターフェース回路（36）はバ
ス（18）上の制御信号によりバッファ（39）を出力イネ
ーブルし、出力イネーブルされるとこのバッファ（39）
はレジスタ（30）内のDATAビット及びバスインタフェー
ス回路（36）により作られたVARIDビットをコンピュー
タバス（18）に送る。レジスタ（30）内のWRITEビット
はバスインタフェース回路（36）へ入力として供給さ
れ、VALID（有効）ビットをセットしてWRITEビットの状
態を指示する。

ENABLEビットをセットすると、LDB制御回路（32）は
表示コントローラからのREADY信号を無視してWRITE信号
が表示コントローラにアサートするのを禁止して、表示
コントローラはバス（23）上のデータを読みとらないよ
うにする。その代わり、レジスタ（30）内にストアされ
たデータ及びVALIDビットを、バッファ（39）が出力イ
ネーブルされたときコンピュータバス（18）上に乗せら
れ、バス（18）上の信号により制御プロセッサがコンピ
ュータバス上のデータを読んだ事を示すとき、インタフ
ェース回路（36）はREADY信号をLDB制御回路（32）に送
る。LDB制御回路（32）はバス制御回路（36）により作
られたREADY信号に応じてLOAD信号を、表示コントロー
ラからのREADY信号に応じてLOAD信号を制御する場合と
同様に制御する。

よって、ENABLEビットがセットされなければ、ルーチ
ング回路（26）はバス（21）上のデータバス（23）を介
して表示コントローラに送り、WRITE信号をアサートし
て表示コントローラがバス（23）上のデータを受け取る
ようにする。他方、ENABLEビットがセットされると、ル
ーチング回路（26）はバス（21）上のデータをコンピュ
ータバス（18）を介して第１図の制御プロセッサ（14）
に送る。ルーチング回路（26）の動作モードは制御レジ
スタ（38）にストアされバス（18）上に供給された制御
データを介して制御プロセッサ（14）により制御され
る。

第３図はデータ流れ線図であって、第１図の制御プロ
セッサ（14）がピクチャープロセッサ（20）及びルーチ
ング回路（26）と協同して行う各種ソフトウエアの処理
及び機能を示す。第３図において、処理は円内に示し、
機能は角を丸くした長方形内に示し、第１図の主メモリ
（12）内にストアしたデータのブロックは角が直角の長
方形内に示している。データ又はメッセージの流れの向
きは実線の矢印で示し、また主メモリ（12）内の１つの
メモリアドレスから他のメモリアドレスへのポインタの
向きは、点線の矢印で示している。

第１図の制御プロセッサ（14）は、メッセージにより
相互に通信する、同時複数処理型のものであるのが好ま
しい。各一次表示リスト（40）はマスタ制御処理（48）
により主メモリ内にストアされ、この一次表示リストは
一次表示リストを作るために図形デザインソフトウエア
を実行するか第１図のホストコンピュータ（17）から一
次表示リストを得る表示リスト処理（42）により与えら
える。表示リスト処理（42）はマスタ制御処理（48）に
命じて一次表示リストをピクチャープロセッサ（P.P.）
（20）に転送させても良い。マスタ制御処理（48）はピ
クチャープロセッサで実行される命令を含む表示リスト
命令キュー（44）を維持する表示リスト命令キュー制御
機能（50）を呼ぶ。ピクチャープロセッサはキュー（4
4）の命令をストアされた順序でアクセス及び実行す
る。この命令キュー（44）は命令をストアするため残し
ておいた主メモリ内の隣接する一連のアドレスより構成
されている。このキューに新しい一連の命令を加えたい
が、新たな命令を保持するためこのキューに残しておい
たアドレス空間の末尾近くに充分なスペークがないと
き、このキュー制御機能はキューの最後の命令として
「ジャンプ」命令を加えてピクチャープロセッサをキュ
ーの初めに戻すように指示する。そこで、この機能はキ
ューの頭の充分な量の命令がピクチャープロセッサで実
行されるまで待って、キューの頭にて、先に実行した命
令を新たな命令セットに書き換える。

一次表示リストをピクチャープロセッサに「転送」す
るため、マスタ制御処理（48）はキュー制御機能（50）
を呼び出し、それに表示リストのアドレス及び長さに関
する情報を供給する。このキュー制御回路（50）はキュ
ー（44）に一連の命令を加え、主メモリ内の一次表示リ
ストの開始アドレスを示し、表示リストの長さを示し、
ピクチャープロセッサにそのアドレスから開始する表示
リストを読み込むよう告げる。この命令セットに到達す
ると、ピクチャープロセッサは表示リスト内の命令及び
データを順次読み且つ処理し、表示リスト命令キュー
（44）内の命令の読み込み及び実行をする。キュー制御
機能（50）により、表示リストの読取りの命令の後命令
キュー内に置かれた次の命令は、「直ちに移動」命令
（PP−MI）であり、ピクチャープロセッサに対して制御
ブロック（56）内で、制御データ、フラグ及びピクチャ
ープロセッサコマンドのために残しておいた主メモリの
アドレス空間の一部にLAST STO0ポインタをストアする
よう告げる。このLAST STOPポインタはPP−MI命令に続
く次の命令のアドレスを示す。この次の命令は「停止」
命令（PP−Ｓ）であり、ピクチャープロセッサに命令キ
ュー（44）から命令を読むのを停止して制御ブロック
（56）内にSTOPPEDフラグをセットすることを告げる。

キュー制御機能（50）は「表示リスト命令キューの終
わり」（EDLQ）ポインタを制御ブロック（56）内にスト
アし、それがストアした最後の命令（即ちPP−Ｓ命令）
のアドレスを示す。命令キューに新たな命令を加える前
に、キュー制御機能（50）はEDLQ及びLAST STOPPEDポイ
ンタをチェックした新たな命令を加える開始アドレスを
決定し、且つキューの初め又は終わりに命令を加える余
地があるか否かを決定する。ピクチャープロセッサは表
示リストの処理を終わる毎にLAST STOPPPEDポインタを
リセットするので、このポインタは表示リスト命令キュ
ー内のどの位置までピクチャープロセッサが進んだかを
示す。キュー内に命令を加える余地があるとポインタが
示すと、先に述べたPP−MI及びPP−Ｓと共にキュー制御
機能（50）はそれをキューに加える。また、この機能
（50）は「表示リスト命令キューの新しい終わり」（NE
DLQ）ポインタをセットして、このキューに加えた最後
の命令（PP−Ｓ）のメモリアドレスを示す。また、NEDL
Qポインタは制御ブロック（56）内にも含まれる。

しかし、キュー制御機能（50）はEDLQポインタの更新
を未だ行っていない。その代わり、機能（50）はEDLQポ
インタをチェックして以前はキューの末尾にあったPP−
Ｓ命令アドレスを決定し且つその命令に「ノーオペレー
ション」（NO−OP）命令を書く。この命令はピクチャー
プロセッサに停止することなくキューから命令を読み続
けるように指令する。次に、制御機能（50）はSTOPPED
フラグをチェックしてピクチャープロセッサが実際に停
止したか否かを決定する。もし停止していれば、キュー
制御機能がSTOPPEDフラグをリセットして制御ブロック
（56）内のSTARTポインターを一番最後に加えた命令の
前にあるNO−OP命令のアドレスであるEDLQにセットす
る。次に、このキュー制御機能（50）はSTART指令を制
御ブロック（56）内に入れ、割り込みをコンピュータバ
スを介してピクチャープロセッサに転送する。この割り
込みに応じて、ピクチャープロセッサは制御ブロック内
のSTART指令を読む。この命令はピクチャープロセッサ
に対して制御ブロック（56）内のSTARTポインタにより
示されるアドレスから始まる表示リスト内の命令を読ま
せる。その後、キュー制御機能（50）はEDLQポインタを
NEDLQポインタにセットしてこのキューの最後の命令の
アドレスを示すNEDLQポインタにセットして終了する。

マスタ制御処理（48）は矩形リスト（51）を維持す
る。このリスト（51）は各一次表示リスト（40）により
表される各種図形デザインのどの部分をCRTスクリーン
上のウインドに表示するか、スクリーン上の各ウインド
ウの位置及びウインドの重なている程度を示す情報を含
む各種図形デザイン表示に関する情報を含んでいる。表
示リスト処理（42）がメッセージにより一次表示リスト
（40）を命令キューに送りたいと示せば、マスタ制御処
理（48）は表示リストを修正して矩形リスト（51）から
得た命令を含むようにする。例えば、ピクチャープロセ
ッサに対してデザインの一部を表すピクセルデータが指
定されたウインドの外にあるか他のウインドで覆われた
ウインド一部のピクセルデータが表示コントローラに送
られないことを告げる。次に、マスタ制御処理（48）は
表示リスト命令キュー制御機能を読んで一次表示リスト
を命令キュー内の命令を介してピクチャープロセッサに
送る。その後ピクチャープロセッサが表示リストを処理
するとき、ピクチャープロセッサはピクセルデータをウ
インド内に含まれない又は他のウインドで覆われたグラ
フィックデータの部分を定める表示コントローラに送る
ことを禁止する。

また、マスク制御プロセッサ（48）は第１図のルーチ
ング回路（26）の動作モードを選択し、これによりピク
チャープロセッサ（20）の出力をコンピュータバス（1
8）又は表示コントローラ（22）に送る。このルーチン
グ回路の動作モードを切り替えるには、マスタ制御回路
（48）がキュー制御機能（50）を呼び出し、それにルー
チング回路がデータを表示コントローラに送るかコンピ
ュータバスに送るかを示すアーキュメントを送る。この
アーギュメントはピクチャープロセッサの出力をコンピ
ュータバスに回送する場合には更新される特定の二次ピ
クセルイメージの主メモリアドレス及び大きさも示す。

ピクチャープロセッサのデータ出力のルーチングの変
更があるときは、キュー制御機能（50）が主メモリ内に
第１図の制御プロセッサ（14）により実行される命令を
含む「応答」ブロック（54）をセットアップする。この
動作は例えばルーチング回路の動作モードの切替えであ
り、その後ピクチャープロセッサ（20）は割り込みを第
１図に示す割り込み線（15）を介して制御プロセッサに
割り込みを送る。次に、キュー制御機能（50）は特定の
命令群を表示リスト命令キュー（44）に、上述した如く
表示リストを読むための命令を付加するときと同様方法
で加える。ピクチャープロセッサ（20）がパイプライン
型内部構造の場合には、いつでも２以上の表示リスト命
令の処理に従事してもよい。ルーチング回路（26）の切
替え前にピクチャープロセッサパイプライン内の総ての
命令が必ず実行されるようにするために、第３図のキュ
ー制御機能（50）が命令キュー（44）内に入れる最初の
命令がPP−RRであって、キューから別の命令を得る前に
現在パイプライン内にある総ての命令をピクチャープロ
セッサが完全に完了させるようにする。

キュー内の次の命令は直ちに移動（PP−MI）命令であ
り、ピクチャープロセッサに対してブロック（54）に応
じてINTERRUPTEDフラグを立てるよう告げる（このフラ
グの目的は後述する）。その後、キュー内の割り込み命
令（PP−Ｉ）がピクチャープロセッシャに対して第１図
を割り込み線（15）を介して制御プロセッサに割り込み
をかけるように告げる。この割り込み命令の後、別のPP
−MI命令がピクチャープロセッサに対して、ブロック
（56）内のLAST STOPポインタに応じて次のキューアド
レスをストアさせる。キュー制御機能により命令キュー
に供給した最後の命令は停止命令（PP−Ｓ）であり、ピ
クチャープロセッサに対して表示リスト命令キューへの
アクセスを停止するよう告げ、且つ制御ブロック（56）
内にSTOPPEDフラグを立てる。

ピクチャープロセッサにより命令キュー（44）内の割
り込み命令PP−Ｉに応じて制御プロセッサに送られた割
り込み信号は、割り込みサービスルーチン（PP−ISR）
（62）に対して割り込みサービス処理（PP−ISP）（6
4）の目を覚ますように告げる。割り込みサービス処理
（64）は、主メモリ内にストアされているかも知れない
総ての応答ブロックをチェックして、セットされている
INTERRPUTフラグを含むブロックを見つける。この場
合、キュー制御機能（50）でセットされた特定の応答ブ
ロック（54）内でINTERRUPTフラグをセットした後、ピ
クチャープロセッサが割り込みを発生した。ブロック
（54）に応じて割り込みフラグを検出すると、割り込み
サービス処理（64）がこの応答ブロック内に含まれてい
た命令を読み且つ実行する。そして、これら命令は表示
コントローラエミュレーション処理DCEP（66）にメッセ
ージを送るよう告げる。

エミュレーション処理（68）は主メモリ内に１以上の
二次ピクセルイメージ（68）を維持し、また第１図及び
第２図のルーチング回路（26）の動作モードを制御す
る。エミュレーション処理（66）に送ったメッセージは
ピクチャープロセッサのデータ出力をコンピュータバス
に回送するべきか否かを示す。もし、このメッセージが
斯かる回送を示せば、それはまたどの二次ピクセルイメ
ージ（68）を、コンピュータバスに回送された制御及び
ピウセルデータにより更新するかを示す。入力ENABLEメ
ッセージに応じて、エミュレーション処理（66）はコン
ピュータバス（18）を介して第２図のルーチング回路
（26）に命令を送りルーチング回路（26）が制御レジス
タ（38）内にENABLEビットをセットしてルーチング回路
（26）がデータを表示コントローラでなくコンピュータ
バスに送るようにする。次に、このエミュレーション処
理（66）はENABLEメッセージをキュー制御機能（50）に
送りルーチン回路（26）によりコンピュータバス上の制
御及びピクセルデータを読み始め、且つそれが読むデー
タに従ってENABLEメッセージにより指定された特定の二
次ピクセルイメージを更新する。

キュー制御機能（50）がENABLEDメッセージを受ける
と、それは受け取ったメッセージをマスタ制御処理（4
8）に戻し、マスタ制御処理が表示リストを表示リスト
キューを介してピクチャープロセッサに送るようにす
る。その後、ルーチング回路（26）の動作モードが変え
られるまで、これら表示リストによりピクチャープロセ
ッサが作るピクセル及び制御データは表示コントローラ
ではなく表示コントローラエミュレーション処理（66）
に送られる。これによりエミュレーション処理は主メモ
リ内の二次ピクセルイメージ（68）を更新できる。

他方、応答ブロック（54）が割り込みサービス処理
（64）に対してDISABLEメッセージをエミュレーション
処理（66）に送るよう告げると、エミュレーション処理
（66）は第２図のレジスタ（38）内のENABLEビットをリ
セットしてルーチング回路（26）がその後データをコン
ピュータバス（18）でなく表示コントローラに回送し始
めるようにする。また、エミュレーション処理（66）は
DISABLEDメッセージをキュー制御機能（50）に送りキュ
ー制御機能を指示をマスタ制御処理に戻るようにしてピ
クセル及び制御データのコンピュータバス（18）への回
送がディスエーブルされたことを示す。その後、マスタ
制御処理は表示リストをピクチャープロセッサに送り、
ルーチング回路（26）の動作モードが再度変更されるま
で、ピクチャープロセッサが作るピクセル及び制御デー
タは表示コントローラに送られる。表示コントローラエ
ミュレーション処理（66）はエラーメッセージを、割り
込みサービス処理がDISABLEメッセージを送るときはキ
ュー制御機能（50）に、またコンピュータバスへのピク
セルデータの回送が既にディスエーブルされるときは処
理（66）に送る。キュー制御機能（50）は終了するとマ
スタ制御処理（48）にエラー表示を戻す。

一次表示リスト（40）に対応する二次ピクセルイメー
ジ（68）が対応する一次表示リストの現在状態を反映す
る限り維持され且つ更新されるとき、マスタ制御処理
（48）は主メモリ内に二次ピクセルイメージにストアさ
れたピクセルデータを参照する二次表示リストを形成し
ストアできる。次に、マスタ制御処理はキュー制御機能
（50）を呼びピクチャープロセッサに二次表示リストを
送り、表示リスト命令キュー（44）をそれがピクチャー
プロセッサに一次表示リストを送るためにそのキューを
使用すると同様方法で使用する。このマスタ制御処理
は、矩形リスト（51）の変化がFBメモリ内の一次ピクセ
ルイメージの変化を必要とすることを示すとき、これを
行う。この例は、表示されたウインドの移動、その大き
さの変更又は覆われているウインドの一部の変更であ
る。ピクチャープロセッサは二次表示リストを、それが
一次表示リストを処理できるよりも一層迅速に処理でき
るので、表示コントローラ内のFBメモリは一層早く更新
することができることとなる。

第４図は第３図のキュー制御機能（50）をソフトウエ
アで実行する場合の流れ図である。ステップ（70）から
始める。もしマスタ制御処理からキュー制御機能を呼ぶ
コールにキュー制御機能がコンピュータバスへのピクセ
ルデータの回送をイネーブル又はディスエーブルとする
ことを示すアーギュメントを含んでいれば、このキュー
制御機能は第３図の応答ブロック（54）をセットアップ
する（ステップ（72））。ステップ（70）の後又はこれ
を実行済であればステップ（72）を後、キュー制御機能
は第３図の制御ブロック（56）内のEDLQ及びLAST STOPP
EDポインタを読み、このキューに加える命令数及びEDLQ
の値に基づいて、この機能は命令キューの最後の命令の
アドレスNDLEQがどこに当たるかを計算する（ステップ
（74））。NEDLQ及びLAST STOPPEDの値から、キュー制
御機能はこのキューには命令を加えるための充分な余地
があるか否かを決定する（ステップ（76））。もし余裕
がなければ、この機能はピクチャープロセッサがキュー
内の命令を充分に実行して新たな命令を保持するために
必要なスペースがあくまでLAST STOPPEDの値をチェック
し続ける。この点で、キュー制御機能はキューに新たな
命令を加える。この命令にはピクチャープロセッサをキ
ューアドレス空間の前に導く必要があればジャンプ命令
を含み、また直ちに移動（PP−MI）及び停止（PP−Ｓ）
命令を含む（ステップ（78））。次に、NO−OP命令のあ
るEDLQポインタで指示されたアドレスに前の停止命令PP
−Ｓを書き（ステップ（80））、第３図の制御ブロック
（56）内のSTOPPEDフラグをチェックしてピクチャープ
ロセッサが実際に停止したか否かを決定する（ステップ
（82））。もし停止していれば、この機能はSTARTポイ
ンタをEDLQの値にセットして新たな命令セットの最初の
命令のアドレスを示し（ステップ（84））START指令を
制御ブロックにストアし（ステップ（85））且つピクチ
ャープロセッサに割り込みをかける（ステップ（8
6））。

ステップ（86）の後又はピクチャープロセッサが停止
していればステップ（82）の後、キュー制御機能はEDLQ
の値をNEDLQと等しくセットする（ステップ（87））。
もしこの機能がピクセルデータ回送の切替えを要求され
ると（ステップ（87））、第３図の表示制御エミュレー
ション処理（66）からのENABLED、DISABLED又はERRORメ
ッセージを待ち（ステップ（89））、いつ及びどのよう
にピクセル回送が切り変えられたか又はエラーが起こっ
たかを指示する。その後、この機能はメッセージをマス
タコントローラが受けた指示に戻る。もしこの機能がピ
クセルデータの回送のスイッチングを要求しなかったな
ら（ステップ（88））、この機能は単に復帰してその動
作を完了したことを示す。

第５図は第３図の表示コントローラエミュレーション
処理（66）の動作を示す流れ図である。システム起動時
に、この処理は割り込みサービス処理からのENABLE又は
DISABLEメッセージを待ち受ける（ステップ（90））。
ピクチャープロセッサからコンピュータバスへのピクセ
ルデータの回送は最初ディスエーブルされ、もしメッセ
ージがイネーブルされないと（ステップ（92））、この
処理はエラーメッセージをキュー制御機能に送り（ステ
ップ（94））且つステップ（90）に戻るようにしなけれ
ばならない。もし受けたメッセージがENABLEであれば、
第２図の制御レジスタ（38）内にENABLEビットをセット
し（ステップ（96））、ENABLEDメッセージをキュー制
御機能に送る（ステップ（98））。次に、表示コントロ
ーラエミュレーションルーチンが呼ばれ（ステップ（10
0））、主メモリ内に維持されていた特定の二次ピクセ
ルイメージの開始アドレス及び大きさのアーギュメント
を供給する。このピクセルイメージアドレスはステップ
（90）で受けたメッセージで指定される。このエミュレ
ーションルーチンはルーチング回路（26）によりコンピ
ュータバスに乗せた制御及びピクセルデータを読み且つ
指定された二次ピクセルイメージをこれに応じて更新す
る。その後（ステップ（102））、この処理は割り込み
処理により別のENABLE又はDISABLEメッセージが送られ
たか否かをチェックする。もし送られていなければ、エ
ミュレーションルーチンが再度呼ばれ（ステップ（10
0））、コンピュータバス上の別のデータを取り込み且
つ処理する。しかし、もしENABLEメッセージを受けると
（ステップ（104））、この処理はステップ（98）に戻
りキュー制御機能に別のENABLEメッセージを送る。もし
ステップ（102）でDISABLEメッセージを受けると、エミ
ュレーション処理はステップ（102）及び（104）から
（106）に流れ、ここで処理はルーチング回路の制御レ
ジスタ内のENABLEビットをリセットしてコンピュータバ
スへのデータの回送をディスエーブルする。また、エミ
ュレーション処理はDISABLEDメッセージをキュー制御機
能に送る。その後、このエミュレーション処理はステッ
プ（90）に戻り別のメッセージを待ち受ける。

第５図のステップ（100）で呼ばれたエミュレーショ
ンルーチンの性質はそれがエミュレートする第１図の表
示コントローラ（22）の性質に依存する。本発明の好適
実施例によると、第１図のピクチャープロセッサ（20）
は、表示コントローラにピクセルデータのシーケンスを
送り、各ピクセルデータのシーケンスには、そのシーケ
ンスの最初のピクセルデータ素子がFBメモリにストアさ
れる表示コントローラ内のFBメモリの開始アドレスを伝
える制御データが先行する。また、制御データはピクセ
ルデータの順次の素子のために最初のアドレスをいかに
増加又は減少するかを指示すると共に、ストアする前に
ピクセルデータをいかに変更できるかを指示する。

FBメモリのアドレス制御（アドレシング）は二次元XY
行列に編成され、各アドレスはＸ及びＹ成分を有する。
第１図のCRT（24）のスクリーン上の表示は対応するピ
クセルのXY行列により形成され、アドレス（Ｘ、Ｙ）に
ストアされたピクセルデータはスクリーン上の点（Ｘ、
Ｙ）におけるピクセルの表示アトリビュートを制御す
る。開始アドレスのＸ成分はＸアドレスカウンタ内にロ
ードされ、また開始アドレスのＹ成分はＹアドレスカウ
ンタにロードされる。各カウンタは開始アドレスＸ及び
Ｙ成分から、表示コントローラがピクセルデータシーケ
ンスの別の素子を受ける毎にカウントアップ又はダウン
しても良い。カウンタの出力は、ピクセルデータ素子が
そこにストアされる際のFBメモリのアドレス制御をす
る。各カウンタの計数方向はアドレス制御データで制御
される。このアドレス制御データは、制御データが表示
コントローラ内のアドレス制御レジスタ内にロードされ
るピクセルデータシーケンスに先行する。また、シーケ
ンスの各ピクセルデータ素子に付随する別のアドレス制
御ビット（INHIBITビット）はカウンタの１つが計数す
るのを禁止してアドレスのＸ又はＹのいずれか一方のみ
が増減するようにしても良い。禁止されるものは前もっ
てストアされたアドレス制御データにより決定される。

表示コントローラに送られたピクセルデータの各シー
ケンスは単一ピクセル又は複数ピクセルの線を表し、点
（Ｘ、Ｙ）のピクセルからCRTスクリーン上の任意の方
向に延びることができる。各アドレスカウンタの計数方
向はシーケンスの各ピクセルデータ素子がストアされる
前にFBメモリが変化する仕方を制御し、FBメモリアドレ
スのＸ及びＹ部分はピクセルデータと共に送られるアド
レス制御データ及びINHIBITビットにより増減又は不変
に制御され、ストアされたピクセルデータはスクリーン
上で指定された開始点（Ｘ、Ｙ）から適当な方向に延び
るピクセルの線を制御する。

表示コントローラはピクセルデータがFBメモリにスト
アされる前にピクセルデータにつき各種の論理及びマス
キング動作を行う回路を含んでいる。斯かる動作は例え
ばピクセルデータ素子の各ビットが表示の別の「層」を
制御するとき有用である。FBメモリにストアさる前に入
力ピクセルデータ素子の種々のビットをマスキングする
ことにより、表示の種々の層の表示を禁止する（消す）
ことができる。ピクセルデータシーケンスの各素子の論
理及びマスキング回路により行われる特定の動作はピク
セルデータシーケンスの転送前にピクチャープロセッサ
により送られた、表示コントローラ内の制御レジスタに
ストアされた制御データにより制御される。

第６図は第５図のステップ（100）で呼び出されるル
ーチンの動作を示す流れ図であり、これはピクチャープ
ロセッサにより作られた出力データからピクセルイメー
ジの形成に関し表示コントローラ（22）の動作をエミュ
レートする。ステップ（110）から始めると、このルー
チンは現在コンピュータバス上にあるデータを読み、且
つ第２図のインピーダンス回路（36）により供給された
VALIDビットをチェックしてこのデータが有効か否かを
決定する（ステップ（112））。このデータが有効でな
ければ、ルーチンは終了する。もしバス上のデータが有
効であるば、データがアドレス情報であるか否かを示す
ADDRESS−CYCLEビットをステップ（114）でチェックす
る。もし入力データにアドレス情報があれば、ステップ
（116）でMEMORY−SPACEビットをチェックする。セット
されないと、MEMORY−SPACEビットはコンピュータバス
上の入力データが表示コントローラ内の制御レジスタの
アドレスを有し、これに続くピクセルデータについて実
行される論理又はマスキング動作の性質を制御するデー
タをストアする。その場合、MEMORY−SPACEフラグが偽
にセットされ（ステップ（117））、入力データに含ま
れるレジスタアドレスがストアされる（ステップ（11
8））。或いは、MEMORY−SPACEビットがセットされる
と、それは入力データが後続するピクセルデータシーケ
ンスのXY開始アドレスを伝え且つFBメモリが増加される
方法を制御するデータを伝えることを示す。この場合、
このルーチンはMEMORY−SPACEフラグを真にセットし
（ステップ（119））、開始XYアドレス及び制御データ
をストアする（ステップ（120））。

もしADDRESS−CYCLEビットがセットされないと（ステ
ップ（114））、入力データはピクセルデータ又はピク
セルデータの論理動作を制御するデータを含んでいる。
その場合、MEMORY−SPACEフラグをチェックして（ステ
ップ（122））、もしこのフラグが偽であれば入力デー
タはピクセルデータのマスキング又は論理動作を制御す
る制御データを伝える。従って、ステップ（118）で最
後にストアされた制御レジスタアドレスがデコード（復
号）され（ステップ（124））入力データに含まれてい
る特定の制御データを決め、且つ制御データがストアさ
れ（ステップ（126））入力ピクセルデータの後続動作
の制御に使用する。

もしMEMORY−SPACEフラグが真であれば（ステップ（1
23））、入力データがピクセルデータであり、ストアさ
れたXY用FBメモリのアドレスがステップ（120）で最後
にストアされたアドレス制御データ及び入力ピクセルデ
ータに含まれる上述したINHIBITビットに応じて適切に
更新されたことを示す。このピクセルデータはステップ
（126）でストアした論理及びマスキング制御データに
より指示される方法で任意にマスクするかその他変更し
ても良い（ステップ（126））。また、その後主メモリ
の現在ストアされたXYアドレスに対応する（必ずしも同
じでなくても良い）アドレス内の二次ピクセルイメージ
に加えられる（ステップ（132））。ステップ（128）で
更新されたXYアドレスは、更新される特定の二次ピクセ
ルイメージ用に予約していた主メモリスペースの部分に
マッピングされる。この特定の二次ピクセルイメージは
エミュレーションルーチンが呼ばれたときパスされたア
ーギュメントにより指定される。ステップ（118）、（1
20）、（126）又は（132）のいずれかの後で、このルー
チンはステップ（110）の戻りコンピュータバスに現れ
る次のデータの読み込み及び処理を開始する。

よって、第６図から判る如く、エミュレーションルー
チンが呼ばれる毎に、無効データに出会うまでコンピュ
ータバス上のデータを読み且つ処理し続ける。有効デー
タを読む毎に、そのデータ又は情報がいかなるデータを
伝えるかを示すフラグに含まれているビットは決定ステ
ップ（112）、（114）、（116）及び（122）で検査さ
れ、これらステップはルーチンを正しい動作に向かわせ
る。第６図に示すエミュレーションルーチンは第１図の
表示コントローラ（22）の好適実施例のエミュレーショ
ンを意図するものであるが、エミュレーションルーチン
の性質はピクセル及び制御データの符号化方法が異なる
他のピクチャープロセッサ及び表示コントローラについ
ても容易に変更できよう。

以上、本発明の図形表示装置を好適実施例に基づき説
明したが、本発明は斯かる実施例のみに限定するべきで
はなく、その要旨を逸脱することなく種々の変形変更が
可能であること当業者には容易に理解できよう。例え
ば、好適実施例では制御プロセッサ（14）は二次ピクセ
ルイメージをルーチング回路（26）を介してピクチャー
プロセッサ（20）の出力に応じて更新しているが、専用
の命令プロセッサを用いてその機構を実行し、制御プロ
セッサが同時に他の動作を行うことができるようにする
ことも可能でる。この専用プロセッサは制御プロセッサ
（14）と同様にコンピュータバス（18）に接続してもよ
く、或いはルーチング回路（26）とバス（18）間のデー
タパスに挿入して二次ピクセルイメージをストアするた
め付加メモリにアクセスできるようにしても良い。斯か
る変更例では、この付加プロセッサはピクチャープロセ
ッサから制御及びピウセルデータを受けてコンピュータ
バス（18）の使用を競合することなく二次ピクセルイメ
ージの更新ができる。

［発明の効果］ 本発明によれば、コンピュータバスに結合されたルー
チング回路をピクチャープロセッサ及び表示コントロー
ラの間に結合する。このルーチング回路は、ピクチャー
プロセッサからのピクセルデータ及び制御データを制御
プロセッサの制御に応じて、表示のために表示コントロ
ーラに送るか、又は二次表示リストとして蓄積するため
にメモリに送っている。なお、ピクチャープロセッサが
図形デザイン用に初めに処理した表示リストは、図形デ
ザインを記述する高級レベルの命令である一次表示リス
トである。また、その後に表示器上に表示する図形デザ
インの高速な更新用にピクチャープロセッサが処理した
表示リストは、二次表示リストである。この二次表示リ
ストは、ピクチャープロセッサの少ない処理で、実質的
にピクチャープロセッサを介して表示コントローラに送
られる。したがって、ピクチャープロセッサは、二次表
示リストに関してほとんど処理を行う必要がないため、
処理時間を短縮できるので、表示を迅速に更新できる。

【図面の簡単な説明】

第１図は本発明による図形表示装置のブロック図、第２
図は第１図のルーチング回路のブロック図、第３図は第
１図の制御プロセッサにより実行される処理及び機能間
のメッセージ及びデータ転送を示すデータ流れ図、第４
図は第３図のキュー制御器の宇野動作説明用流れ図、第
５図は第３図の表示コントローラエミュレーション処理
の動作説明用流れ図、第６図は第５図のエミュレーショ
ンルーチンの動作説明用流れ図である。 （10）は図形表示装置、（12）はメモリ手段、（14）は
制御プロセッサ手段、（20）はピクチャープロセッサ、
（22）は表示コントローラ、（26）はルーチング手段を
示す。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジョン・シー・ダルリンプル アメリカ合衆国 オレゴン州 97219 ポートランド サウスウエスト・トウェ ルブス・アベニュー 7108 (72)発明者 バイロン・ジイーン・ポール アメリカ合衆国 オレゴン州 97219 ポートランド サウスウエスト リッジ ドライブ 3130 (56)参考文献 特開 昭62−86469（ＪＰ，Ａ) 特開 昭60−151743（ＪＰ，Ａ) 特開 昭61−279983（ＪＰ，Ａ)

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】図形デザインを記述する高級レベルの命令
   である一次表示リストを、コンピュータバスに結合され
   たメモリ手段に蓄積し、上記図形デザインを表示する図
   形表示装置であって、 上記コンピュータバスに結合された制御プロセッサと、 上記コンピュータバスに結合され、上記制御プロセッサ
   の制御により、上記メモリ手段に蓄積された表示リスト
   からピクセルデータ及び制御データを発生するピクチャ
   ープロセッサと、 該ピクチャプロセッサが発生した上記ピクセルデータ及
   び制御データに応じて、上記図形デザインを表示器に表
   示する表示コントローラと、 上記コンピュータバスに結合されると共に上記ピクチャ
   ープロセッサ及び上記表示コントローラの間に結合さ
   れ、上記制御プロセッサの制御に応じて、上記ピクセル
   データ及び制御データを表示のために上記表示コントロ
   ーラに送るか、又は二次表示リストとして蓄積するため
   に上記メモリ手段に送るルーチング回路とを具え、 上記ピクチャープロセッサが上記図形デザイン用に初め
   に処理した表示リストは、上記一次表示リストであり、 その後に上記表示器上に表示する図形デザインの高速更
   新用に上記ピクチャープロセッサが処理した表示リスト
   は、上記二次表示リストであり、 上記二次表示リストは、上記ピクチャープロセッサの少
   ない処理で、実質的に上記ピクチャープロセッサを介し
   て上記表示コントローラに送られることを特徴とする図
   形表示装置。