JP2671587B2 - 電荷転送装置 - Google Patents
電荷転送装置Info
- Publication number
- JP2671587B2 JP2671587B2 JP2239481A JP23948190A JP2671587B2 JP 2671587 B2 JP2671587 B2 JP 2671587B2 JP 2239481 A JP2239481 A JP 2239481A JP 23948190 A JP23948190 A JP 23948190A JP 2671587 B2 JP2671587 B2 JP 2671587B2
- Authority
- JP
- Japan
- Prior art keywords
- floating junction
- electrode
- junction portion
- charge transfer
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 8
- 239000004020 conductor Substances 0.000 claims description 5
- 230000008878 coupling Effects 0.000 description 10
- 238000010168 coupling process Methods 0.000 description 10
- 238000005859 coupling reaction Methods 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 229910018173 Al—Al Inorganic materials 0.000 description 1
- 108091006146 Channels Proteins 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、一次元イメージセンサ等に用いられる電荷
転送装置に関する。特にCCDシフトレジスタにより転送
される信号電荷を信号出力としてとり出す電荷検出回路
の構造に関する。
転送装置に関する。特にCCDシフトレジスタにより転送
される信号電荷を信号出力としてとり出す電荷検出回路
の構造に関する。
従来のCCDシフトレジスタを用いた一次元イメージセ
ンサは例えば特開昭59−221176号公報に示されているよ
うに第３図，第４図，第５図のような構成をしている。
第３図は全体平面図、第４図は出力部を詳細に示した平
面図、第５図はその縦断面図である。第３図において、
Ｐ型半導体基板１上には複数の感光画素が直線上に配列
されており、その画素列２の両側に沿ってトランスフア
ー（TG）電極３が設けられている。このTG電極３は画素
列２に蓄積された信号電荷を後述するCCDシフトレジス
タ４への転送を制御する。さらにTG電極３の外側に並列
にCCDシフトレジスタ4A,4Bがそれぞれ設けられている。
ンサは例えば特開昭59−221176号公報に示されているよ
うに第３図，第４図，第５図のような構成をしている。
第３図は全体平面図、第４図は出力部を詳細に示した平
面図、第５図はその縦断面図である。第３図において、
Ｐ型半導体基板１上には複数の感光画素が直線上に配列
されており、その画素列２の両側に沿ってトランスフア
ー（TG）電極３が設けられている。このTG電極３は画素
列２に蓄積された信号電荷を後述するCCDシフトレジス
タ４への転送を制御する。さらにTG電極３の外側に並列
にCCDシフトレジスタ4A,4Bがそれぞれ設けられている。
第４図において、CCDシフトレジスタ４の最終段の転
送電極4A−１、4B−１に隣接して一定電位に設定された
出力ゲート電極５が設けられている。
送電極4A−１、4B−１に隣接して一定電位に設定された
出力ゲート電極５が設けられている。
この出力ゲート電極５にはCCDシフトレジスタ４によ
り順次シリアルに転送さてれきた信号電荷を取り出すた
めのフローティング接合形電荷読み出し部（以下フロー
ティングジャンクション部という）６が隣接して設けら
れている。このフローティングジャンクション部６に隣
接してフローティングジャンクション部６の電位を定期
的に出力ドレイン８と同電位にリセットするためのリセ
ット電極７が設けられている。フローティングジャンク
ション部６に生ずる転送信号電荷による電位変化はMOS
トランジスタ9,10よりなるソースフォロワー回路を介し
て出力端子Voutより電圧の形で外部へ出力される。
り順次シリアルに転送さてれきた信号電荷を取り出すた
めのフローティング接合形電荷読み出し部（以下フロー
ティングジャンクション部という）６が隣接して設けら
れている。このフローティングジャンクション部６に隣
接してフローティングジャンクション部６の電位を定期
的に出力ドレイン８と同電位にリセットするためのリセ
ット電極７が設けられている。フローティングジャンク
ション部６に生ずる転送信号電荷による電位変化はMOS
トランジスタ9,10よりなるソースフォロワー回路を介し
て出力端子Voutより電圧の形で外部へ出力される。
フローティングジャンクション部６の電荷検出動作に
ついて、第４図の平面図と第６図のタイミングチャート
とを用いて説明する。
ついて、第４図の平面図と第６図のタイミングチャート
とを用いて説明する。
時刻toにおいてリセット電極７に印加されるクロック
φＲはHighレベルとなることにより、フローティングジ
ャンクション部６をソース，リセット電極７をゲート出
力ドレイン８をドレインとするリセットトランジスタが
導通して、フローティングジャンクション部６の電位V
Fjは出力ドレインの電位VODと同電位となる。
φＲはHighレベルとなることにより、フローティングジ
ャンクション部６をソース，リセット電極７をゲート出
力ドレイン８をドレインとするリセットトランジスタが
導通して、フローティングジャンクション部６の電位V
Fjは出力ドレインの電位VODと同電位となる。
時刻t1において、リセット電極７の電位はLowレベル
となり、リセットトランジスタは遮断し、フローティン
グジャンクション部６は電位的浮遊状態となる。
となり、リセットトランジスタは遮断し、フローティン
グジャンクション部６は電位的浮遊状態となる。
時刻t2において、最終段転送電極4B−１に印可されて
いるクロックφ１がHighレベルからLowレベルへ変化す
ることにより、最終段転送電極4B−１の電極下に蓄積さ
れていた信号電荷が出力ゲート電極５下を通過しフロー
ティングジャンクション部６へ流入しはじめ、時刻t3に
は流入が完了しフローティングジャンクション部６の電
位VFjは流入した信号電荷量に比例した電位変化ΔVFjを
行ないある一定値に保持している。
いるクロックφ１がHighレベルからLowレベルへ変化す
ることにより、最終段転送電極4B−１の電極下に蓄積さ
れていた信号電荷が出力ゲート電極５下を通過しフロー
ティングジャンクション部６へ流入しはじめ、時刻t3に
は流入が完了しフローティングジャンクション部６の電
位VFjは流入した信号電荷量に比例した電位変化ΔVFjを
行ないある一定値に保持している。
時刻t4において再びクロックφＲがHighレベルとなり
フローティングジャンクション部６の電位VFjは出力ド
レインの電位VODと同電位となる。
フローティングジャンクション部６の電位VFjは出力ド
レインの電位VODと同電位となる。
時刻t5において、今度は最終段転送電極4A−１に印加
されているクロックφ２がHighレベルからLowレベルへ
変化することにより、最終段転送電極4B−１の電極下に
蓄積されていた電荷がフローティングジャンクション部
６へ流入する。
されているクロックφ２がHighレベルからLowレベルへ
変化することにより、最終段転送電極4B−１の電極下に
蓄積されていた電荷がフローティングジャンクション部
６へ流入する。
この様にフローティングジャンクション部６へは、CC
Dシフトレジスタ4AとCCDシフトレジスタ4Bとにより交互
に信号電荷が流入している。
Dシフトレジスタ4AとCCDシフトレジスタ4Bとにより交互
に信号電荷が流入している。
以上述べた従来の電荷転送装置において問題となるの
は、フローティングジャンクション部６と最終段転送電
極4A−１および4B−１との間に存在するカップリッング
容量のため、フローティングジャンクション部６の電位
VFjにクロツクφ１、φ２に基づくクロックノイズが混
入し、しかもカップリング容量に不均衡が存在した場合
には、第６図に示す様にシフトレジスタ4Aを通して出力
される信号出力とシフトレジスタ4Bを通して出力される
信号出力とり間に信号出力レベル差ΔＶO/Eが発生し、
信号出力のS/N比の低下をまねいていた。
は、フローティングジャンクション部６と最終段転送電
極4A−１および4B−１との間に存在するカップリッング
容量のため、フローティングジャンクション部６の電位
VFjにクロツクφ１、φ２に基づくクロックノイズが混
入し、しかもカップリング容量に不均衡が存在した場合
には、第６図に示す様にシフトレジスタ4Aを通して出力
される信号出力とシフトレジスタ4Bを通して出力される
信号出力とり間に信号出力レベル差ΔＶO/Eが発生し、
信号出力のS/N比の低下をまねいていた。
以下、この信号出力レベル差ΔＶO/Eが発生原因を第
４図，第５図（ａ），（ｂ）を用いて説明する。
４図，第５図（ａ），（ｂ）を用いて説明する。
第４図のAl−Al′の断面図である第５図（ａ）より解
かる様にフローティングジャンクション部６と最終段転
送電極4A−１との間にはカップリング容量C2が存在して
いる。この容量C2のためフローティングジャンクション
部６が電位的浮遊状態の時刻に、最終段転送電極4A−１
に印加するパルスφ２が変化すると、第６図のタイミン
グ図の時刻t5でのフローティングジャンクション部の電
位VFjに点線の丸で囲んだ電位変化が生じる。この混入
量はクロックφ２の振幅とカップリング容量C2に比例す
る。ただし、時刻t5においてはクロックφ１も変化して
おり、しかもクロックφ２と逆相であるため、クロック
φ１が印加してある最終段転送電極4B−１とフローティ
ングジャンクション部６とのカップリング容量をC1とす
ると、C1＝C2となる様に作製し、クロックφ１とφ２と
の振幅が同一であれば互いにキャンセルし合い、クロッ
クノイズは電位VFjには表われないこととなる。しかし
ながら通常では製造バラツキによりC1≠C2であり、しか
もクロックφ１とφ２とが完全な逆相という駆動条件の
成立はかなり困難である。
かる様にフローティングジャンクション部６と最終段転
送電極4A−１との間にはカップリング容量C2が存在して
いる。この容量C2のためフローティングジャンクション
部６が電位的浮遊状態の時刻に、最終段転送電極4A−１
に印加するパルスφ２が変化すると、第６図のタイミン
グ図の時刻t5でのフローティングジャンクション部の電
位VFjに点線の丸で囲んだ電位変化が生じる。この混入
量はクロックφ２の振幅とカップリング容量C2に比例す
る。ただし、時刻t5においてはクロックφ１も変化して
おり、しかもクロックφ２と逆相であるため、クロック
φ１が印加してある最終段転送電極4B−１とフローティ
ングジャンクション部６とのカップリング容量をC1とす
ると、C1＝C2となる様に作製し、クロックφ１とφ２と
の振幅が同一であれば互いにキャンセルし合い、クロッ
クノイズは電位VFjには表われないこととなる。しかし
ながら通常では製造バラツキによりC1≠C2であり、しか
もクロックφ１とφ２とが完全な逆相という駆動条件の
成立はかなり困難である。
よって電位VFjにはかならずと言っていいほどクロッ
クノイズが混入し、しかも、カップリング容量C1,C2の
不均一により、フローティングジャンクション６の電位
VFjは保持状態でも異なるものとなり、第６図に示す信
号出力レベル差ΔＶO/Eの様にいわゆる偶数ビットと奇
数ビットの電圧レベル差となって表われる。
クノイズが混入し、しかも、カップリング容量C1,C2の
不均一により、フローティングジャンクション６の電位
VFjは保持状態でも異なるものとなり、第６図に示す信
号出力レベル差ΔＶO/Eの様にいわゆる偶数ビットと奇
数ビットの電圧レベル差となって表われる。
上記以外に、第４図のB1−B1′断面図である第５図
（ｂ）に示す様に、最終段転送電極4B−１の電極配線
と、フローティングジャンクション６に接続されたAl配
線14間にもカップリング容量C3が存在しており、これも
前記したものと同様にクロックノイズ及び信号出力レベ
ル差ΔＶO/Eの原因となっている。
（ｂ）に示す様に、最終段転送電極4B−１の電極配線
と、フローティングジャンクション６に接続されたAl配
線14間にもカップリング容量C3が存在しており、これも
前記したものと同様にクロックノイズ及び信号出力レベ
ル差ΔＶO/Eの原因となっている。
本発明による電荷転送装置の電荷検出回路は、一列の
感光画素と、この感光画素の列に並列に配置された一例
以上の電荷転送レジスタと、電荷転送レジスタの最終段
から出力ゲート下に形成される転送チャネルを通過して
フローティングジャンクション部へ信号電荷を流入させ
る手段とを有する電荷検出回路において、フローティン
グジャンクション部と、フローティングジャンクション
部に接続された導電部分の回りの一部又は全周上を接地
または固定電位の導電体で囲むことにより、前記フロー
ティングジャンクション部の電位が周辺のクロック配
線、及び電極の電位変動により影響を防止する手段を有
している。
感光画素と、この感光画素の列に並列に配置された一例
以上の電荷転送レジスタと、電荷転送レジスタの最終段
から出力ゲート下に形成される転送チャネルを通過して
フローティングジャンクション部へ信号電荷を流入させ
る手段とを有する電荷検出回路において、フローティン
グジャンクション部と、フローティングジャンクション
部に接続された導電部分の回りの一部又は全周上を接地
または固定電位の導電体で囲むことにより、前記フロー
ティングジャンクション部の電位が周辺のクロック配
線、及び電極の電位変動により影響を防止する手段を有
している。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す平面図である。従来
の電荷転送装置の電荷検出回路部のフローティングジャ
ンクション部６と、それに接続された導電部分であるMO
Sトランジスタ９の回りを導電体であるシールド電極20
で囲み、シールド電極20は接地してある。
の電荷転送装置の電荷検出回路部のフローティングジャ
ンクション部６と、それに接続された導電部分であるMO
Sトランジスタ９の回りを導電体であるシールド電極20
で囲み、シールド電極20は接地してある。
この様にフローティングジャンクション部６のまわり
を接地されたシールド電極20で囲むことにより、第１図
のA2−A2′間の断面図である第２図（ａ）に示す様にク
ロックφ２が印加されている最終段転送電極4A−１とフ
ローティングジャンクション部６及びその配線電極14と
の間のカップリング容量はほとんど消滅する。なぜなら
ば最終段転送電極4A−１の電極より出る電気力線16はほ
とんど出力ゲート５と、転送電極4A−２と新たに加わっ
たシールド電極20とを終端とし、フローティングジャン
クション部６及びその配線電極14への電気力線のもれ出
しはほとんどないからである。
を接地されたシールド電極20で囲むことにより、第１図
のA2−A2′間の断面図である第２図（ａ）に示す様にク
ロックφ２が印加されている最終段転送電極4A−１とフ
ローティングジャンクション部６及びその配線電極14と
の間のカップリング容量はほとんど消滅する。なぜなら
ば最終段転送電極4A−１の電極より出る電気力線16はほ
とんど出力ゲート５と、転送電極4A−２と新たに加わっ
たシールド電極20とを終端とし、フローティングジャン
クション部６及びその配線電極14への電気力線のもれ出
しはほとんどないからである。
同様に第１図B2−B2′間の断面図である第２図（ｂ）
においても最終段転送電極4B−１より出た電気力線のほ
とんどはシールド電極20が終端となっており、最終段転
送電極4B−１とフローティングジャンクション部６のAl
配線との間のカップリング容量はほとんど存在しない。
においても最終段転送電極4B−１より出た電気力線のほ
とんどはシールド電極20が終端となっており、最終段転
送電極4B−１とフローティングジャンクション部６のAl
配線との間のカップリング容量はほとんど存在しない。
この様にクロック電極及び配線間のカップリング容量
がほとんど消滅することにより、クロックノイズのフロ
ーティングジャンクション部６への混入がなくなり、信
号出力レベル差ΔＶO/Eの発生も起きない。
がほとんど消滅することにより、クロックノイズのフロ
ーティングジャンクション部６への混入がなくなり、信
号出力レベル差ΔＶO/Eの発生も起きない。
以上説明したように本発明は、電荷転送装置の電荷検
出回路部のフローティングジャンクション部６とそれに
接続された導電部分の回りを導電体であるシールド電極
20で囲み、このシールド電極20を接地又は固定電位とす
ることにより、フローティングジャンクション部６のま
わりのクロック電極やクロック配線より出る電気力線の
終端が新らたに設けたシールド電極となることができる
ため、クロック電極等とフローティングジャンクション
部間のカップリング容量を消滅できるので、クロツクノ
イズのフローティングジャンクション部への混入を防止
できる。
出回路部のフローティングジャンクション部６とそれに
接続された導電部分の回りを導電体であるシールド電極
20で囲み、このシールド電極20を接地又は固定電位とす
ることにより、フローティングジャンクション部６のま
わりのクロック電極やクロック配線より出る電気力線の
終端が新らたに設けたシールド電極となることができる
ため、クロック電極等とフローティングジャンクション
部間のカップリング容量を消滅できるので、クロツクノ
イズのフローティングジャンクション部への混入を防止
できる。
以上の説明は２本のCCDシフトレジスターよりの信号
出力を一つの読み出し部により取り出す出力構造例で示
したが、CCDシフトレジスターは１本の場合でも、３本
以上の場合にも適応でき、又、半導体基板１の導電型を
Ｐ型としたが、これをＮ型としてもよいことは勿論であ
る。
出力を一つの読み出し部により取り出す出力構造例で示
したが、CCDシフトレジスターは１本の場合でも、３本
以上の場合にも適応でき、又、半導体基板１の導電型を
Ｐ型としたが、これをＮ型としてもよいことは勿論であ
る。
又、フローティングジャンクション部６の回りをすべ
てシールド電極20で囲む必要はなく、少なくともフロー
ティングジャンクション部６近辺のクロック配線上にの
みシールドすればかなりの効果があるのも勿論である。
てシールド電極20で囲む必要はなく、少なくともフロー
ティングジャンクション部６近辺のクロック配線上にの
みシールドすればかなりの効果があるのも勿論である。
第１図は本発明の電荷転送装置の信号電荷検出部の一実
施例の平面図、第２図（ａ）は第１図のA2〜A2′間の断
面図、第２図（ｂ）は第１図B2−B2′間の断面図、第３
図は従来のCCDシフトレジスタを用いた一次元イメージ
センサの構成例の全体模式的に示す平面図、第４図は従
来の電荷転送装置の信号電荷検出部の例を示す平面図、
第５図（ａ）は第４図のAl−Al′間の断面図、第５図
（ｂ）は第４図のBl−Bl′間の断面図、第６図は第４図
の従来例の動作を説明するタイミング図である。 １……Ｐ型半導体基板、２……画素列、３……トランス
ファー電極、4A,4B……CCDシフトレジスター、4A−1,4B
−１……最終段転送電極、５……出力ゲート電極、６…
…フローティングジャンクション部、７……リセツト電
極、８……出力ドレイン、９……MOSトランジスタ、10
……Ｎ型拡散層、11……Ｐ型チャネルストッパー、12…
…絶縁膜、13……酸化膜、14……Al配線、15……MOSト
ランジスタ９のゲート電極配線、16……電気力線、20…
…シールド電極。
施例の平面図、第２図（ａ）は第１図のA2〜A2′間の断
面図、第２図（ｂ）は第１図B2−B2′間の断面図、第３
図は従来のCCDシフトレジスタを用いた一次元イメージ
センサの構成例の全体模式的に示す平面図、第４図は従
来の電荷転送装置の信号電荷検出部の例を示す平面図、
第５図（ａ）は第４図のAl−Al′間の断面図、第５図
（ｂ）は第４図のBl−Bl′間の断面図、第６図は第４図
の従来例の動作を説明するタイミング図である。 １……Ｐ型半導体基板、２……画素列、３……トランス
ファー電極、4A,4B……CCDシフトレジスター、4A−1,4B
−１……最終段転送電極、５……出力ゲート電極、６…
…フローティングジャンクション部、７……リセツト電
極、８……出力ドレイン、９……MOSトランジスタ、10
……Ｎ型拡散層、11……Ｐ型チャネルストッパー、12…
…絶縁膜、13……酸化膜、14……Al配線、15……MOSト
ランジスタ９のゲート電極配線、16……電気力線、20…
…シールド電極。
Claims (2)
- 【請求項１】列状に配置された複数の感光素子と、該感
光素子の列に並行に配置された１例以上の電荷転送レジ
スタと、該電荷転送レジスタの最終段から出力ゲート下
に形成される転送チャネルを通過してフローティングジ
ャンクション部へ流入させる手段とを有する電荷検出回
路において、前記フローティングジャンクション部と前
記フローティングジャンクション部に接続された導電部
分の回りの一部または全周上を接地または固定電位の導
電体で囲むことを特徴とする電荷転送装置。 - 【請求項２】特許請求の範囲第１項に記載の電荷転送装
置において、前記フローティングジャンクション部と前
記フローティングジャンクション部に接続された導電部
分の回りの一部または全周上を囲む接地または固定電位
の導体と、前記フローティングジャンクション部間には
前記フローティングジャンクション部をリセットするた
めのリセットクロック電極、又はリセットクロック配線
以外のクロック配線は存在しないことを特徴とする電荷
転送装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2239481A JP2671587B2 (ja) | 1990-09-10 | 1990-09-10 | 電荷転送装置 |
| DE1991631810 DE69131810T2 (de) | 1990-09-10 | 1991-09-10 | Bildsensor mit Ausgang, welcher vom kapazitiv gekoppelten Rauschen des CCD-Transferclocksignals abgeschirmt ist |
| EP19910115296 EP0475361B1 (en) | 1990-09-10 | 1991-09-10 | Image sensor having output unit shielded from capacitively coupled noise originated from the CCD transfer clock signals |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2239481A JP2671587B2 (ja) | 1990-09-10 | 1990-09-10 | 電荷転送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04118937A JPH04118937A (ja) | 1992-04-20 |
| JP2671587B2 true JP2671587B2 (ja) | 1997-10-29 |
Family
ID=17045419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2239481A Expired - Lifetime JP2671587B2 (ja) | 1990-09-10 | 1990-09-10 | 電荷転送装置 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0475361B1 (ja) |
| JP (1) | JP2671587B2 (ja) |
| DE (1) | DE69131810T2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2262010B (en) * | 1991-11-27 | 1996-01-17 | Eev Ltd | Charge - coupled device |
| DE102020111562A1 (de) | 2020-04-28 | 2021-10-28 | Arnold & Richter Cine Technik Gmbh & Co. Betriebs Kg | Bildsensor |
| DE102021128022B3 (de) | 2021-10-27 | 2023-02-02 | Arnold & Richter Cine Technik Gmbh & Co. Betriebs Kg | Bildsensor |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4918506A (en) * | 1985-09-13 | 1990-04-17 | Fairchild Camera & Instrument Corporation | Selectable resolution line-scan image sensor |
-
1990
- 1990-09-10 JP JP2239481A patent/JP2671587B2/ja not_active Expired - Lifetime
-
1991
- 1991-09-10 DE DE1991631810 patent/DE69131810T2/de not_active Expired - Lifetime
- 1991-09-10 EP EP19910115296 patent/EP0475361B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0475361A1 (en) | 1992-03-18 |
| DE69131810D1 (de) | 2000-01-05 |
| EP0475361B1 (en) | 1999-12-01 |
| DE69131810T2 (de) | 2000-06-29 |
| JPH04118937A (ja) | 1992-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2671587B2 (ja) | 電荷転送装置 | |
| JP2570464B2 (ja) | 電荷転送装置の電荷検出回路 | |
| US7471326B2 (en) | Scanning switch transistor for solid-state imaging device | |
| US6700611B1 (en) | Amplifying solid-state imaging device, and method for driving the same | |
| JPH0758308A (ja) | 固体撮像素子 | |
| JP2963572B2 (ja) | 電荷結合素子 | |
| JPH04369186A (ja) | 電荷結合装置 | |
| JP2671587C (ja) | ||
| JPH0522383B2 (ja) | ||
| JP3155877B2 (ja) | 固体撮像装置及びその電荷転送方法 | |
| JP3277438B2 (ja) | 半導体装置 | |
| JP2001119010A (ja) | マルチ出力固体撮像装置 | |
| US5091922A (en) | Charge transfer device type solid state image sensor having constant saturation level | |
| JP3055635B2 (ja) | 電荷結合素子 | |
| JPH05211180A (ja) | 電荷転送装置 | |
| JP4238398B2 (ja) | 固体撮像装置 | |
| JP3039218B2 (ja) | 電荷結合素子 | |
| JPS6232761A (ja) | 密着形イメ−ジセンサ | |
| JP2828124B2 (ja) | 電荷転送装置 | |
| JPS63285968A (ja) | 固体撮像装置 | |
| JPH0760895B2 (ja) | 電荷結合素子及びその駆動方法 | |
| JP4210938B2 (ja) | 固体撮像素子 | |
| JPH05292242A (ja) | 電荷転送装置 | |
| JPH06105238A (ja) | Ｍｏｓ型固体撮像素子及びそのドライブ回路 | |
| JPH03179276A (ja) | 電荷検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070711 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080711 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 13 |