JP2665460B2 - Ｖ型溝を有するＧａＡｓ基板の製造方法 - Google Patents
Ｖ型溝を有するＧａＡｓ基板の製造方法Info
- Publication number
- JP2665460B2 JP2665460B2 JP6283833A JP28383394A JP2665460B2 JP 2665460 B2 JP2665460 B2 JP 2665460B2 JP 6283833 A JP6283833 A JP 6283833A JP 28383394 A JP28383394 A JP 28383394A JP 2665460 B2 JP2665460 B2 JP 2665460B2
- Authority
- JP
- Japan
- Prior art keywords
- shaped groove
- substrate
- manufacturing
- gaas substrate
- gallium arsenide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910001218 Gallium arsenide Inorganic materials 0.000 title claims description 35
- 239000000758 substrate Substances 0.000 title claims description 32
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 238000000034 method Methods 0.000 title claims description 14
- 238000005530 etching Methods 0.000 claims description 20
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 9
- 239000010409 thin film Substances 0.000 claims description 7
- 238000000206 photolithography Methods 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims 1
- 238000004544 sputter deposition Methods 0.000 claims 1
- 238000001039 wet etching Methods 0.000 claims 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 29
- 239000010408 film Substances 0.000 description 7
- 238000005406 washing Methods 0.000 description 7
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- COTNUBDHGSIOTA-UHFFFAOYSA-N meoh methanol Chemical compound OC.OC COTNUBDHGSIOTA-UHFFFAOYSA-N 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- YGSFNCRAZOCNDJ-UHFFFAOYSA-N propan-2-one Chemical compound CC(C)=O.CC(C)=O YGSFNCRAZOCNDJ-UHFFFAOYSA-N 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000004506 ultrasonic cleaning Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910001868 water Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02395—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02433—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02546—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
- H01L21/30612—Etching of AIIIBV compounds
- H01L21/30617—Anisotropic liquid etching
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Weting (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【産業上の利用分野】本発明は量子効率（Quantum effi
ciency）を利用した素子の製造方法に関するもので、具
体的にはフォトリソグラフィー過程を通じたガリウム砒
素薄膜成長時ガリウム砒素の面方位による薄膜の成長速
度の違いを利用した、高密度Ｖ型溝（groove）を有する
ガリウム砒素基板の製造方法に関するものである。
ciency）を利用した素子の製造方法に関するもので、具
体的にはフォトリソグラフィー過程を通じたガリウム砒
素薄膜成長時ガリウム砒素の面方位による薄膜の成長速
度の違いを利用した、高密度Ｖ型溝（groove）を有する
ガリウム砒素基板の製造方法に関するものである。
【０００２】
【従来の技術】リソグラフィーとは、マスク上の幾何学
的構造のパターン（pttern）を、半導体ウエハー表面を
被覆している感光物質（フォトレジスト）の薄い層に転
写してパターンを形成する過程を言う。
的構造のパターン（pttern）を、半導体ウエハー表面を
被覆している感光物質（フォトレジスト）の薄い層に転
写してパターンを形成する過程を言う。
【０００３】上記パターンが回路の特徴を現わすように
するために、レジストパターンをデバイスを構成してい
る下の層（即ち、レジストパターンの下部層）に転写す
るパターン転写過程を通じて形成される。
するために、レジストパターンをデバイスを構成してい
る下の層（即ち、レジストパターンの下部層）に転写す
るパターン転写過程を通じて形成される。
【０００４】このようなパターン転写過程は、マスクを
していない部分の層を選択的に除去するエッチング過程
によりなされる。
していない部分の層を選択的に除去するエッチング過程
によりなされる。
【０００５】上記エッチング過程には、混式エッチング
と乾式エッチングとがある。さらに、混式エッチングに
は、等方性エッチングと方向性エッチング（異方性エッ
チングともいう）とがある。なお、後述する本発明は、
主に混式エッチング、この中でも特に、方向性エッチン
グと関連がある。
と乾式エッチングとがある。さらに、混式エッチングに
は、等方性エッチングと方向性エッチング（異方性エッ
チングともいう）とがある。なお、後述する本発明は、
主に混式エッチング、この中でも特に、方向性エッチン
グと関連がある。
【０００６】Ｖ型溝を有するガリウム砒素基板にＶ型溝
を形成する方法の概要を説明する。
を形成する方法の概要を説明する。
【０００７】まず、ガリウム砒素基板上に、マスク整列
器（mask aligner）又はステッパー（stepper)を通じて
光（紫外線）を入射させて、パターンを形成する。この
後、硫酸（Ｈ2ＳＯ4）系列の腐蝕溶液で混式エッチング
を行うことでＶ型溝を形成することができる。
器（mask aligner）又はステッパー（stepper)を通じて
光（紫外線）を入射させて、パターンを形成する。この
後、硫酸（Ｈ2ＳＯ4）系列の腐蝕溶液で混式エッチング
を行うことでＶ型溝を形成することができる。
【０００８】この時Ｖ型溝を高密度に形成する場合、ガ
リウム砒素基板上に入射される紫外線の線幅が大きいた
めに高密度Ｖ型溝を形成するにおいて大いに制約が伴わ
れる。このような制約を克服するため電子ビームを利用
したリソグラフィー工程を通じてＶ型溝を形成する場
合、パターンを一つ一つリソグラフィーしなければなら
ないため大量生産に利用することができない。また、電
子ビームリソグラフィー装置は高価であるため経済的や
生産的に非効率的な面がある。
リウム砒素基板上に入射される紫外線の線幅が大きいた
めに高密度Ｖ型溝を形成するにおいて大いに制約が伴わ
れる。このような制約を克服するため電子ビームを利用
したリソグラフィー工程を通じてＶ型溝を形成する場
合、パターンを一つ一つリソグラフィーしなければなら
ないため大量生産に利用することができない。また、電
子ビームリソグラフィー装置は高価であるため経済的や
生産的に非効率的な面がある。
【０００９】本発明は、光学リソグラフィー技術を用
い、ガリウム砒素薄膜成長時ガリウム砒素の面方位に従
う成長速度の差を利用して、高密度Ｖ型溝を有するガリ
ウム砒素基板を製作することを目的とする。
い、ガリウム砒素薄膜成長時ガリウム砒素の面方位に従
う成長速度の差を利用して、高密度Ｖ型溝を有するガリ
ウム砒素基板を製作することを目的とする。
【００１０】
【課題を解決するための手段】本発明は上記目的を達成
するためになされたもので、フォトリソグラフィーによ
る高密度Ｖ型溝を有するガリウム砒素基板の製造方法に
おいて、ガリウム砒素基板（１０）上に、最小の線幅に
対応した所定のパターンでＳｉ3Ｎ4膜を形成する工程
と、上記ガリウム砒素基板（１０）におけるＳｉ3Ｎ4が
設けられていない部分を、（１１１）面が露出されるよ
うに硫酸系列エッチング溶液でエッチングする工程と、
上記硫酸系列エッチング溶液でエッチングした基板上
に、ガリウム砒素薄膜を選択的に成長させる工程と、上
記Ｓｉ3Ｎ4膜を除去する工程と、からなることを特徴と
する高密度Ｖ型溝を有するガリウム砒素基板の製造方法
が提供される。
するためになされたもので、フォトリソグラフィーによ
る高密度Ｖ型溝を有するガリウム砒素基板の製造方法に
おいて、ガリウム砒素基板（１０）上に、最小の線幅に
対応した所定のパターンでＳｉ3Ｎ4膜を形成する工程
と、上記ガリウム砒素基板（１０）におけるＳｉ3Ｎ4が
設けられていない部分を、（１１１）面が露出されるよ
うに硫酸系列エッチング溶液でエッチングする工程と、
上記硫酸系列エッチング溶液でエッチングした基板上
に、ガリウム砒素薄膜を選択的に成長させる工程と、上
記Ｓｉ3Ｎ4膜を除去する工程と、からなることを特徴と
する高密度Ｖ型溝を有するガリウム砒素基板の製造方法
が提供される。
【００１１】
【作用】ガリウム砒素基板（１０）上に、最小の線幅に
対応した所定のパターンでＳｉ3Ｎ4膜を形成する。つづ
いて、ガリウム砒素基板（１０）におけるＳｉ3Ｎ4が設
けられていない部分を、（１１１）面が露出されるよう
に硫酸系列エッチング溶液でエッチングする。さらに、
上記硫酸系列エッチング溶液でエッチングした基板上
に、ガリウム砒素薄膜を選択的に成長させる。最後に、
上記Ｓｉ3Ｎ4を除去する。以上の処理によって、Ｖ型溝
を高密度に有するガリウム砒素基板が製造できる。
対応した所定のパターンでＳｉ3Ｎ4膜を形成する。つづ
いて、ガリウム砒素基板（１０）におけるＳｉ3Ｎ4が設
けられていない部分を、（１１１）面が露出されるよう
に硫酸系列エッチング溶液でエッチングする。さらに、
上記硫酸系列エッチング溶液でエッチングした基板上
に、ガリウム砒素薄膜を選択的に成長させる。最後に、
上記Ｓｉ3Ｎ4を除去する。以上の処理によって、Ｖ型溝
を高密度に有するガリウム砒素基板が製造できる。
【００１２】
【実施例】以下添付された図面に示されている実施例を
通じて本発明を詳細に説明する。
通じて本発明を詳細に説明する。
【００１３】図１（Ａ）は、（１００）面を有するガリ
ウム砒素基板１０上に紫外線を入射させるフォトリソグ
ラィーを通じて、Ｓｉ3Ｎ4パターン２０が形成された様
子を示す断面図である。
ウム砒素基板１０上に紫外線を入射させるフォトリソグ
ラィーを通じて、Ｓｉ3Ｎ4パターン２０が形成された様
子を示す断面図である。
【００１４】まず、図１（Ａ）のごとく、基板上にＳｉ
3Ｎ4パターンを形成する方法を説明する。
3Ｎ4パターンを形成する方法を説明する。
【００１５】ガリウム砒素基板１０の
【００１６】方向に沿って上記Ｓｉ3Ｎ4パターン２０を
形成する。
形成する。
【００１７】ガリウム砒素基板１０上に、３５０℃でプ
ラズマ蒸着法（PECVD)によりＳｉ3Ｎ4を蒸着する。そし
て、洗浄（Cleaning）を行う。この時の洗浄は、ＴＣ
Ｅ等の溶剤による洗浄、アセトン（Acetone)溶液によ
る洗浄、メタノール（Methanol）溶液による洗浄、
DI Water(Deionized Water）による洗浄を、それぞれ５
分間ずつ超音波洗浄器内で実施する。
ラズマ蒸着法（PECVD)によりＳｉ3Ｎ4を蒸着する。そし
て、洗浄（Cleaning）を行う。この時の洗浄は、ＴＣ
Ｅ等の溶剤による洗浄、アセトン（Acetone)溶液によ
る洗浄、メタノール（Methanol）溶液による洗浄、
DI Water(Deionized Water）による洗浄を、それぞれ５
分間ずつ超音波洗浄器内で実施する。
【００１８】次に、Ｓｉ3Ｎ4蒸着膜上に、Ｓ１４００−
２７種類のフォトレジストを５００rpm で５秒間、さら
に、５０００rpm で３０秒間、コーティングする。これ
を、ホットプレートまたオーブンによって、９０℃で２
０分間ソフトベーキング（soft baking)する。
２７種類のフォトレジストを５００rpm で５秒間、さら
に、５０００rpm で３０秒間、コーティングする。これ
を、ホットプレートまたオーブンによって、９０℃で２
０分間ソフトベーキング（soft baking)する。
【００１９】この後、マスク整列器を用いて、８．５mW
の電力で３秒間露光させる。次に、ＡＺ３５１とＨ２０
の比率が１：４である現像液で２３秒間処理することで
現像を行う。現像後、ホットプレート又はオーブンによ
って、１２０℃で１０分間ハードベーキング（hard bak
ing）を実施する。
の電力で３秒間露光させる。次に、ＡＺ３５１とＨ２０
の比率が１：４である現像液で２３秒間処理することで
現像を行う。現像後、ホットプレート又はオーブンによ
って、１２０℃で１０分間ハードベーキング（hard bak
ing）を実施する。
【００２０】次に上記Ｓｉ3Ｎ4蒸着膜を、６：１のＢＯ
Ｅエッチング溶液（buffered oxideetchant）に１５秒
間浸してエッチングを行う。この後は、超音波洗浄器内
で有機洗浄を行う。該洗浄は、ＴＣＥ（trichloro et
hylene etchant）による洗浄、アセトンによる洗浄、
メタノールによる洗浄、DI Waterによる洗浄を、そ
れぞれ５分間ずつ行う。
Ｅエッチング溶液（buffered oxideetchant）に１５秒
間浸してエッチングを行う。この後は、超音波洗浄器内
で有機洗浄を行う。該洗浄は、ＴＣＥ（trichloro et
hylene etchant）による洗浄、アセトンによる洗浄、
メタノールによる洗浄、DI Waterによる洗浄を、そ
れぞれ５分間ずつ行う。
【００２１】以上の処理によって、図１（Ａ）に示した
状態が実現される。
状態が実現される。
【００２２】次に、基板１０の露出している部分（Ｓｉ
3Ｎ4蒸着膜の設けられていない部分）を、１０００Å程
度エッチングすることで、図１（Ｂ）のごとく（１１
１）面を露出させる。この時のエッチングは、１Ｈ2Ｓ
Ｏ4：８Ｈ2Ｏ2：４０Ｈ2Ｏの比率を有する硫酸系列腐蝕
溶液を用いて行う。
3Ｎ4蒸着膜の設けられていない部分）を、１０００Å程
度エッチングすることで、図１（Ｂ）のごとく（１１
１）面を露出させる。この時のエッチングは、１Ｈ2Ｓ
Ｏ4：８Ｈ2Ｏ2：４０Ｈ2Ｏの比率を有する硫酸系列腐蝕
溶液を用いて行う。
【００２３】そして適切な成長条件によって、ガリウム
砒素薄膜を選択的に１０００Å成長させる。ガリウム砒
素の成長速度は、（１１１）面よりも（１００）面の方
が速い。そのため、断面形状であるＶ型溝形態の（１１
１）面が、図１（Ｃ）のように現われる。
砒素薄膜を選択的に１０００Å成長させる。ガリウム砒
素の成長速度は、（１１１）面よりも（１００）面の方
が速い。そのため、断面形状であるＶ型溝形態の（１１
１）面が、図１（Ｃ）のように現われる。
【００２４】次に、成長したサンプルを取り出して公知
のエッチング方法によりＳｉ3Ｎ4膜２０を除去する。以
上で、高密度のＶ型溝を有するＧａＡｓ基板１０の製造
が完了される。
のエッチング方法によりＳｉ3Ｎ4膜２０を除去する。以
上で、高密度のＶ型溝を有するＧａＡｓ基板１０の製造
が完了される。
【００２５】以上説明した実施によれば、高密度のＶ型
溝を有するガリウム砒素基板を製造することができる。
また、製造工程も簡単で素子製造時効率を増大させるこ
とができる。
溝を有するガリウム砒素基板を製造することができる。
また、製造工程も簡単で素子製造時効率を増大させるこ
とができる。
【００２６】
【効果】以上説明したとおり本発明によればガリウム砒
素の面方位による成長速度の差異を利用したことで、従
来のＶ型溝のガリウム基板よりも２倍も高密度のＶ型溝
を有するガリウム砒素基板を製造することができた。ま
た、製造工程も簡単で素子製造時効率を増大させること
ができる。
素の面方位による成長速度の差異を利用したことで、従
来のＶ型溝のガリウム基板よりも２倍も高密度のＶ型溝
を有するガリウム砒素基板を製造することができた。ま
た、製造工程も簡単で素子製造時効率を増大させること
ができる。
【図１】本発明による製造工程を示す図である。
１０… ガリウム砒素基板（GaAs Substrate) ２０… Ｓｉ3Ｎ4マスク
───────────────────────────────────────────────────── フロントページの続き (72)発明者 李 一恒 大韓民国大田直轄市儒城区田民洞エキス ポアパート402−404 (56)参考文献 特開 平５−55141（ＪＰ，Ａ) 特開 昭63−52416（ＪＰ，Ａ) 実開 昭58−168140（ＪＰ，Ｕ) 電子情報通信学会技術研究報告 ＶＯ Ｌ．92，ＮＯ．320 （ＣＰＭ92） （1992−11−19） Ｐ．31−36
Claims (2)
- 【請求項１】 Ｖ型溝を有するＧａＡｓ基板の製造方法
において、（１００）面を有するＧａＡｓ基板上に、 Ｓｉ3Ｎ4 層を
形成する工程と、（１００）面を有するＧａＡｓ基板の 【数１】 ［０１］方向に沿って配置されるＳｉ 3 Ｎ 4 マスク層を
形成するため、紫外線によるフォトリソグラフィを用い
てＳｉ 3 Ｎ 4 層をパターニングする工程と、 基板に（１１１）側面および（１００）底面を形成する
ため、上記Ｓｉ 3 Ｎ 4 マスク層をマスクとして用い、硫酸
系エッチング液を用いて湿式 エッチングする工程と、エッチングされたＧａＡｓ基板上に、二つの（１１１）
側面を持つＶ型溝を形成するため、（１１１）側面と
（１００）底面とで異なる成長率でＧａＡｓ 薄膜を選択
的にエピタキシャル成長させる工程と、 Ｓｉ3Ｎ4 マスク層を除去する工程とを有することを特徴
とするＶ型溝を有するＧａＡｓ基板の製造方法。 - 【請求項２】 請求項１記載の製造方法において、上記
硫酸系エッチング液は、１Ｈ2ＳＯ4：８Ｈ2Ｏ2：４０Ｈ
2Ｏの組成比であることを特徴とするＶ型溝を有するＧ
ａＡｓ基板の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR94-10638 | 1994-05-16 | ||
| KR94010638A KR0133469B1 (en) | 1994-05-16 | 1994-05-16 | Method of manufacturing gaas substrate having high density |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07321100A JPH07321100A (ja) | 1995-12-08 |
| JP2665460B2 true JP2665460B2 (ja) | 1997-10-22 |
Family
ID=19383140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6283833A Expired - Fee Related JP2665460B2 (ja) | 1994-05-16 | 1994-11-17 | Ｖ型溝を有するＧａＡｓ基板の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5824453A (ja) |
| JP (1) | JP2665460B2 (ja) |
| KR (1) | KR0133469B1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10242557A (ja) * | 1997-02-21 | 1998-09-11 | Sony Corp | 半導体発光装置の製造方法 |
| JP2003007579A (ja) * | 2001-06-19 | 2003-01-10 | Matsushita Electric Ind Co Ltd | 有機薄膜形成方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58168140U (ja) * | 1982-05-06 | 1983-11-09 | 日本電信電話株式会社 | 誘電体分離基板 |
| JPH084082B2 (ja) * | 1986-08-22 | 1996-01-17 | 株式会社東芝 | 化学エツチングモニタ法 |
| JP3190705B2 (ja) * | 1991-08-29 | 2001-07-23 | 日本電信電話株式会社 | 半導体量子細線の形成方法 |
| US5316967A (en) * | 1992-01-21 | 1994-05-31 | Mitsubishi Denki Kabushiki Kaisha | Method for producing semiconductor device |
-
1994
- 1994-05-16 KR KR94010638A patent/KR0133469B1/ko not_active IP Right Cessation
- 1994-11-17 JP JP6283833A patent/JP2665460B2/ja not_active Expired - Fee Related
-
1997
- 1997-10-09 US US08/946,915 patent/US5824453A/en not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| 電子情報通信学会技術研究報告 ＶＯＬ．９２，ＮＯ．３２０ （ＣＰＭ９２） （１９９２−１１−１９） Ｐ．３１−３６ |
Also Published As
| Publication number | Publication date |
|---|---|
| US5824453A (en) | 1998-10-20 |
| JPH07321100A (ja) | 1995-12-08 |
| KR0133469B1 (en) | 1998-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3334911B2 (ja) | パターン形成方法 | |
| KR101573286B1 (ko) | 반도체 디바이스의 형성에서 교호 스페이서 성막을 이용한 피치 저감 기술 및 이를 포함하는 시스템 | |
| US8530147B2 (en) | Patterning process | |
| JPH0521310A (ja) | 微細パタン形成方法 | |
| JP2006119651A5 (ja) | ||
| US20030153190A1 (en) | Semiconductor processing method using photoresist and an antireflective coating | |
| KR100873275B1 (ko) | 이미지센서의 제조 방법 | |
| JP2665460B2 (ja) | Ｖ型溝を有するＧａＡｓ基板の製造方法 | |
| CN1110065C (zh) | 半导体器件栅帽与栅足自对准的t形栅加工方法 | |
| US11086048B1 (en) | Lithium niobate devices fabricated using deep ultraviolet radiation | |
| JP2001296416A (ja) | 素子の製造方法または回折光学素子の製造方法、および該回折光学素子の製造方法による回折光学素子製造用金型、回折光学素子、光学機器等の光学系 | |
| JP2000098593A (ja) | ステンシルマスク製造方法 | |
| CN112309839A (zh) | 一种基于热模光刻的氧化硅图形结构制备方法 | |
| US6528215B1 (en) | Substrate for diamond stencil mask and method for forming | |
| JP2789969B2 (ja) | 半導体装置のコンタクトホール形成方法 | |
| JPS6033505A (ja) | 回折格子の製造方法 | |
| JPS6314321B2 (ja) | ||
| JPH0974136A (ja) | 半導体装置の製造方法 | |
| JPS589944B2 (ja) | フオトマスク | |
| KR100318272B1 (ko) | 반도체 소자의 미세 패턴 형성방법 | |
| JPH0513401A (ja) | 半導体基板加工方法 | |
| WO1986000425A1 (en) | Adhesion promoter and process for plasma oxide surfaces | |
| KR100440776B1 (ko) | 불화아르곤 노광원을 이용한 반도체 소자 제조 방법 | |
| CN117373909A (zh) | 一种多层金属微纳结构制备方法 | |
| CN117525219A (zh) | 图形化衬底及其制备方法、led器件、电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970603 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080620 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090620 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |