JP2661506B2 - 復調回路 - Google Patents
復調回路Info
- Publication number
- JP2661506B2 JP2661506B2 JP5147787A JP14778793A JP2661506B2 JP 2661506 B2 JP2661506 B2 JP 2661506B2 JP 5147787 A JP5147787 A JP 5147787A JP 14778793 A JP14778793 A JP 14778793A JP 2661506 B2 JP2661506 B2 JP 2661506B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- radar pulse
- latch
- gain
- demodulation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Noise Elimination (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、主としてレーダーパル
ス干渉下で正常に動作する可変利得器を有し、デジタル
無線通信に適用される復調回路に関する。
ス干渉下で正常に動作する可変利得器を有し、デジタル
無線通信に適用される復調回路に関する。
【０００２】
【従来の技術】一般に、デジタル無線通信では無線伝搬
区間中に発生するフェージング等の影響により入力レベ
ルが変動し易い。そこで、こうしたレベル変動を補償す
るため、復調回路には可変利得器が備えられる。
区間中に発生するフェージング等の影響により入力レベ
ルが変動し易い。そこで、こうしたレベル変動を補償す
るため、復調回路には可変利得器が備えられる。
【０００３】図３は、従来の可変利得器（ＡＧＣ）１１
を備えた復調回路を示したものである。この復調回路に
おける復調動作を２値変調信号の場合について説明す
る。変調信号は端子１から入力され、後述する利得制御
信号Ｓ２に基づいて可変利得器（ＡＧＣ）１１によりレ
ベル調整された後、復調器（ＤＥＭ）１２に入力する。
復調器（ＤＥＭ）１２はこの変調信号を復調してアナロ
グのベースバンド復調信号を生成する。このベースバン
ド復調信号はアナログ／デジタル変換器（Ａ／Ｄ）１３
によりＡ／Ｄ変換されてデジタル復調信号が生成され
る。このデジタル復調信号のうちの信号成分である判定
信号（第１のパス）は端子２から出力される。このデジ
タル復調信号は更に利得制御器（ＡＧＣ−ＣＯＮＴ）１
４にも伝送される。
を備えた復調回路を示したものである。この復調回路に
おける復調動作を２値変調信号の場合について説明す
る。変調信号は端子１から入力され、後述する利得制御
信号Ｓ２に基づいて可変利得器（ＡＧＣ）１１によりレ
ベル調整された後、復調器（ＤＥＭ）１２に入力する。
復調器（ＤＥＭ）１２はこの変調信号を復調してアナロ
グのベースバンド復調信号を生成する。このベースバン
ド復調信号はアナログ／デジタル変換器（Ａ／Ｄ）１３
によりＡ／Ｄ変換されてデジタル復調信号が生成され
る。このデジタル復調信号のうちの信号成分である判定
信号（第１のパス）は端子２から出力される。このデジ
タル復調信号は更に利得制御器（ＡＧＣ−ＣＯＮＴ）１
４にも伝送される。
【０００４】利得制御器（ＡＧＣ−ＣＯＮＴ）１４で
は、図４に示すようなデジタル復調信号のレベル変動に
応じた利得制御要素信号Ｓ１を生成する。図中では、そ
れぞれ規定値の場合，入力大の場合，及び入力小の場合
における各信号点１〜３とそれらのＡ／Ｄ変換値とが示
されている。
は、図４に示すようなデジタル復調信号のレベル変動に
応じた利得制御要素信号Ｓ１を生成する。図中では、そ
れぞれ規定値の場合，入力大の場合，及び入力小の場合
における各信号点１〜３とそれらのＡ／Ｄ変換値とが示
されている。
【０００５】具体的に云えば、復調デジタル信号が規定
値（信号点１）に正しく収束していれば、判定信号と誤
差信号とは無相関となるので、パス１，パス２の組み合
わせは以下の４つの場合，即ち、（１，０），（１，
１），（０，１），（０，０）が均等に生じる。
値（信号点１）に正しく収束していれば、判定信号と誤
差信号とは無相関となるので、パス１，パス２の組み合
わせは以下の４つの場合，即ち、（１，０），（１，
１），（０，１），（０，０）が均等に生じる。
【０００６】ところが、例えば入力レベル変動が大きく
なった場合、信号点は常に規定値の外側（信号点２）に
収束するので、パス１，パス２の組み合わせは、（１，
１），（０，０）の何れかをとることになる。
なった場合、信号点は常に規定値の外側（信号点２）に
収束するので、パス１，パス２の組み合わせは、（１，
１），（０，０）の何れかをとることになる。
【０００７】一方、逆に入力レベル変動が小さくなった
場合、信号点は常に規定値の内側（信号点３）に収束す
るので、パス１，パス２の組み合わせは、（１，０），
（０，１）の何れかをとることになる。
場合、信号点は常に規定値の内側（信号点３）に収束す
るので、パス１，パス２の組み合わせは、（１，０），
（０，１）の何れかをとることになる。
【０００８】そこで、パス１及びパス２の排他的論理和
をとれば、入力レベルが規定値に対して外側か内側かを
検出することができるので、この演算結果より例えば入
力レベルが内側の時は「１」，外側の時は「−１」なる
利得制御要素信号Ｓ１を得ることができる。
をとれば、入力レベルが規定値に対して外側か内側かを
検出することができるので、この演算結果より例えば入
力レベルが内側の時は「１」，外側の時は「−１」なる
利得制御要素信号Ｓ１を得ることができる。
【０００９】更に、利得制御器（ＡＧＣ−ＣＯＮＴ）１
４により作られた利得制御要素信号Ｓ１は、積分器
（∫）１５により時間平均的に平滑化され、これにより
得られた利得制御信号Ｓ２に基づいて可変利得器（ＡＧ
Ｃ）１１で変調信号に対する利得制御が行われる。
４により作られた利得制御要素信号Ｓ１は、積分器
（∫）１５により時間平均的に平滑化され、これにより
得られた利得制御信号Ｓ２に基づいて可変利得器（ＡＧ
Ｃ）１１で変調信号に対する利得制御が行われる。
【００１０】因みに、このように無線受信機において利
得制御を行う関連技術は、例えば特開昭６１−２８４１
０６号公報には検波出力中から抽出した高域雑音の増幅
に際して利得を制御する技術が開示され、特開平１−１
２９５３５号公報には高周波信号の受信に際して受信電
界強度を検出して自動利得増幅を制御する技術が開示さ
れている。
得制御を行う関連技術は、例えば特開昭６１−２８４１
０６号公報には検波出力中から抽出した高域雑音の増幅
に際して利得を制御する技術が開示され、特開平１−１
２９５３５号公報には高周波信号の受信に際して受信電
界強度を検出して自動利得増幅を制御する技術が開示さ
れている。
【００１１】
【発明が解決しようとする課題】ところで、例えば海上
や沿岸等の特定区域で運用されるデジタル無線通信シス
テムでは、船舶レーダー等の発生するパルス状の干渉が
存在する。このパルス状のレーダー干渉（以下、レーダ
ーパルス干渉と呼ぶ）は、瞬時に大レベルとなったり、
又瞬時に消滅する階段状のレベル変動を周期的に発生す
る。このときのレベル変動は、しばしばその発生レベル
が目的信号よりも大きくなる。
や沿岸等の特定区域で運用されるデジタル無線通信シス
テムでは、船舶レーダー等の発生するパルス状の干渉が
存在する。このパルス状のレーダー干渉（以下、レーダ
ーパルス干渉と呼ぶ）は、瞬時に大レベルとなったり、
又瞬時に消滅する階段状のレベル変動を周期的に発生す
る。このときのレベル変動は、しばしばその発生レベル
が目的信号よりも大きくなる。
【００１２】上述した復調回路の場合、このような干渉
条件下では、パルス継続時間中に目的信号に対してビッ
ト誤りが発生するだけでなく、可変利得器（ＡＧＣ）１
１にも誤動作が発生してしまう。
条件下では、パルス継続時間中に目的信号に対してビッ
ト誤りが発生するだけでなく、可変利得器（ＡＧＣ）１
１にも誤動作が発生してしまう。
【００１３】即ち、レーダーパルス干渉が発生すると、
可変利得器（ＡＧＣ）１１では目的信号の入力レベルが
上がったものと判断してしまうため、利得を下げるよう
に動作する。この利得が下げられた状態でレーダーパル
ス干渉が中断すると、目的信号のレベルは規定値よりも
ずっと小さな値となっているため、利得が正常値となる
までの間は熱雑音等に起因する誤動作され易い状態とな
る。
可変利得器（ＡＧＣ）１１では目的信号の入力レベルが
上がったものと判断してしまうため、利得を下げるよう
に動作する。この利得が下げられた状態でレーダーパル
ス干渉が中断すると、目的信号のレベルは規定値よりも
ずっと小さな値となっているため、利得が正常値となる
までの間は熱雑音等に起因する誤動作され易い状態とな
る。
【００１４】図５（ａ）及び（ｂ）は、上述した復調回
路にレーダーパルス干渉が生じた場合の入力レベルの絶
対値と可変利得器（ＡＧＣ）１１を通過した後の信号レ
ベルの絶対値との関係をタイミングチャートにより示し
たものである。図５（ａ）及び（ｂ）からは、復調回路
にレーダーパルス干渉が生じると、パルス継続時間△ｔ
1 のみばかりでなく、パルス中断時間になってもしばら
くの時間△ｔ2 は可変利得器（ＡＧＣ）１１に誤動作が
生じ、ビット誤りが生じ易い状態となることが判る。
路にレーダーパルス干渉が生じた場合の入力レベルの絶
対値と可変利得器（ＡＧＣ）１１を通過した後の信号レ
ベルの絶対値との関係をタイミングチャートにより示し
たものである。図５（ａ）及び（ｂ）からは、復調回路
にレーダーパルス干渉が生じると、パルス継続時間△ｔ
1 のみばかりでなく、パルス中断時間になってもしばら
くの時間△ｔ2 は可変利得器（ＡＧＣ）１１に誤動作が
生じ、ビット誤りが生じ易い状態となることが判る。
【００１５】このように、従来の復調回路ではレーダー
パルス干渉の発生により、干渉の継続時間だけでなく、
干渉の中断時間においてもビット誤りを生じ易いという
欠点がある。
パルス干渉の発生により、干渉の継続時間だけでなく、
干渉の中断時間においてもビット誤りを生じ易いという
欠点がある。
【００１６】本発明は、かかる問題点を解決すべくなさ
れたもので、その技術的課題は、レーダーパルス干渉が
発生しても誤動作せずに安定して変調信号に対する利得
制御を行い得る復調回路を提供することにある。
れたもので、その技術的課題は、レーダーパルス干渉が
発生しても誤動作せずに安定して変調信号に対する利得
制御を行い得る復調回路を提供することにある。
【００１７】
【課題を解決するための手段】本発明によれば、入力さ
れた変調信号の利得を利得制御信号に基づいて制御する
可変利得器と、前記可変利得器からの変調出力を復調し
てアナログ復調信号を出力する復調器と、前記アナログ
復調信号をデジタル復調信号に変換出力するアナログ／
デジタル変換器と、前記デジタル復調信号よりレーダー
パルスを検出してレーダーパルス検出信号を出力するレ
ーダーパルス検出器と、前記デジタル復調信号及び前記
レーダーパルス検出信号に基づいて利得制御要素信号を
生成する利得制御器と、前記利得制御要素信号を平滑化
して前記利得制御信号を生成する積分器とを備え、前記
レーダパルス検出器は前記レーダパルスを検出した場合
に前記利得制御器に対してレーダーパルス検出信号を出
力して前記可変利得器の利得制御を保持して止め、前記
レーダーパルスが中断すると、前記可変利得器の保持を
解除して正常な復調信号を出力させることを特徴とする
復調回路が得られる。
れた変調信号の利得を利得制御信号に基づいて制御する
可変利得器と、前記可変利得器からの変調出力を復調し
てアナログ復調信号を出力する復調器と、前記アナログ
復調信号をデジタル復調信号に変換出力するアナログ／
デジタル変換器と、前記デジタル復調信号よりレーダー
パルスを検出してレーダーパルス検出信号を出力するレ
ーダーパルス検出器と、前記デジタル復調信号及び前記
レーダーパルス検出信号に基づいて利得制御要素信号を
生成する利得制御器と、前記利得制御要素信号を平滑化
して前記利得制御信号を生成する積分器とを備え、前記
レーダパルス検出器は前記レーダパルスを検出した場合
に前記利得制御器に対してレーダーパルス検出信号を出
力して前記可変利得器の利得制御を保持して止め、前記
レーダーパルスが中断すると、前記可変利得器の保持を
解除して正常な復調信号を出力させることを特徴とする
復調回路が得られる。
【００１８】又、本発明によれば、上記復調回路におい
て、レーダーパルス検出器は、デジタル復調信号のレベ
ルを絶対値に変換して絶対値信号を出力する絶対値器
と、絶対値信号を保持し、且つ該絶対値信号を出力する
ラッチ器と、ラッチ器の入力側と出力側とにおいて絶対
値信号の差分値をとる差分器と、差分値が所定の閾値を
超過している場合にレーダーパルス検出信号を出力する
判定器と、レーダーパルス検出信号を受けた場合にラッ
チ器に保持制御信号を送出して該ラッチ器をレーダーパ
ルスの発生直前の信号レベルに保持させるラッチ制御器
とを含む復調回路が得られる。
て、レーダーパルス検出器は、デジタル復調信号のレベ
ルを絶対値に変換して絶対値信号を出力する絶対値器
と、絶対値信号を保持し、且つ該絶対値信号を出力する
ラッチ器と、ラッチ器の入力側と出力側とにおいて絶対
値信号の差分値をとる差分器と、差分値が所定の閾値を
超過している場合にレーダーパルス検出信号を出力する
判定器と、レーダーパルス検出信号を受けた場合にラッ
チ器に保持制御信号を送出して該ラッチ器をレーダーパ
ルスの発生直前の信号レベルに保持させるラッチ制御器
とを含む復調回路が得られる。
【００１９】更に、本発明によれば、上記復調回路にお
いて、ラッチ制御器は、差分値が所定の閾値を越える時
間を計数し、該計数の結果が所定の計数値を越えた場合
にはラッチ器に保持解除信号を送出して該ラッチ器の保
持状態を解除する復調回路が得られる。
いて、ラッチ制御器は、差分値が所定の閾値を越える時
間を計数し、該計数の結果が所定の計数値を越えた場合
にはラッチ器に保持解除信号を送出して該ラッチ器の保
持状態を解除する復調回路が得られる。
【００２０】
【実施例】以下に実施例を挙げ、本発明の復調回路につ
いて、図面を参照して詳細に説明する。図１は、本発明
の一実施例に係る復調回路をブロック図により示したも
のである。
いて、図面を参照して詳細に説明する。図１は、本発明
の一実施例に係る復調回路をブロック図により示したも
のである。
【００２１】この復調回路も、図３に示した復調回路と
同様な可変利得器（ＡＧＣ）１１，復調器（ＤＥＭ）１
２，及びアナログ／デジタル変換器（Ａ／Ｄ）１３を備
えている。即ち、可変利得器（ＡＧＣ）１１は入力され
た変調信号の利得を後述する利得制御信号Ｓ２に基づい
て制御し、復調器（ＤＥＭ）１２は可変利得器（ＡＧ
Ｃ）１１からの変調出力を復調してアナログのベースバ
ンド復調信号を出力し、アナログ／デジタル変換器（Ａ
／Ｄ）１３はこのベースバンド復調信号をデジタル復調
信号に変換出力する。
同様な可変利得器（ＡＧＣ）１１，復調器（ＤＥＭ）１
２，及びアナログ／デジタル変換器（Ａ／Ｄ）１３を備
えている。即ち、可変利得器（ＡＧＣ）１１は入力され
た変調信号の利得を後述する利得制御信号Ｓ２に基づい
て制御し、復調器（ＤＥＭ）１２は可変利得器（ＡＧ
Ｃ）１１からの変調出力を復調してアナログのベースバ
ンド復調信号を出力し、アナログ／デジタル変換器（Ａ
／Ｄ）１３はこのベースバンド復調信号をデジタル復調
信号に変換出力する。
【００２２】又、この復調回路は、デジタル復調信号よ
りレーダーパルスを検出してレーダーパルス検出信号を
出力するレーダーパルス検出器（ＤＥＴＥＣＴ）１６
と、デジタル復調信号及びレーダーパルス検出信号に基
づいて利得制御要素信号Ｓ１を生成する利得制御器（Ａ
ＧＣ−ＣＯＮＴ）１４´と、利得制御要素信号Ｓ１を平
滑化して利得制御信号Ｓ２を生成する積分器（∫）１５
とを備えている。
りレーダーパルスを検出してレーダーパルス検出信号を
出力するレーダーパルス検出器（ＤＥＴＥＣＴ）１６
と、デジタル復調信号及びレーダーパルス検出信号に基
づいて利得制御要素信号Ｓ１を生成する利得制御器（Ａ
ＧＣ−ＣＯＮＴ）１４´と、利得制御要素信号Ｓ１を平
滑化して利得制御信号Ｓ２を生成する積分器（∫）１５
とを備えている。
【００２３】この復調回路における復調動作を説明する
と、変調信号は端子１から入力され、利得制御信号Ｓ２
に基づいて可変利得器（ＡＧＣ）１１によりレベル調整
された後、復調器（ＤＥＭ）１２に入力する。復調器
（ＤＥＭ）１２では変調信号を復調してベースバンド復
調信号を生成する。このベースバンド復調信号はアナロ
グ／デジタル変換器（Ａ／Ｄ）１３によりＡ／Ｄ変換さ
れてデジタル復調信号が生成される。このデジタル復調
信号のうちの信号成分である判定信号（第１のパス）は
端子２から出力される。ここまでの復調動作は、図３に
示した復調回路の場合と同様になる。
と、変調信号は端子１から入力され、利得制御信号Ｓ２
に基づいて可変利得器（ＡＧＣ）１１によりレベル調整
された後、復調器（ＤＥＭ）１２に入力する。復調器
（ＤＥＭ）１２では変調信号を復調してベースバンド復
調信号を生成する。このベースバンド復調信号はアナロ
グ／デジタル変換器（Ａ／Ｄ）１３によりＡ／Ｄ変換さ
れてデジタル復調信号が生成される。このデジタル復調
信号のうちの信号成分である判定信号（第１のパス）は
端子２から出力される。ここまでの復調動作は、図３に
示した復調回路の場合と同様になる。
【００２４】更に、この復調回路では、レーダーパルス
検出器（ＤＥＴＥＣＴ）１６がデジタル復調信号を常時
監視し、レーダーパルスを検出した場合には直ちにレー
ダーパルス検出信号を利得制御器（ＡＧＣ−ＣＯＮＴ）
１４′に出力する。利得制御器（ＡＧＣ−ＣＯＮＴ）１
４′では、レーダーパルス検出信号を受けたか否かに拘
らず、デジタル復調信号及びレーダーパルス検出信号に
基づいて利得制御要素信号Ｓ１を生成する。
検出器（ＤＥＴＥＣＴ）１６がデジタル復調信号を常時
監視し、レーダーパルスを検出した場合には直ちにレー
ダーパルス検出信号を利得制御器（ＡＧＣ−ＣＯＮＴ）
１４′に出力する。利得制御器（ＡＧＣ−ＣＯＮＴ）１
４′では、レーダーパルス検出信号を受けたか否かに拘
らず、デジタル復調信号及びレーダーパルス検出信号に
基づいて利得制御要素信号Ｓ１を生成する。
【００２５】ここでの利得制御信号Ｓ１には、利得を大
きくする方向に作用する「１」、利得を小さくする方向
に作用する「−１」と共に、利得を固定化する「０」が
用意されている。即ち、利得制御器（ＡＧＣ−ＣＯＮ
Ｔ）１４′は、レーダーパルス検出信号を受けた場合の
み「０」を出力する。これにより、レーダー干渉継続時
間中の積分器（∫）１５の入力は「０」のみとなり、こ
の積分器（∫）１５で利得制御要素信号Ｓ１を平滑化し
た利得制御信号Ｓ２の値は、可変利得器（ＡＧＣ）１１
においてレーダーパルス継続時間中も正しい値を保持す
る。
きくする方向に作用する「１」、利得を小さくする方向
に作用する「−１」と共に、利得を固定化する「０」が
用意されている。即ち、利得制御器（ＡＧＣ−ＣＯＮ
Ｔ）１４′は、レーダーパルス検出信号を受けた場合の
み「０」を出力する。これにより、レーダー干渉継続時
間中の積分器（∫）１５の入力は「０」のみとなり、こ
の積分器（∫）１５で利得制御要素信号Ｓ１を平滑化し
た利得制御信号Ｓ２の値は、可変利得器（ＡＧＣ）１１
においてレーダーパルス継続時間中も正しい値を保持す
る。
【００２６】一方、レーダーパルス検出信号を受けてい
ない場合、利得制御器（ＡＧＣ−ＣＯＮＴ）１４′は、
図３に示した利得制御器（ＡＧＣ−ＣＯＮＴ）１４と同
様にレベル変動に応じて利得制御要素信号Ｓ１を生成す
る。従って、レーダーパルス干渉が発生していなけれ
ば、従来通りの復調動作が行われる。
ない場合、利得制御器（ＡＧＣ−ＣＯＮＴ）１４′は、
図３に示した利得制御器（ＡＧＣ−ＣＯＮＴ）１４と同
様にレベル変動に応じて利得制御要素信号Ｓ１を生成す
る。従って、レーダーパルス干渉が発生していなけれ
ば、従来通りの復調動作が行われる。
【００２７】次に、レーダーパルス検出器（ＤＥＴＥＣ
Ｔ）１６の回路構成例を図２を参照して具体的に説明す
る。このレーダーパルス検出器（ＤＥＴＥＣＴ）１６
は、入力したデジタル復調信号のレベルを絶対値に変換
して絶対値信号を出力する絶対値器（ＡＢＳ）２１と、
この絶対値信号を保持し、且つ出力するラッチ器（ＬＡ
ＴＣＨ）２２と、ラッチ器（ＬＡＴＣＨ）２２の入力側
と出力側とにおける絶対値信号の差分値をとる差分器
（＋）２３と、この差分器（＋）２３による差分値結果
に応じてレーダーパルスの有無を判定する判定器（ＤＥ
ＴＥＣＴ）２４と、ラッチ器（ＬＡＴＣＨ）２２を保持
制御するラッチ制御器（ＬＡＴＣＨ−ＣＯＮＴ）２５と
により構成されている。
Ｔ）１６の回路構成例を図２を参照して具体的に説明す
る。このレーダーパルス検出器（ＤＥＴＥＣＴ）１６
は、入力したデジタル復調信号のレベルを絶対値に変換
して絶対値信号を出力する絶対値器（ＡＢＳ）２１と、
この絶対値信号を保持し、且つ出力するラッチ器（ＬＡ
ＴＣＨ）２２と、ラッチ器（ＬＡＴＣＨ）２２の入力側
と出力側とにおける絶対値信号の差分値をとる差分器
（＋）２３と、この差分器（＋）２３による差分値結果
に応じてレーダーパルスの有無を判定する判定器（ＤＥ
ＴＥＣＴ）２４と、ラッチ器（ＬＡＴＣＨ）２２を保持
制御するラッチ制御器（ＬＡＴＣＨ−ＣＯＮＴ）２５と
により構成されている。
【００２８】但し、ここでは判定器（ＤＥＴＥＣＴ）２
４によりデジタル復調信号のレベルに応じてレーダーパ
ルスの有無を検出するため、復調信号に用いる入力とし
ては３ビット以上のデータを要する。
４によりデジタル復調信号のレベルに応じてレーダーパ
ルスの有無を検出するため、復調信号に用いる入力とし
ては３ビット以上のデータを要する。
【００２９】このレーダーパルス検出器（ＤＥＴＥＣ
Ｔ）１６におけるレーダーパルスの検出を説明すると、
デジタル復調信号は絶対値器（ＡＢＳ）２１で絶対値化
され、その値を示す絶対値信号がラッチ器（ＬＡＴＣ
Ｈ）２２及び差分器（＋）２３に入力される。ラッチ器
（ＬＡＴＣＨ）２２では、後述するラッチ制御器（ＬＡ
ＴＣＨ−ＣＯＮＴ）２５からの保持制御信号Ｓ３によ
り、レーダーパルス干渉が発生する直前の信号に関する
絶対値レベルを保持する。
Ｔ）１６におけるレーダーパルスの検出を説明すると、
デジタル復調信号は絶対値器（ＡＢＳ）２１で絶対値化
され、その値を示す絶対値信号がラッチ器（ＬＡＴＣ
Ｈ）２２及び差分器（＋）２３に入力される。ラッチ器
（ＬＡＴＣＨ）２２では、後述するラッチ制御器（ＬＡ
ＴＣＨ−ＣＯＮＴ）２５からの保持制御信号Ｓ３によ
り、レーダーパルス干渉が発生する直前の信号に関する
絶対値レベルを保持する。
【００３０】差分器（＋）２３では、判定器（ＤＥＴＥ
ＣＴ）２４でレーダーパルスの発生を検出可能にするた
め、ラッチ器（ＬＡＴＣＨ）２２から出力される１クロ
ック前の信号レベルとラッチ器（ＬＡＴＣＨ）２２に入
力される現行の信号レベルとの差分値を計算する。この
差分値は判定器（ＤＥＴＥＣＴ）２４に入力され、所定
の閾値との間で比較される。この比較結果が閾値を越え
ていれば、判定器（ＤＥＴＥＣＴ）２４は利得制御器
（ＡＧＣ−ＣＯＮＴ）１４′及びラッチ制御器（ＬＡＴ
ＣＨ−ＣＯＮＴ）２５にレーダーパルス検出信号を出力
する。
ＣＴ）２４でレーダーパルスの発生を検出可能にするた
め、ラッチ器（ＬＡＴＣＨ）２２から出力される１クロ
ック前の信号レベルとラッチ器（ＬＡＴＣＨ）２２に入
力される現行の信号レベルとの差分値を計算する。この
差分値は判定器（ＤＥＴＥＣＴ）２４に入力され、所定
の閾値との間で比較される。この比較結果が閾値を越え
ていれば、判定器（ＤＥＴＥＣＴ）２４は利得制御器
（ＡＧＣ−ＣＯＮＴ）１４′及びラッチ制御器（ＬＡＴ
ＣＨ−ＣＯＮＴ）２５にレーダーパルス検出信号を出力
する。
【００３１】ラッチ制御器（ＬＡＴＣＨ−ＣＯＮＴ）２
５ではレーダーパルス検出信号を受けると、ラッチ器
（ＬＡＴＣＨ）２２に保持制御信号Ｓ３を送出する。こ
の保持制御信号Ｓ３によりラッチ器（ＬＡＴＣＨ）２２
はレーダーパルス発生直前の信号レベルを保持する。こ
こで、レーダーパルスの継続時間中は差分器（＋）２３
からの絶対値信号の差分値出力は常に閾値を越えている
ので、ラッチ器（ＬＡＴＣＨ）２２は先の信号レベルを
保持し続ける。
５ではレーダーパルス検出信号を受けると、ラッチ器
（ＬＡＴＣＨ）２２に保持制御信号Ｓ３を送出する。こ
の保持制御信号Ｓ３によりラッチ器（ＬＡＴＣＨ）２２
はレーダーパルス発生直前の信号レベルを保持する。こ
こで、レーダーパルスの継続時間中は差分器（＋）２３
からの絶対値信号の差分値出力は常に閾値を越えている
ので、ラッチ器（ＬＡＴＣＨ）２２は先の信号レベルを
保持し続ける。
【００３２】一方、レーダーパルスが中断すると、差分
器（ＬＡＴＣＨ）２３からの絶対値信号の差分値出力は
閾値より小さくなり、判定器（ＤＥＴＥＣＴ）２４はレ
ーダーパルス検出信号の出力を止めることになる。この
結果、ラッチ制御器（ＬＡＴＣＨ−ＣＯＮＴ）２５はラ
ッチ器（ＬＡＴＣＨ）２２にクリア信号を送出する。こ
うして、ラッチ器（ＬＡＴＣＨ）２２は再び新たな絶対
値に対する保持を開始できるようになる。
器（ＬＡＴＣＨ）２３からの絶対値信号の差分値出力は
閾値より小さくなり、判定器（ＤＥＴＥＣＴ）２４はレ
ーダーパルス検出信号の出力を止めることになる。この
結果、ラッチ制御器（ＬＡＴＣＨ−ＣＯＮＴ）２５はラ
ッチ器（ＬＡＴＣＨ）２２にクリア信号を送出する。こ
うして、ラッチ器（ＬＡＴＣＨ）２２は再び新たな絶対
値に対する保持を開始できるようになる。
【００３３】尚、ラッチ制御器（ＬＡＴＣＨ−ＣＯＮ
Ｔ）２５は、差分値が所定の閾値を越える時間，即ち、
レーダーパルス継続時間を計数（カウント）し、この計
数値の結果が所定の計数値を越えた場合には保持解除信
号（クリア信号）をラッチ器（ＬＡＴＣＨ）２２に送出
する働きを有する。これは電源入力時等にラッチ器（Ｌ
ＡＴＣＨ）２２が無入力等の異常な差分値の状態を保持
し続けるのを解除（防止）した上で、継続時間が極く短
時間なレーダーパルスの検出を適確に行い得るようにす
るためである。この所定の短時間は、対象となるレーダ
ーパルス干渉のパラメータにより決定される。
Ｔ）２５は、差分値が所定の閾値を越える時間，即ち、
レーダーパルス継続時間を計数（カウント）し、この計
数値の結果が所定の計数値を越えた場合には保持解除信
号（クリア信号）をラッチ器（ＬＡＴＣＨ）２２に送出
する働きを有する。これは電源入力時等にラッチ器（Ｌ
ＡＴＣＨ）２２が無入力等の異常な差分値の状態を保持
し続けるのを解除（防止）した上で、継続時間が極く短
時間なレーダーパルスの検出を適確に行い得るようにす
るためである。この所定の短時間は、対象となるレーダ
ーパルス干渉のパラメータにより決定される。
【００３４】
【発明の効果】以上に説明したように、本発明の復調回
路によれば、レーダーパルス検出器を設けてデジタル復
調信号を常時監視し、レーダーパルスを検出した場合に
は利得制御器にレーダーパルス検出信号を出力して可変
利得器の利得制御を保持して止め、レーダーパルスの中
断と同時に可変利得器の保持を解除して正常な復調信号
を出力させているので、レーダーパルス干渉が発生して
も可変利得器の誤動作が適確に防止され、安定して変調
信号に対する利得制御を行い得るようになる。
路によれば、レーダーパルス検出器を設けてデジタル復
調信号を常時監視し、レーダーパルスを検出した場合に
は利得制御器にレーダーパルス検出信号を出力して可変
利得器の利得制御を保持して止め、レーダーパルスの中
断と同時に可変利得器の保持を解除して正常な復調信号
を出力させているので、レーダーパルス干渉が発生して
も可変利得器の誤動作が適確に防止され、安定して変調
信号に対する利得制御を行い得るようになる。
【図１】本発明の一実施例に係る復調回路を示したブロ
ック図である。
ック図である。
【図２】図１に示す復調回路に備えられるレーダーパル
ス検出器の回路構成例を示したものである。
ス検出器の回路構成例を示したものである。
【図３】従来の復調回路を示したブロック図である。
【図４】図３に示す復調回路に備えられる利得制御器
（ＡＧＣ−ＣＯＮＴ）によるデジタル復調信号のレベル
変動に応じた信号生成処理を説明するために示したもの
である。
（ＡＧＣ−ＣＯＮＴ）によるデジタル復調信号のレベル
変動に応じた信号生成処理を説明するために示したもの
である。
【図５】図３に示す復調回路にレーダーパルス干渉が生
じた場合のタイミングチャートを、（ａ）に示す入力レ
ベルの絶対値と、（ｂ）に示す可変利得器（ＡＧＣ）を
通過した後の信号レベルの絶対値との関係で説明したも
のである。
じた場合のタイミングチャートを、（ａ）に示す入力レ
ベルの絶対値と、（ｂ）に示す可変利得器（ＡＧＣ）を
通過した後の信号レベルの絶対値との関係で説明したも
のである。
１ 入力端子 ２ 出力端子 １１ 可変利得器（ＡＧＣ） １２ 復調器（ＤＥＭ） １３ アナログ／デジタル変換器（Ａ／Ｄ） １４，１４′ 利得制御器（ＡＧＣ−ＣＯＮＴ） １５ 積分器（∫） １６ レーダーパルス検出器（ＤＥＴＥＣＴ） ２１ 絶対値器（ＡＢＳ） ２２ ラッチ器（ＬＡＴＣＨ） ２３ 差分器（＋） ２４ 判定器（ＤＥＴＥＣＴ） ２５ ラッチ制御器（ＬＡＴＣＨ−ＣＯＮＴ）
Claims (3)
- 【請求項１】入力された変調信号の利得を利得制御信号
に基づいて制御する可変利得器と、前記可変利得器から
の変調出力を復調してアナログ復調信号を出力する復調
器と、前記アナログ復調信号をデジタル復調信号に変換
出力するアナログ／デジタル変換器と、前記デジタル復
調信号よりレーダーパルスを検出してレーダーパルス検
出信号を出力するレーダーパルス検出器と、前記デジタ
ル復調信号及び前記レーダーパルス検出信号に基づいて
利得制御要素信号を生成する利得制御器と、前記利得制
御要素信号を平滑化して前記利得制御信号を生成する積
分器とを備え、前記レーダーパルス検出器は前記レーダ
ーパルスを検出した場合に前記利得制御器に対してレー
ダーパルス検出信号を出力して前記可変利得器の利得制
御を保持して止め、前記レーダーパルスが中断すると、
前記可変利得器の保持を解除して正常な復調信号を出力
させることを特徴とする復調回路。 - 【請求項２】請求項１記載の復調回路において、前記レ
ーダーパルス検出器は、前記デジタル復調信号のレベル
を絶対値に変換して絶対値信号を出力する絶対値器と、
前記絶対値信号を保持し、且つ該絶対値信号を出力する
ラッチ器と、前記ラッチ器の入力側と出力側とにおいて
前記絶対値信号の差分値をとる差分器と、前記差分値が
所定の閾値を超過している場合に前記レーダーパルス検
出信号を出力する判定器と、前記レーダーパルス検出信
号を受けた場合に前記ラッチ器に保持制御信号を送出し
て該ラッチ器を前記レーダーパルスの発生直前の信号レ
ベルに保持させるラッチ制御器とを含むことを特徴とす
る復調回路。 - 【請求項３】請求項２記載の復調回路において、前記ラ
ッチ制御器は、前記差分値が所定の閾値を越える時間を
計数し、該計数の結果が所定の計数値を越えた場合には
前記ラッチ器に保持解除信号を送出して該ラッチ器の保
持状態を解除することを特徴とする復調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5147787A JP2661506B2 (ja) | 1993-06-18 | 1993-06-18 | 復調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5147787A JP2661506B2 (ja) | 1993-06-18 | 1993-06-18 | 復調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH077444A JPH077444A (ja) | 1995-01-10 |
| JP2661506B2 true JP2661506B2 (ja) | 1997-10-08 |
Family
ID=15438193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5147787A Expired - Fee Related JP2661506B2 (ja) | 1993-06-18 | 1993-06-18 | 復調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2661506B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7477775B2 (en) | 2003-07-18 | 2009-01-13 | Olympus Corporation | Microscope system |
| US7599671B2 (en) * | 2005-08-08 | 2009-10-06 | Marvell World Trade Ltd. | Radar detection apparatus and method thereof |
| EP2402301A1 (en) | 2010-06-29 | 2012-01-04 | Givaudan SA | 1-hydroxy-octahydroazulenes as fragrances |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6112127A (ja) * | 1984-06-27 | 1986-01-20 | Koden Electronics Co Ltd | 無線受信機 |
-
1993
- 1993-06-18 JP JP5147787A patent/JP2661506B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6112127A (ja) * | 1984-06-27 | 1986-01-20 | Koden Electronics Co Ltd | 無線受信機 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH077444A (ja) | 1995-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4532563B2 (ja) | 光受信器およびその識別閾値生成方法 | |
| US20070291826A1 (en) | Spread spectrum receiver for restoring received symbols with a symbol detection window adjusted in optimal and a method therefor | |
| US6788749B2 (en) | Erasure based instantaneous loop control in a data receiver | |
| US7149263B2 (en) | AGC method and circuit for digital radio receiver | |
| JPH09135280A (ja) | 受信機へのインパルス雑音の影響を減少させる方法および装置 | |
| US20020141517A1 (en) | Automatic gain control method, automatic gain control processor, and demodulator | |
| US6744330B1 (en) | Adaptive analog equalizer | |
| JP2661506B2 (ja) | 復調回路 | |
| US20030026369A1 (en) | Timing recovery in data communication circuits | |
| US5638400A (en) | Receiver | |
| JPH11317782A (ja) | レシ―バ及びモデム用のブラインド自動ゲイン制御システム | |
| JP4422116B2 (ja) | Ａｇｃ制御方法及びａｇｃ回路 | |
| JPH03179838A (ja) | 信号検出方式 | |
| JP3980486B2 (ja) | 周波数オフセット推定器 | |
| JP4171191B2 (ja) | Ａｇｃ制御方法及びａｇｃ回路 | |
| JP4350192B2 (ja) | 利得制御構成体及び方法 | |
| US4172996A (en) | Squelch circuit | |
| US6865378B2 (en) | Radio reception apparatus and high speed equalization processing method therefor | |
| JP3184425B2 (ja) | 無線切替制御方法及び装置 | |
| US7148743B2 (en) | Demodulation device for reacquiring a modulated signal if reception is interrupted | |
| JP2727926B2 (ja) | 復調装置 | |
| EP3731478A2 (en) | Acquisition of a data packet having a short preamble | |
| JPH0918533A (ja) | バースト信号用ａｇｃ回路 | |
| JPH07250048A (ja) | 無線回線切替方法 | |
| JP2007036639A (ja) | Ｏｆｄｍ復調器および自動利得制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19960716 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970513 |
|
| LAPS | Cancellation because of no payment of annual fees |