JP2661305B2 - 集積回路 - Google Patents
集積回路Info
- Publication number
- JP2661305B2 JP2661305B2 JP2013046A JP1304690A JP2661305B2 JP 2661305 B2 JP2661305 B2 JP 2661305B2 JP 2013046 A JP2013046 A JP 2013046A JP 1304690 A JP1304690 A JP 1304690A JP 2661305 B2 JP2661305 B2 JP 2661305B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- serial number
- serial
- input
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はシリアル・バス・インタフェース用の集積回
路に関する。
路に関する。
従来より、シリアル・バス・インタフェース用の集積
回路はシリアル・バスに接続された装置一つに一つずつ
使われている。シリアル・バスに接続された各装置内の
各シリアル・バス・インタフェース用の集積回路はそれ
ぞれ固有のアドレスを持つ。各装置内の集積回路が通信
を開始するときには、シリアル・バスに信号がのってお
らず、バスが空いていることを確認したのち、通信の開
始信号をまず、バスに出力し、パスに接続されている各
装置に通信がこれから始まることを通知する。ひきつづ
いて自局のアドレスをマスター・アドレスとして、また
通信の相手局のアドレスをスレーブ・アドレスとしてバ
スに送ることにより送信局の受信局を特定し通信を行
う。シリアル・バスに接続された各装置内の各集積回路
はそれぞれ自局のアドレスをあらかじめ決定し、電源を
遮断したときでも自局アドレスを保持しなくてはならな
いために、自局アドレス決定用の端子を有し、この端子
の接続によって自局アドレスを決定するか、各装置ごと
にその通信用の集積回路の内部または、外部に不揮発性
メモリーを持たせておきその不揮発性のメモリにあらか
じめ自局アドレスを書き込んでおくことにより、自局ア
ドレスを決定する。
回路はシリアル・バスに接続された装置一つに一つずつ
使われている。シリアル・バスに接続された各装置内の
各シリアル・バス・インタフェース用の集積回路はそれ
ぞれ固有のアドレスを持つ。各装置内の集積回路が通信
を開始するときには、シリアル・バスに信号がのってお
らず、バスが空いていることを確認したのち、通信の開
始信号をまず、バスに出力し、パスに接続されている各
装置に通信がこれから始まることを通知する。ひきつづ
いて自局のアドレスをマスター・アドレスとして、また
通信の相手局のアドレスをスレーブ・アドレスとしてバ
スに送ることにより送信局の受信局を特定し通信を行
う。シリアル・バスに接続された各装置内の各集積回路
はそれぞれ自局のアドレスをあらかじめ決定し、電源を
遮断したときでも自局アドレスを保持しなくてはならな
いために、自局アドレス決定用の端子を有し、この端子
の接続によって自局アドレスを決定するか、各装置ごと
にその通信用の集積回路の内部または、外部に不揮発性
メモリーを持たせておきその不揮発性のメモリにあらか
じめ自局アドレスを書き込んでおくことにより、自局ア
ドレスを決定する。
上述した従来の集積回路では各装置ごとに端子の接続
が異なってしまいその設定が面倒であったり、各装置ご
とに不揮発性のメモリが必要であるためにコストが高く
なってしまっていた。
が異なってしまいその設定が面倒であったり、各装置ご
とに不揮発性のメモリが必要であるためにコストが高く
なってしまっていた。
本発明の集積回路は、製造時に個別のシリアル番号を
該ヒューズROMと、通信時にヒューズROMに書き込まれた
シリアル番号がシリアル・バス・インタフェースから入
力したデータと一致するかどうかを比較する手段とを有
している。
該ヒューズROMと、通信時にヒューズROMに書き込まれた
シリアル番号がシリアル・バス・インタフェースから入
力したデータと一致するかどうかを比較する手段とを有
している。
本発明では集積回路内部のヒューズROMに集積回路の
製造番号を記録しており、この製造番号をそのまま自局
アドレスとするか、この製造番号を基に自局アドレスを
決定することにより、自局アドレス設定用の端子や、各
装置ごとに自局アドレス記憶用の不揮発性メモリを有し
なくても自局アドレスが決定できる。
製造番号を記録しており、この製造番号をそのまま自局
アドレスとするか、この製造番号を基に自局アドレスを
決定することにより、自局アドレス設定用の端子や、各
装置ごとに自局アドレス記憶用の不揮発性メモリを有し
なくても自局アドレスが決定できる。
次に本発明について図面を参照して説明する。
第１図は本発明の第１実施例のブロック図、第２図は
第１図のヒューズROM部の回路図である。
第１図のヒューズROM部の回路図である。
第１図においてシリアル・バス接続端子11,12は直接
シリアル・バスに接続される。第１図の回路は半二重非
同期通信方式の回路であるので入力動作と出力動作は同
時には行えず、入力モードと出力モードがある。入力モ
ードでは入力した信号はコンパレータ13によりバスの信
号がデジタル信号に変換され、シフト・レジスタ14に入
力される。シフト・レジスタ14に入力された信号はまと
まったビット数が入力されたところで内部データ・バス
15を介してシーケンス・コントローラ16により処理され
る。出力モードではシーケンス・コントローラ16により
リセットされたシフト・レジスタ14の出力信号はドライ
バー18によってバスのドライブ信号に変換され、シリア
ル・バス出力端子11,12より出力される。入出力される
信号には、バスにつながらている他の装置を制御したり
されたりするか、入出力するデータの入出力方向や性質
を決定するコマンドや、バスに接続されている装置との
間で入出力するデータそのものが含まれる。又、通信の
開始時にはシリアル・バス入力端子11,12からはシリア
ル番号が入力され、シーケンス・コントローラ16はシリ
アル・バス入力端子11,12から入力されたシリアル番号
がヒューズROM17にあらかじめ書き込まれているシリア
ル番号と一致するかどうか比較する。もし、ふたつのシ
リアル番号が一致していたならば相手局からの通信は自
局に対するものだと認識し、相手局との間で送受信を行
う。もし、ふたつのシリアル番号が異なっていた場合に
は相手局からの通信は自局に対するものではないので無
視する。このヒューズROM17には集積回路の製造番号が
あらかじめ、書き込まれており、同一番号はふたつと存
在しないように設定される。ヒューズROMの回路を第２
図を用いて説明すると、集積回路の製造工程の前工程
（拡散工程）が終了後、後工程（組立工程）の前にポリ
シリ・ヒューズ21a〜ｅは切断される。切断方法として
はポリシリ・ヒューズ21a〜ｅの内、切断されるヒュー
ズはそれぞれ対応するヒューズROM切断用端子22a〜ｅに
高電圧をかけ、ポリシリヒューズ21a〜ｅに大電流を流
すことにより溶断される。この時リード・モード信号24
はロウ・レベルであるのでスイッチ23a〜ｅはオフ状態
に設定されヒューズROMラッチ25a〜ｅには電流は流れな
い。また、ヒューズROM切断用端子22a〜ｅはポリシリヒ
ューズの切断時にしか必要でなく、集積回路のパッケー
ジの外に出ていない。また、通信時にヒューズROMの内
容を読む場合はまず最初にヒューズROMラッチ25a〜ｅは
イニシャライズ信号26が一度ハイ・レベルに設定される
ことによりポリシリヒューズ21a〜ｅが切断されていれ
ば、ヒューズROM25a〜ｅの出力はハイ・レベルに固定さ
れる。しかし、通信時にはリード・モード信号24はハイ
・レベルであり、スイッチ23a〜ｅはオンしているので
該当するヒューズROMが切断されていない場合にはイニ
シャライズ信号26が立ち下がった後にはポリシリ・ヒュ
ーズ21a〜ｅの一端はVDDに接続されているのでヒューズ
ROMラッチ25a〜ｅの出力はロウレベルとなる。このよう
にして、ポリシリ・ヒューズ21a〜ｅの状態により、ヒ
ューズROMラッチ25a〜ｅの出力は決定される。
シリアル・バスに接続される。第１図の回路は半二重非
同期通信方式の回路であるので入力動作と出力動作は同
時には行えず、入力モードと出力モードがある。入力モ
ードでは入力した信号はコンパレータ13によりバスの信
号がデジタル信号に変換され、シフト・レジスタ14に入
力される。シフト・レジスタ14に入力された信号はまと
まったビット数が入力されたところで内部データ・バス
15を介してシーケンス・コントローラ16により処理され
る。出力モードではシーケンス・コントローラ16により
リセットされたシフト・レジスタ14の出力信号はドライ
バー18によってバスのドライブ信号に変換され、シリア
ル・バス出力端子11,12より出力される。入出力される
信号には、バスにつながらている他の装置を制御したり
されたりするか、入出力するデータの入出力方向や性質
を決定するコマンドや、バスに接続されている装置との
間で入出力するデータそのものが含まれる。又、通信の
開始時にはシリアル・バス入力端子11,12からはシリア
ル番号が入力され、シーケンス・コントローラ16はシリ
アル・バス入力端子11,12から入力されたシリアル番号
がヒューズROM17にあらかじめ書き込まれているシリア
ル番号と一致するかどうか比較する。もし、ふたつのシ
リアル番号が一致していたならば相手局からの通信は自
局に対するものだと認識し、相手局との間で送受信を行
う。もし、ふたつのシリアル番号が異なっていた場合に
は相手局からの通信は自局に対するものではないので無
視する。このヒューズROM17には集積回路の製造番号が
あらかじめ、書き込まれており、同一番号はふたつと存
在しないように設定される。ヒューズROMの回路を第２
図を用いて説明すると、集積回路の製造工程の前工程
（拡散工程）が終了後、後工程（組立工程）の前にポリ
シリ・ヒューズ21a〜ｅは切断される。切断方法として
はポリシリ・ヒューズ21a〜ｅの内、切断されるヒュー
ズはそれぞれ対応するヒューズROM切断用端子22a〜ｅに
高電圧をかけ、ポリシリヒューズ21a〜ｅに大電流を流
すことにより溶断される。この時リード・モード信号24
はロウ・レベルであるのでスイッチ23a〜ｅはオフ状態
に設定されヒューズROMラッチ25a〜ｅには電流は流れな
い。また、ヒューズROM切断用端子22a〜ｅはポリシリヒ
ューズの切断時にしか必要でなく、集積回路のパッケー
ジの外に出ていない。また、通信時にヒューズROMの内
容を読む場合はまず最初にヒューズROMラッチ25a〜ｅは
イニシャライズ信号26が一度ハイ・レベルに設定される
ことによりポリシリヒューズ21a〜ｅが切断されていれ
ば、ヒューズROM25a〜ｅの出力はハイ・レベルに固定さ
れる。しかし、通信時にはリード・モード信号24はハイ
・レベルであり、スイッチ23a〜ｅはオンしているので
該当するヒューズROMが切断されていない場合にはイニ
シャライズ信号26が立ち下がった後にはポリシリ・ヒュ
ーズ21a〜ｅの一端はVDDに接続されているのでヒューズ
ROMラッチ25a〜ｅの出力はロウレベルとなる。このよう
にして、ポリシリ・ヒューズ21a〜ｅの状態により、ヒ
ューズROMラッチ25a〜ｅの出力は決定される。
第３図は本発明の第１実施例のブロック図である。
第３図の回路は外部から見た場合はシリアル・バス・
インタフェースを持ったメモリーとしてアクセスでき
る。外部からアクセスする場合はまず第一にヒューズRO
M37のシリアル番号を装置アドレスとしてシリアル・バ
ス接続端子31,32より入力する。シリアル・バス接続端
子31,32からコンパレータ33を通ってシフト・レジスタ3
4に入力された装置アドレスは内部データ・バス35を介
してヒューズROM39から読みだされたシリアル番号と一
致検出回路39により比較される。もし、ふたつのシリア
ル番号が一致した場合にはリード・ライト・イネーブル
信号310はアクティブになり、以後データ・メモリ36は
コンパレータア33,ドライバー38,シフト・レジスタ34,
内部データ・バス35を介してシリアル・バス接続端子3
1,32からデータ・メモリ36のアドレスの入力及びデータ
の入出力を行う。一方、ふたつのシリアル番号が一致し
ない場合にはリード・イネーブル信号310はインアクテ
ィブになり、以後のデータの入出力が禁止される。
インタフェースを持ったメモリーとしてアクセスでき
る。外部からアクセスする場合はまず第一にヒューズRO
M37のシリアル番号を装置アドレスとしてシリアル・バ
ス接続端子31,32より入力する。シリアル・バス接続端
子31,32からコンパレータ33を通ってシフト・レジスタ3
4に入力された装置アドレスは内部データ・バス35を介
してヒューズROM39から読みだされたシリアル番号と一
致検出回路39により比較される。もし、ふたつのシリア
ル番号が一致した場合にはリード・ライト・イネーブル
信号310はアクティブになり、以後データ・メモリ36は
コンパレータア33,ドライバー38,シフト・レジスタ34,
内部データ・バス35を介してシリアル・バス接続端子3
1,32からデータ・メモリ36のアドレスの入力及びデータ
の入出力を行う。一方、ふたつのシリアル番号が一致し
ない場合にはリード・イネーブル信号310はインアクテ
ィブになり、以後のデータの入出力が禁止される。
第４図は本発明の第３実施例のブロック図、第５図ア
ドレス設定手順のフローチャートである。
ドレス設定手順のフローチャートである。
まず、第１図の回路の動作の概略から説明する。第１
図においてシリアル・バス接続端子101,102は直接シリ
アル・バスに接続される。第１図の回路は半二重非同期
通信方式の回路であるので入力動作と出力動作は同時に
は行えず、入力モードと出力モードがある。入力モード
では入力した信号はコンパレータ103によりシリアル・
バス上の信号がデジタル信号に変換され、シフト・レジ
スタ104に入力される。シフト・レジスタ104に入力され
た信号はまとまったビット数が入力されたところで内部
データ・バス105を介してシーケンス・コントローラ106
によりコマンドとデータに分解され、データは出力バッ
ファー107を介して出力端子108a〜ｃより出力され、サ
ブ・ユニットの制御に使用される。出力モードではシー
ケンス・コントローラー106により入力端子109a〜ｃか
ら入力バッファー110を介して入力されたサブ・ユニッ
ト内の状態はシフト・レジスタ104にセットされ、その
出力信号はドライバー111によってバスのドライブ信号
に変換され、シリアル・バス接続端子101,102より出力
される。
図においてシリアル・バス接続端子101,102は直接シリ
アル・バスに接続される。第１図の回路は半二重非同期
通信方式の回路であるので入力動作と出力動作は同時に
は行えず、入力モードと出力モードがある。入力モード
では入力した信号はコンパレータ103によりシリアル・
バス上の信号がデジタル信号に変換され、シフト・レジ
スタ104に入力される。シフト・レジスタ104に入力され
た信号はまとまったビット数が入力されたところで内部
データ・バス105を介してシーケンス・コントローラ106
によりコマンドとデータに分解され、データは出力バッ
ファー107を介して出力端子108a〜ｃより出力され、サ
ブ・ユニットの制御に使用される。出力モードではシー
ケンス・コントローラー106により入力端子109a〜ｃか
ら入力バッファー110を介して入力されたサブ・ユニッ
ト内の状態はシフト・レジスタ104にセットされ、その
出力信号はドライバー111によってバスのドライブ信号
に変換され、シリアル・バス接続端子101,102より出力
される。
次に自局アドレスの設定方法を説明する。かかる設定
は、第７図のように各ユニット間がバス503で相互接続
されて行なわれる。各サブユニットは第４図のICをも
つ。まず、ヒューズROM112に設定されるシリアル番号は
サブ・ユニット502a〜502dのシリアル・バス・インタフ
ェース用の集積回路一個づつ同一番号が二度と重ならな
い様集積回路の製造時に設定される。このシリアル番号
は集積回路の製造番号と考えてもよい。直接シリアル番
号を各サブ・ユニットの通信アドレスとするとアドレス
の桁数が大きくなって通信効率が落ちるのでこれの対策
としては、シリアル番号と通信アドレスの変換テーブル
をメイン・ユニット501の不揮発性読み書きメモリーに
持たせ、それぞれのシリアル番号に対する通信アドレス
をメイン・ユニットから配布することにより解決でき
る。第５図はそのサブ・ユニットのアドレス設定手順の
フローチャートである。まず、最初にサブ・ユニットが
電源投入されバス・システムに接続されたとき、サブ・
ユニットはメイン・ユニットに対して自局のシリアル番
号を送信する。第４図におてはパワー・オン・リセット
回路113が電源の投入を検出したことによってリセット
される接続検出回路114がシリアル・バス接続端子101,1
02の状態をコンパレータ103を介してモニターし、シリ
アル・バスに正しく接続されていることを確認するとヒ
ューズROM112の内容をシリアル・バス接続端子101,102
から出力する。メイン・ユニットはシリアル番号を受信
するとメイン・ユニット内の変換テーブルを参照し、受
信したシリアル番号と同一のシリアル番号がなければ変
換テーブルに新たに受信したシリアル番号とそれに対応
して新しいアドレスを設定する。次にマスター・ユニッ
トは受信したシリアル番号に対応するアドレスを受信し
たシリアル番号とともにサブ・ユニットに向けて送信す
る。サブ・ユニットは受信したシリアル番号を自局のシ
リアル番号と比較し、一致していたならばシリアル番号
と同一フレームに乗せられてくる配布アドレスを自局ア
ドレスとして設定する。第４図においてはシーケンス・
コントローラ106はシリアル・バス接続端子101,102から
入力したデータをヒューズROM112の内容と比較し、一致
していたならばあらかじめ通信プロトコルで定められた
タイミングでシリアル・バス接続端子101,102から入力
したデータを自局アドレス・レジスタ115に書き込む。
一度、自局アドレスが設定されれば後は電源が切断され
ない限り、サブ・ユニットは自局アドレス・レジスタ11
5の内容を自局アドレスとして通信を行えばよく、シリ
アル番号の送受信は必要ない。
は、第７図のように各ユニット間がバス503で相互接続
されて行なわれる。各サブユニットは第４図のICをも
つ。まず、ヒューズROM112に設定されるシリアル番号は
サブ・ユニット502a〜502dのシリアル・バス・インタフ
ェース用の集積回路一個づつ同一番号が二度と重ならな
い様集積回路の製造時に設定される。このシリアル番号
は集積回路の製造番号と考えてもよい。直接シリアル番
号を各サブ・ユニットの通信アドレスとするとアドレス
の桁数が大きくなって通信効率が落ちるのでこれの対策
としては、シリアル番号と通信アドレスの変換テーブル
をメイン・ユニット501の不揮発性読み書きメモリーに
持たせ、それぞれのシリアル番号に対する通信アドレス
をメイン・ユニットから配布することにより解決でき
る。第５図はそのサブ・ユニットのアドレス設定手順の
フローチャートである。まず、最初にサブ・ユニットが
電源投入されバス・システムに接続されたとき、サブ・
ユニットはメイン・ユニットに対して自局のシリアル番
号を送信する。第４図におてはパワー・オン・リセット
回路113が電源の投入を検出したことによってリセット
される接続検出回路114がシリアル・バス接続端子101,1
02の状態をコンパレータ103を介してモニターし、シリ
アル・バスに正しく接続されていることを確認するとヒ
ューズROM112の内容をシリアル・バス接続端子101,102
から出力する。メイン・ユニットはシリアル番号を受信
するとメイン・ユニット内の変換テーブルを参照し、受
信したシリアル番号と同一のシリアル番号がなければ変
換テーブルに新たに受信したシリアル番号とそれに対応
して新しいアドレスを設定する。次にマスター・ユニッ
トは受信したシリアル番号に対応するアドレスを受信し
たシリアル番号とともにサブ・ユニットに向けて送信す
る。サブ・ユニットは受信したシリアル番号を自局のシ
リアル番号と比較し、一致していたならばシリアル番号
と同一フレームに乗せられてくる配布アドレスを自局ア
ドレスとして設定する。第４図においてはシーケンス・
コントローラ106はシリアル・バス接続端子101,102から
入力したデータをヒューズROM112の内容と比較し、一致
していたならばあらかじめ通信プロトコルで定められた
タイミングでシリアル・バス接続端子101,102から入力
したデータを自局アドレス・レジスタ115に書き込む。
一度、自局アドレスが設定されれば後は電源が切断され
ない限り、サブ・ユニットは自局アドレス・レジスタ11
5の内容を自局アドレスとして通信を行えばよく、シリ
アル番号の送受信は必要ない。
第６図は本発明の第４実施例のブロック図である。
第６図の回路は外部から見た場合はシリアル・バス・
インタフェースを持ったメモリーとしてアクセスでき
る。この実施例ではシリアル番号をそのままサブ・ユニ
ットのアドレスとする。その場合はサブ・ユニットが電
源投入されバス・システムに接続されたとき、サブ・ユ
ニットはヒューズROM407の内容をシフト・レジスタ404
にセットし、ドライバー413を介してシリアル・バス接
続端子401,402より出力することにより自局のシリアル
番号を送信する。メイン・ユニットはこのメモリー・サ
ブ・ユニットからのシリアル番号すなわちサブ・ユニッ
トのアドレスを受信することによってどのアドレスにサ
ブ・ユニットのメモリーがあるか知ることが出来る。メ
イン・ユニットからサブ・ユニットのメモリーをアクセ
スする場合はまず第一にヒューズROM407のシリアル番号
をサブ・ユニット・アドレスとしてシリアル・バス接続
端子401,402より入力する。シリアル・バス接続端子40
1,402からのコンパレータ403を通ってシフト・レジスタ
404に入力されたサブ・ユニット・アドレスは内部デー
タ・バス405を介してヒューズROM407から読みだされた
シリアル番号と一致検出回路408により比較される。も
し、ふたつのシリアル番号が一致した場合にはリード・
ライト・イネーブル信号409はアクティブとなり、以後
データ・メモリ406はコンパレータ403、ドライバー41
3、シフト・レジスタ404、内部データ・バス405を介し
てシリアル・バス接続端子401,402からデータ・メモリ4
06のアドレスの入力及びデータの入出力を行う。一方、
ふたつのシリアル番号が一致しない場合にはリード・イ
ネーブル信号409はインアクティブになり、以後のデー
タの入出力が禁止される。この回路をシリアル・バス上
のサブ・ユニットとすることによりサブ・ユニット内に
アドレス設定用の端子を設ける事無く、バス上にこのメ
モリー・サブ・ユニットをただ接続することにより、い
くらでもメモリーを拡張できる。
インタフェースを持ったメモリーとしてアクセスでき
る。この実施例ではシリアル番号をそのままサブ・ユニ
ットのアドレスとする。その場合はサブ・ユニットが電
源投入されバス・システムに接続されたとき、サブ・ユ
ニットはヒューズROM407の内容をシフト・レジスタ404
にセットし、ドライバー413を介してシリアル・バス接
続端子401,402より出力することにより自局のシリアル
番号を送信する。メイン・ユニットはこのメモリー・サ
ブ・ユニットからのシリアル番号すなわちサブ・ユニッ
トのアドレスを受信することによってどのアドレスにサ
ブ・ユニットのメモリーがあるか知ることが出来る。メ
イン・ユニットからサブ・ユニットのメモリーをアクセ
スする場合はまず第一にヒューズROM407のシリアル番号
をサブ・ユニット・アドレスとしてシリアル・バス接続
端子401,402より入力する。シリアル・バス接続端子40
1,402からのコンパレータ403を通ってシフト・レジスタ
404に入力されたサブ・ユニット・アドレスは内部デー
タ・バス405を介してヒューズROM407から読みだされた
シリアル番号と一致検出回路408により比較される。も
し、ふたつのシリアル番号が一致した場合にはリード・
ライト・イネーブル信号409はアクティブとなり、以後
データ・メモリ406はコンパレータ403、ドライバー41
3、シフト・レジスタ404、内部データ・バス405を介し
てシリアル・バス接続端子401,402からデータ・メモリ4
06のアドレスの入力及びデータの入出力を行う。一方、
ふたつのシリアル番号が一致しない場合にはリード・イ
ネーブル信号409はインアクティブになり、以後のデー
タの入出力が禁止される。この回路をシリアル・バス上
のサブ・ユニットとすることによりサブ・ユニット内に
アドレス設定用の端子を設ける事無く、バス上にこのメ
モリー・サブ・ユニットをただ接続することにより、い
くらでもメモリーを拡張できる。
以上説明したように本発明によれば、集積回路内部の
ヒューズROMに集積回路の製造番号を記録し、この製造
番号を基に自局アドレスを決定することにより自局アド
レス設定用の端子や不揮発性メモリを有しなくても自局
アドレスが決定できる。
ヒューズROMに集積回路の製造番号を記録し、この製造
番号を基に自局アドレスを決定することにより自局アド
レス設定用の端子や不揮発性メモリを有しなくても自局
アドレスが決定できる。
第１図は本発明の第１実施例図、第２図は第１図のヒュ
ーズROMの構成図、第３図は第２実施例図、第４図は第
３実施例図、第５図はアドレス設定フローチャート、第
６図は第４実施例図、第７図は通信システム図である。
ーズROMの構成図、第３図は第２実施例図、第４図は第
３実施例図、第５図はアドレス設定フローチャート、第
６図は第４実施例図、第７図は通信システム図である。
Claims (1)
- 【請求項１】シリアル・バスにそれぞれ接続されたメイ
ンユニット及びサブユニットを含み、前記メインユニッ
トは前記シリアル・バスを介して前記サブユニットから
送信されたシリアル番号を受信する手段と、前記送信さ
れたシリアル番号に対応し前記シリアル番号よりも桁数
の小さいアドレスを発生するアドレス変換手段と、前記
サブユニットに対して前記シリアルバスを介して前記ア
ドレスを送付する手段とを有し、前記サブユニットは製
造時に個別につけられた製造番号を前記シリアル番号と
して記憶するヒューズROMと、前記シリアル番号を前記
シリアル・バスも介して前記メインユニットに送信する
手段と、前記シリアル・バスも介して前記メインユニッ
トから送信された前記アドレスを受け自局アドレスとし
て設定する手段とを有することを特徴とする集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013046A JP2661305B2 (ja) | 1990-01-22 | 1990-01-22 | 集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013046A JP2661305B2 (ja) | 1990-01-22 | 1990-01-22 | 集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03216752A JPH03216752A (ja) | 1991-09-24 |
| JP2661305B2 true JP2661305B2 (ja) | 1997-10-08 |
Family
ID=11822179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013046A Expired - Lifetime JP2661305B2 (ja) | 1990-01-22 | 1990-01-22 | 集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2661305B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06342398A (ja) * | 1993-06-01 | 1994-12-13 | Fuoratsukusu:Kk | 入出力用メモリ空間の割り付け方法及びその装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5971526A (ja) * | 1982-10-18 | 1984-04-23 | Nec Corp | マイクロコンピユ−タ・システム |
| JPS61105788A (ja) * | 1984-10-26 | 1986-05-23 | Furuno Electric Co Ltd | マイクロコンピユ−タシステムのアドレス選択回路 |
| JPS62103744A (ja) * | 1985-10-31 | 1987-05-14 | Toshiba Corp | 半導体記憶装置 |
-
1990
- 1990-01-22 JP JP2013046A patent/JP2661305B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03216752A (ja) | 1991-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5974475A (en) | Method for flexible multiple access on a serial bus by a plurality of boards | |
| US6567476B2 (en) | Data synchronisation process, and transmission and reception interfaces | |
| US20080270654A1 (en) | Bus System for Selectively Controlling a Plurality of Identical Slave Circuits Connected to the Bus and Method Therefore | |
| JPH09271099A (ja) | インターフェイス装置 | |
| US4843539A (en) | Information transfer system for transferring binary information | |
| JPH09503610A (ja) | データストリームモード切換機能を備えたメモリ装置 | |
| US6888733B2 (en) | Multiple chip system including a plurality of non-volatile semiconductor memory devices | |
| US6483183B1 (en) | Integrated circuit (IC) package with a microcontroller having an n-bit bus and up to n-pins coupled to the microcontroller | |
| US7231467B2 (en) | Method and apparatus for providing an inter integrated circuit interface with an expanded address range and efficient priority-based data throughput | |
| KR100390058B1 (ko) | 주국과적어도하나의종국을갖는통신시스템 | |
| US11308021B2 (en) | Methods and apparatus for using an addressable serial peripheral interface | |
| KR20010053365A (ko) | 디바이스간 직렬 버스 프로토콜 | |
| US6523121B1 (en) | Bus system with a reduced number of lines | |
| JP2661305B2 (ja) | 集積回路 | |
| US5163049A (en) | Method for assuring data-string-consistency independent of software | |
| US6505304B1 (en) | Timer apparatus which can simultaneously control a plurality of timers | |
| US4910509A (en) | Bus expander for digital TV receiver | |
| US7624315B2 (en) | Adapter card for connection to a data bus in a data processing unit and method for operating a DDR memory module | |
| US6976143B2 (en) | Systems and methods for controlling communication with nonvolatile memory devices | |
| US20040184476A1 (en) | Slave circuit and method for initializing a slave circuit | |
| JP7547079B2 (ja) | マスタスレーブ通信システムおよびその制御方法 | |
| CN112799686B (zh) | 合封芯片及合封芯片烧写方法 | |
| JPH0234518B2 (ja) | ||
| JPH027212B2 (ja) | ||
| KR100216402B1 (ko) | 음성사서함 시스템에서 통신 데이타 처리를 위한 단일 복합형 라인 카드 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080613 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090613 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100613 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100613 Year of fee payment: 13 |