JP2658175B2 - 半導体位置センサ - Google Patents
半導体位置センサInfo
- Publication number
- JP2658175B2 JP2658175B2 JP12009388A JP12009388A JP2658175B2 JP 2658175 B2 JP2658175 B2 JP 2658175B2 JP 12009388 A JP12009388 A JP 12009388A JP 12009388 A JP12009388 A JP 12009388A JP 2658175 B2 JP2658175 B2 JP 2658175B2
- Authority
- JP
- Japan
- Prior art keywords
- impurity region
- layer
- conductivity type
- thin film
- comb
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Length Measuring Devices By Optical Means (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Description
【発明の詳細な説明】 A.産業上の利用分野 本発明は、半導体位置センサ（Position Sensi−tive
Detector:以下PSDと略す）に係り、特に半導体薄膜を
用いた薄膜PSDに関する。
Detector:以下PSDと略す）に係り、特に半導体薄膜を
用いた薄膜PSDに関する。
B.従来の技術 従来のPSDとしては、単結晶シリコンを用いたものと
アモルファスシリコンα−Si等の薄膜半導体を用いたも
のとがあるが、特に大面積でロングストロークのPSDを
低価格で実現するためには、薄膜半導体を用いた薄膜PS
Dが有効である。
アモルファスシリコンα−Si等の薄膜半導体を用いたも
のとがあるが、特に大面積でロングストロークのPSDを
低価格で実現するためには、薄膜半導体を用いた薄膜PS
Dが有効である。
従来のアモルファスシリコンを用いた薄膜PSDを第３
図に示す。
図に示す。
ガラス基板12上に、モリブデン（Mo）電極13が蒸着に
よって形成されている。このモリブデン電極13上には、
プラズマCVD（Chemical Vapor Deposition）を用いて順
次堆積したアモルファスシリコンのＮ層14、Ｉ層15、お
よびＰ層16が形成されている。そしてこれらのアモルフ
ァスシリコンのＮ層14、Ｉ層15、およびＰ層16によって
PINフォトダイオードが形成されている。
よって形成されている。このモリブデン電極13上には、
プラズマCVD（Chemical Vapor Deposition）を用いて順
次堆積したアモルファスシリコンのＮ層14、Ｉ層15、お
よびＰ層16が形成されている。そしてこれらのアモルフ
ァスシリコンのＮ層14、Ｉ層15、およびＰ層16によって
PINフォトダイオードが形成されている。
さらにアモルファスシリコンのＰ層16上には、抵抗層
としてのパラジウム（Pd）薄膜17が、蒸着によって形成
されている。そしてこのパラジウム薄膜17上の両端に
は、光電流分割用のパラジウム対向電極18a,18bが蒸着
によって形成されている。
としてのパラジウム（Pd）薄膜17が、蒸着によって形成
されている。そしてこのパラジウム薄膜17上の両端に
は、光電流分割用のパラジウム対向電極18a,18bが蒸着
によって形成されている。
いま、PINフォトダイオードのPIN接合に逆バイアスを
かけた状態で、パラジウム薄膜17上の任意の位置に光が
照射されると、照射地点下のPIN接合において電子正孔
対が発生し、電子は下側のモリブデン電極13に収集さ
れ、正孔はパラジウム薄膜17を介して対向電極18a,18b
より取り出される。これらの対向電極18a,18bを同一電
位にバイアスすると、対向電極18a,18bより取り出され
る光電流は、光照射地点から対向電極18a,18bまでの電
圧降下が等しくなるように分割される。従って、この分
割された光電流の比から光の照射位置を求めることがで
きる。
かけた状態で、パラジウム薄膜17上の任意の位置に光が
照射されると、照射地点下のPIN接合において電子正孔
対が発生し、電子は下側のモリブデン電極13に収集さ
れ、正孔はパラジウム薄膜17を介して対向電極18a,18b
より取り出される。これらの対向電極18a,18bを同一電
位にバイアスすると、対向電極18a,18bより取り出され
る光電流は、光照射地点から対向電極18a,18bまでの電
圧降下が等しくなるように分割される。従って、この分
割された光電流の比から光の照射位置を求めることがで
きる。
なお上記内容については、「アモルファスSiを用いた
光位置検出素子」（電子通信学会、技術研究報告第84
巻、第159号（1984年）、P.95〜102）に述べられてい
る。
光位置検出素子」（電子通信学会、技術研究報告第84
巻、第159号（1984年）、P.95〜102）に述べられてい
る。
C.発明が解決しようとする問題点 しかしながら、このような従来の薄膜PSDにおいて
は、アモルファスシリコンのＮ層14、Ｉ層15、Ｐ層16、
抵抗層としてのパラジウム薄膜17、およびパラジウム対
向電極18a,18bが積層されている構造となっているた
め、 製造プロセスが複雑化して、低価格化を図ること難し
い、 プラズマCVDを用いて堆積したアモルファスシリコン
にピンホールが発生すると、抵抗層や対向電極を形成す
るパラジウムがピンホールを通ってガラス基板上の電極
に達し、短絡不良が生じる、 シリコンを基板とするICプロセスとのマッチングが良
くない、 等の問題があった。
は、アモルファスシリコンのＮ層14、Ｉ層15、Ｐ層16、
抵抗層としてのパラジウム薄膜17、およびパラジウム対
向電極18a,18bが積層されている構造となっているた
め、 製造プロセスが複雑化して、低価格化を図ること難し
い、 プラズマCVDを用いて堆積したアモルファスシリコン
にピンホールが発生すると、抵抗層や対向電極を形成す
るパラジウムがピンホールを通ってガラス基板上の電極
に達し、短絡不良が生じる、 シリコンを基板とするICプロセスとのマッチングが良
くない、 等の問題があった。
本発明の目的は、このような従来の問題点を解決した
半導体位置センサを提供することにある。
半導体位置センサを提供することにある。
D.問題点を解決するための手段 一実施例を示す第１図を用いて本発明を説明すると、
本発明に係る半導体位置センサは、半導体基板１表面の
絶縁層２上に櫛状に形成された第１導電形の不純物領域
５と、この第１導電形の不純物領域５に対向して絶縁層
２上に櫛状に形成された第２導電形の不純物領域７と、
第１導電形の不純物領域５に接続されたバイアス用電極
11cと、第２導電形の不純物領域７を構成する柄部7bの
長手方向の両端に配設された一対の出力用電極11a,11b
とを有し、第１導電形の不純物領域５の歯部5aと第２導
電形の不純物領域７の歯部7aとが上記長手方向に交互に
配設されて成る。
本発明に係る半導体位置センサは、半導体基板１表面の
絶縁層２上に櫛状に形成された第１導電形の不純物領域
５と、この第１導電形の不純物領域５に対向して絶縁層
２上に櫛状に形成された第２導電形の不純物領域７と、
第１導電形の不純物領域５に接続されたバイアス用電極
11cと、第２導電形の不純物領域７を構成する柄部7bの
長手方向の両端に配設された一対の出力用電極11a,11b
とを有し、第１導電形の不純物領域５の歯部5aと第２導
電形の不純物領域７の歯部7aとが上記長手方向に交互に
配設されて成る。
E.作用 第１および第２の導電形の不純物領域５および７の歯
部5a,7aにより横形フォトダイオードが形成され、一対
の電極11a,11b間に光スポットが照射されると第１およ
び第２の導電形の不純物領域５および７内に光電流が発
生する。この光電流は、第２の導電形の不純物領域７の
柄部7bにより分割されて一対の電極11a,11bから取り出
される。横形フォトダイオードなので、従来の縦形フォ
トダイオードに見られたピンホールによる精度の低下が
防止される。また、従来のIC製造プロセスをそのまま使
うことができ、廉価な半導体位置センサが得られる。
部5a,7aにより横形フォトダイオードが形成され、一対
の電極11a,11b間に光スポットが照射されると第１およ
び第２の導電形の不純物領域５および７内に光電流が発
生する。この光電流は、第２の導電形の不純物領域７の
柄部7bにより分割されて一対の電極11a,11bから取り出
される。横形フォトダイオードなので、従来の縦形フォ
トダイオードに見られたピンホールによる精度の低下が
防止される。また、従来のIC製造プロセスをそのまま使
うことができ、廉価な半導体位置センサが得られる。
なお、本発明の構成を説明する上記Ｄ項およびＥ項で
は、本発明を分かり易くするために実施例の図を用いた
が、これにより本発明が実施例に限定されるものではな
い。
は、本発明を分かり易くするために実施例の図を用いた
が、これにより本発明が実施例に限定されるものではな
い。
F.実施例 本発明に係る薄膜PSDの一実施例を、第１図および第
２図を用いて説明する。第１図は本実施例に係る薄膜PS
Dの平面を、第２図はそのＡ−Ａ′線断面を、それぞれ
示す。
２図を用いて説明する。第１図は本実施例に係る薄膜PS
Dの平面を、第２図はそのＡ−Ａ′線断面を、それぞれ
示す。
シリコン基板からなる半導体基板１上に、シリコン酸
化膜からなる絶縁層２を介して、単層の多結晶シリコン
層３が形成されている。そしてこの多結晶シリコン層３
は、PSG（Phospho Silicate Glass）からなる層間絶縁
層４によって覆われている。
化膜からなる絶縁層２を介して、単層の多結晶シリコン
層３が形成されている。そしてこの多結晶シリコン層３
は、PSG（Phospho Silicate Glass）からなる層間絶縁
層４によって覆われている。
また、多結晶シリコン層３には、N+不純物領域５、N-
不純物領域６、P+不純物領域7a、およびＰ形不純物領域
7bが形成されている。そしてこのN+不純物領域５は歯部
5aと柄部5bから成る櫛状に形成されており、P+不純物領
域7aおよびＰ形不純物領域7bもまた櫛状に形成され、P+
不純物領域7aは櫛の歯の部分を構成し、Ｐ形不純物領域
7bは、抵抗領域として、櫛の歯を連結する柄の部分を構
成している。
不純物領域６、P+不純物領域7a、およびＰ形不純物領域
7bが形成されている。そしてこのN+不純物領域５は歯部
5aと柄部5bから成る櫛状に形成されており、P+不純物領
域7aおよびＰ形不純物領域7bもまた櫛状に形成され、P+
不純物領域7aは櫛の歯の部分を構成し、Ｐ形不純物領域
7bは、抵抗領域として、櫛の歯を連結する柄の部分を構
成している。
そして第１図に示されるように、櫛状のN+不純物領域
５と櫛状のP+不純物領域7aおよびＰ形不純物領域7bとは
対向しており、さらに、N+不純物領域５の櫛の歯部5aと
Ｐ形およびP+形不純物領域からなる櫛の歯部であるP+不
純物領域7aとが互いに噛み合うように配置されている。
そしてこの互いに噛み合っているN+不純物領域５の櫛の
歯部5aとP+不純物領域7a（P+形およびＰ形不純物領域に
よる櫛の歯の部分）とに挟まれた中間域にN-不純物領域
６が設けられている。このようにして多結晶シリコン層
３には、N+不純物領域５、N-不純物領域６、およびP+不
純物領域7aから構成され、ラテラルなP+N-N+接合を有す
る横形フォトダイオードが形成されている。
５と櫛状のP+不純物領域7aおよびＰ形不純物領域7bとは
対向しており、さらに、N+不純物領域５の櫛の歯部5aと
Ｐ形およびP+形不純物領域からなる櫛の歯部であるP+不
純物領域7aとが互いに噛み合うように配置されている。
そしてこの互いに噛み合っているN+不純物領域５の櫛の
歯部5aとP+不純物領域7a（P+形およびＰ形不純物領域に
よる櫛の歯の部分）とに挟まれた中間域にN-不純物領域
６が設けられている。このようにして多結晶シリコン層
３には、N+不純物領域５、N-不純物領域６、およびP+不
純物領域7aから構成され、ラテラルなP+N-N+接合を有す
る横形フォトダイオードが形成されている。
また抵抗領域としてのＰ形不純物領域7bの両端には、
電極とのコンタクトを取るためのP+不純物領域9a,9bが
それぞれ設けられている。これらのP+不純物領域9a,9b
上の層間絶縁層４には、それぞれコンタクトホール10a,
10bが開孔され、P+不純物領域9a,9bがそれぞれ出力用の
金属電極11a,11bに接続されている。そして金属電極11
a,11bは、それぞれ増幅器20,21を介して和演算回路23お
よび差演算回路22に接続され、両演算回路22,23の出力
は割算器24に接続される。同様に、櫛状のN+不純物領域
５の連結部分にもコンタクトホール10cが開孔され、N+
不純物領域５がバイアス用の金属電極11cに接続され、
金属電極11cには＋Ｖ電源が接続される。すなわちこのP
N接合は逆バイアスされている。
電極とのコンタクトを取るためのP+不純物領域9a,9bが
それぞれ設けられている。これらのP+不純物領域9a,9b
上の層間絶縁層４には、それぞれコンタクトホール10a,
10bが開孔され、P+不純物領域9a,9bがそれぞれ出力用の
金属電極11a,11bに接続されている。そして金属電極11
a,11bは、それぞれ増幅器20,21を介して和演算回路23お
よび差演算回路22に接続され、両演算回路22,23の出力
は割算器24に接続される。同様に、櫛状のN+不純物領域
５の連結部分にもコンタクトホール10cが開孔され、N+
不純物領域５がバイアス用の金属電極11cに接続され、
金属電極11cには＋Ｖ電源が接続される。すなわちこのP
N接合は逆バイアスされている。
このような薄膜PSDをＡ−Ａ′線断面に沿ってみる
と、第２図に示されるように、多結晶シリコン層３には
N+不純物領域５、N-不純物領域６、およびP+不純物領域
7aが繰返し配列され、横形フォトダイオードが構成され
ていることがわかる。
と、第２図に示されるように、多結晶シリコン層３には
N+不純物領域５、N-不純物領域６、およびP+不純物領域
7aが繰返し配列され、横形フォトダイオードが構成され
ていることがわかる。
次に、本実施例にかかる薄膜PSDの製造方法を簡単に
説明する。
説明する。
シリコン基板からなる半導体基板１上に、熱酸化によ
ってシリコン酸化膜を形成し、絶縁層２とする。この絶
縁層２上に、LPCVD（Low Pres−sure Chemical Vapor D
eposition）法を用いて、単層の多結晶シリコン層を堆
積する。そしてこの多結晶シリコン層の全面に燐Ｐのイ
オン注入を行ない、多結晶シリコン層全体をN-不純物領
域にする。次いで、多結晶シリコン層のパターニングを
行ない、薄膜PSDに必要な形状を有する多結晶シリコン
層３を形成する。
ってシリコン酸化膜を形成し、絶縁層２とする。この絶
縁層２上に、LPCVD（Low Pres−sure Chemical Vapor D
eposition）法を用いて、単層の多結晶シリコン層を堆
積する。そしてこの多結晶シリコン層の全面に燐Ｐのイ
オン注入を行ない、多結晶シリコン層全体をN-不純物領
域にする。次いで、多結晶シリコン層のパターニングを
行ない、薄膜PSDに必要な形状を有する多結晶シリコン
層３を形成する。
この多結晶シリコン層３上に、熱酸化によって厚さ10
00Å程度の薄いシリコン酸化膜を形成する。そして所定
のパターニングを行なったフォトレジストをマスクとし
て、多結晶シリコン層３に燐Ｐのイオン注入を行ない、
櫛状のN+不純物領域５を形成する。同様にして、ボロン
Ｂのイオン注入により、抵抗領域としてのＰ形不純物領
域7b、このＰ形不純物領域7bに隣接する櫛の歯の形状の
P+不純物領域7a、およびＰ形不純物領域7bの両端のP+不
純物領域9a,9bをぞれぞれ形成する。このようにして、
櫛の歯が互いに噛み合うように配置されているN+不純物
領域５とP+不純物領域7aとに挟まれた中間域にのみN-不
純物領域６が残ることになる。
00Å程度の薄いシリコン酸化膜を形成する。そして所定
のパターニングを行なったフォトレジストをマスクとし
て、多結晶シリコン層３に燐Ｐのイオン注入を行ない、
櫛状のN+不純物領域５を形成する。同様にして、ボロン
Ｂのイオン注入により、抵抗領域としてのＰ形不純物領
域7b、このＰ形不純物領域7bに隣接する櫛の歯の形状の
P+不純物領域7a、およびＰ形不純物領域7bの両端のP+不
純物領域9a,9bをぞれぞれ形成する。このようにして、
櫛の歯が互いに噛み合うように配置されているN+不純物
領域５とP+不純物領域7aとに挟まれた中間域にのみN-不
純物領域６が残ることになる。
さらに、N+不純物領域５、N-不純物領域６、P+不純物
領域7a、Ｐ形不純物領域7b、およびP+不純物領域9a,9b
を形成した多結晶シリコン層３上に、PSGを堆積して層
間絶縁層４を形成する。そしてエッチングにより、P+不
純物領域9a,9bおよびN+不純物領域５上の層間絶縁層４
に、それぞれコンタクトホール10a,10b,10cを開孔す
る。続いて、層間絶縁層４上に出力用の金属電極11a,11
bおよびバイアス用の金属電極11cを形成し、コンタクト
ホール10a,10b,10cを介して、それぞれP+不純物領域9a,
9bおよびN+不純物領域５に接続する。
領域7a、Ｐ形不純物領域7b、およびP+不純物領域9a,9b
を形成した多結晶シリコン層３上に、PSGを堆積して層
間絶縁層４を形成する。そしてエッチングにより、P+不
純物領域9a,9bおよびN+不純物領域５上の層間絶縁層４
に、それぞれコンタクトホール10a,10b,10cを開孔す
る。続いて、層間絶縁層４上に出力用の金属電極11a,11
bおよびバイアス用の金属電極11cを形成し、コンタクト
ホール10a,10b,10cを介して、それぞれP+不純物領域9a,
9bおよびN+不純物領域５に接続する。
このように本実施例にかかる薄膜PSDの製造方法は、
シリコン基板からなる半導体基板を用いて製造するICプ
ロセスに容易に組み込むことができるものとなってい
る。
シリコン基板からなる半導体基板を用いて製造するICプ
ロセスに容易に組み込むことができるものとなってい
る。
次に、本実施例にかかる薄膜PSDの動作を説明する。
いま、薄膜PSDの横形P+N-N+接合フォトダイオードに
逆ダイアスをかけ、この状態で金属電極11a,11b,11cを
除く任意の点に光が照射されると、その照射地点に電子
正孔対が発生する。小数キャリアの拡散により、発生し
た正孔はP+不純物領域7aあるいはＰ形不純物領域7bに達
する。そしてこれらの正孔は、P+不純物領域7aおよびＰ
形不純物領域7bを通ってあるいはＰ形不純物領域7bを通
って、出力用の金属電極11a,11bから分割されて取り出
される。他方、これらの正孔と対に発生した電子は、N+
不純物領域５を通ってバイアス用の金属電極11cに収集
される。
逆ダイアスをかけ、この状態で金属電極11a,11b,11cを
除く任意の点に光が照射されると、その照射地点に電子
正孔対が発生する。小数キャリアの拡散により、発生し
た正孔はP+不純物領域7aあるいはＰ形不純物領域7bに達
する。そしてこれらの正孔は、P+不純物領域7aおよびＰ
形不純物領域7bを通ってあるいはＰ形不純物領域7bを通
って、出力用の金属電極11a,11bから分割されて取り出
される。他方、これらの正孔と対に発生した電子は、N+
不純物領域５を通ってバイアス用の金属電極11cに収集
される。
このように光照射によって発生した正孔電子対による
光電流は、出力用の金属電極11a,11bから分割されて出
力されるが、このときP+不純物領域7aの抵抗を、Ｐ形不
純物領域での電圧降下に対して、P+不純物領域7aでの電
圧降下を無視できる程度に小さくしている（高濃度にす
るまたは幅を広げる等）。それ故、光電流による電圧降
下は、光照射地点から出力用の金属電極11a,11bまでの
抵抗領域としてのＰ形不純物領域7bの長さによって決定
される。従って、光電流は、光照射地点から出力用の金
属電極11a,11bまでのＰ形不純物領域7bの長さの反比に
内分されて、それぞれ出力用の金属電極11a,11bから出
力される。
光電流は、出力用の金属電極11a,11bから分割されて出
力されるが、このときP+不純物領域7aの抵抗を、Ｐ形不
純物領域での電圧降下に対して、P+不純物領域7aでの電
圧降下を無視できる程度に小さくしている（高濃度にす
るまたは幅を広げる等）。それ故、光電流による電圧降
下は、光照射地点から出力用の金属電極11a,11bまでの
抵抗領域としてのＰ形不純物領域7bの長さによって決定
される。従って、光電流は、光照射地点から出力用の金
属電極11a,11bまでのＰ形不純物領域7bの長さの反比に
内分されて、それぞれ出力用の金属電極11a,11bから出
力される。
このようにして、出力用の金属電極11a,11bから出力
される出力電流I1,I2の和I1＋I2に対する差I2−I1の比
により、光照射位置の長さ方向の座標を正確に求めるこ
とができる。すなわち、光の照射を検出する領域の長さ
をｌ、金属電極11a,11bの中間を基準として基準位置か
ら光照射位置までの距離をＸとしたとき、下式により光
照射位置を求めることができる。
される出力電流I1,I2の和I1＋I2に対する差I2−I1の比
により、光照射位置の長さ方向の座標を正確に求めるこ
とができる。すなわち、光の照射を検出する領域の長さ
をｌ、金属電極11a,11bの中間を基準として基準位置か
ら光照射位置までの距離をＸとしたとき、下式により光
照射位置を求めることができる。
このように本実施例によれば、製造方法の説明におい
て見てきたように、シリコン基板からなる半導体基板を
用いて製造するICプロセスに容易に組み込むことができ
る。そのため製造が容易になり、低価格化を図ることが
できる。
て見てきたように、シリコン基板からなる半導体基板を
用いて製造するICプロセスに容易に組み込むことができ
る。そのため製造が容易になり、低価格化を図ることが
できる。
また、単層の多結晶シリコン層３に、ラテラルにN+不
純物領域５、N-不純物領域６、P+不純物領域7a、および
Ｐ形不純物領域7bを設け、横形P+N-N+接合フォトダイオ
ードを形成するため、従来例において問題となっていた
ピンホールによる短絡不良の発生をなくすことができ
る。
純物領域５、N-不純物領域６、P+不純物領域7a、および
Ｐ形不純物領域7bを設け、横形P+N-N+接合フォトダイオ
ードを形成するため、従来例において問題となっていた
ピンホールによる短絡不良の発生をなくすことができ
る。
さらにまた、フォトダイオードの横形P+N-N+接合を対
向する２つの櫛の歯が噛み合う形状に形成しているた
め、光電変換効率を向上させることもできる。
向する２つの櫛の歯が噛み合う形状に形成しているた
め、光電変換効率を向上させることもできる。
なお、上記実施例においては、単層の多結晶シリコン
層３を用いているが、例えばアモルファスシリコンSiや
硫化カドミウムCdS等の他の半導体薄膜を用いてもよ
い。
層３を用いているが、例えばアモルファスシリコンSiや
硫化カドミウムCdS等の他の半導体薄膜を用いてもよ
い。
また、上記実施例におけるフォトダイオードは横形P+
N-N+接合であるが、横形N+P-P+接合のフォトダイオード
あるいはN-を省略したP+N+接合などのフォトダイオード
であってもよい。
N-N+接合であるが、横形N+P-P+接合のフォトダイオード
あるいはN-を省略したP+N+接合などのフォトダイオード
であってもよい。
G.発明の効果 以上説明してきたように、本発明によれば、半導体基
板上に絶縁層を介して単層の半導体基板薄膜を形成し、
この半導体薄膜に互いに対向する櫛状のＰ形不純物領域
およびＮ形不純物領域を形成して互いに櫛の歯が噛み合
うように配置し、これらのＰ形不純物領域およびＮ形不
純物領域からなるフォトダイオードが横形PN接合を有す
るように構成しているので、 製造が容易で、低価格化を図ることができる、 ピンホールによる特性不良を生じない、 シリコンを基板とするICプロセスに容易に組み込むこ
とができる、 という効果を得ることができる。
板上に絶縁層を介して単層の半導体基板薄膜を形成し、
この半導体薄膜に互いに対向する櫛状のＰ形不純物領域
およびＮ形不純物領域を形成して互いに櫛の歯が噛み合
うように配置し、これらのＰ形不純物領域およびＮ形不
純物領域からなるフォトダイオードが横形PN接合を有す
るように構成しているので、 製造が容易で、低価格化を図ることができる、 ピンホールによる特性不良を生じない、 シリコンを基板とするICプロセスに容易に組み込むこ
とができる、 という効果を得ることができる。
第１図は、本発明の一実施例による薄膜PSDを示す平面
図、第２図は、第１図のＡ−Ａ′線断面図、第３図は、
従来の薄膜PSDを示す断面図である。 1:半導体基板 2:絶縁層 3:多結晶シリコン層 4:層間絶縁層 5:N+不純物領域 6:N-不純物領域 7a,9a,9b:P+不純物領域 7b:P形不純物領域 10a,10b,10c:コンタクトホール 11a,11b,11c:金属電極
図、第２図は、第１図のＡ−Ａ′線断面図、第３図は、
従来の薄膜PSDを示す断面図である。 1:半導体基板 2:絶縁層 3:多結晶シリコン層 4:層間絶縁層 5:N+不純物領域 6:N-不純物領域 7a,9a,9b:P+不純物領域 7b:P形不純物領域 10a,10b,10c:コンタクトホール 11a,11b,11c:金属電極
Claims (1)
- 【請求項１】半導体基板表面の絶縁層上に櫛状に形成さ
れた第１導電形の不純物領域と、この第１導電形の不純
物領域に対向して前記絶縁層上に櫛状に形成された第２
導電形の不純物領域と、前記第１導電形の不純物領域に
接続されたバイアス用電極と、前記第２導電形の不純物
領域を構成する前記柄部の長手方向の両端に配設された
一対の出力用電極とを有し、前記第１導電形の不純物領
域の歯部と前記第２導電形の不純物領域の歯部とが前記
長手方向に交互に配設されていることを特徴とする半導
体位置センサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12009388A JP2658175B2 (ja) | 1988-05-16 | 1988-05-16 | 半導体位置センサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12009388A JP2658175B2 (ja) | 1988-05-16 | 1988-05-16 | 半導体位置センサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01289178A JPH01289178A (ja) | 1989-11-21 |
| JP2658175B2 true JP2658175B2 (ja) | 1997-09-30 |
Family
ID=14777736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12009388A Expired - Fee Related JP2658175B2 (ja) | 1988-05-16 | 1988-05-16 | 半導体位置センサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2658175B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19530092A1 (de) * | 1995-08-16 | 1997-02-20 | Daimler Benz Ag | Überprüfbarer Foliendrucksensor |
| JP4220058B2 (ja) * | 1998-06-30 | 2009-02-04 | 浜松ホトニクス株式会社 | 半導体位置検出器 |
-
1988
- 1988-05-16 JP JP12009388A patent/JP2658175B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01289178A (ja) | 1989-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101046219B1 (ko) | 선택적 에미터를 갖는 태양전지 | |
| TWI489641B (zh) | 太陽能電池及其製作方法 | |
| US9246034B2 (en) | Solar cell and method of manufacturing the same | |
| US20110248370A1 (en) | Electromagnetic radiation converter with a battery | |
| US5290367A (en) | Photoelectric element | |
| JPH022692A (ja) | 赤外線検知用溝付きショットキーバリアホトダイオード | |
| US20100288346A1 (en) | Configurations and methods to manufacture solar cell device with larger capture cross section and higher optical utilization efficiency | |
| US5130775A (en) | Amorphous photo-detecting element with spatial filter | |
| KR20050065888A (ko) | 반도체 광센서 | |
| WO2015098426A1 (ja) | 太陽電池及びその製造方法 | |
| JPH0671097B2 (ja) | カラ−センサ− | |
| JP2658175B2 (ja) | 半導体位置センサ | |
| JP3721620B2 (ja) | 並列型集積化太陽電池 | |
| US4810661A (en) | Photoelectric conversion device and method for manufacturing the same | |
| JP2014027001A (ja) | 光電変換素子 | |
| KR20120078933A (ko) | 태양 전지 및 그 제조 방법 | |
| JPS62172765A (ja) | 光−電圧変換装置 | |
| JPH0548142A (ja) | 電界効果型フオトトランジスタ | |
| JPH0766983B2 (ja) | 光位置検出用半導体装置 | |
| CN115004378B (zh) | 制造光伏器件的方法 | |
| JP7281443B2 (ja) | 光電変換素子および光電変換装置 | |
| JPH0563030B2 (ja) | ||
| JP2661286B2 (ja) | 光電変換装置 | |
| JPH11195810A (ja) | 半導体受光素子 | |
| JPS61268077A (ja) | 光電変換素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |