JPH0766983B2

JPH0766983B2 - 光位置検出用半導体装置

Info

Publication number: JPH0766983B2
Application number: JP11008490A
Authority: JP
Inventors: 和彦河村; 陽二森川
Original assignee: Nippon Steel Corp
Current assignee: Nippon Steel Corp
Priority date: 1990-04-27
Filing date: 1990-04-27
Publication date: 1995-07-19
Anticipated expiration: 2010-07-19
Also published as: JPH0410581A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は半導体素子の表面に照射された入射光あるいは
放射線（以下光という）の位置を検出する光位置検出用
半導体装置に関するものである。

［従来の技術］半導体光ビーム位置検出素子（以下PSD:Position Sensi
tive Ditectorという）は、半導体素子表面に照射され
た光ビームの位置検出を主たる機能とする半導体センサ
の一種である。

PSDによる光ビーム位置検出の原理は、半導体表面にお
けるLateral Photo Effectを利用したもので、その概略
は以下の通りである。

即ち、この素子に入射してくる光のエネルギーによって
半導体素子の中に電流が生成され、この電流が素子端部
に少くとも二つ以上設けられた電極に向かって流れる際
に、その電流の大きさが電極までの距離に反比例して変
るため、発生する光電流の大きさを各電極において別々
に測り、簡単な演算を行えば、入射光ビーム位置を知る
ことができる。

第６図（ａ）は従来のPSDを説明するための平面図，同
図（ｂ）は同図（ａ）のＢ−Ｂ断面図である。第６図に
おいて、低濃度のn^-型半導体ウエハ31の第一面にｐ型層
32の正方形33の部分を形成し、この正方形33を受光面と
し、このｐ型の正方形33の端部の対向する２辺に沿って
高濃度のp⁺領域34,35を形成し、p⁺領域34,35の表面に金
属電極37,38を設けて出力電極とし、この電極以外の正
方形33からなる第１面上に透明な絶縁層36が形成されて
いる。そして、n^-型半導体ウエハ１の第１面の裏側の第
２面にn⁺層39を形成し、このn⁺層39の一部に電極40が設
けてある。

この結果、第６図（ａ），（ｂ）のPSDは受光面の中心
を原点０とし、電極のない２辺41,42に平行にＸ軸を、
電極37,38に並行にＹ軸をとり、電極37と38の間隔を2L
とすると受光面の点Ｑ（x,y）に点状の光が入射したと
き各電極37,38に流れる電流I₇,I₈は、 I₇＋I₈＝I₀ とすると、 I₇＝I₀（１−x/L）/2 I₈＝I₀（１−x/L）/2 となり、 I₈−I₇＝I₀・x/L ｘ＝Ｌ（I₈−I₇）／I₀ から、位置座標ｘは、ｘ＝Ｌ（I₈−I₇）／（I₈＋I₇）……（１）から求められる。

また、第６図（ｃ）に示すように、PSDのｐ層33上に、
電極37,38の辺とは異る２辺41,42に沿って対向する高濃
度p⁺領域およびその表面に金属電極43,44を設けて、同
様な原理でｙ座標を求めることにより２次元PSDとして
機能させることが可能である。

［発明が解決しようとする課題］しかしながら、この２次元PSDの場合には、電極37,38お
よび電極41,42が相互に影響を及ぼし合い、すなわち、
例えばＸ方向の位置を求めるのに用いる電流I₈,I₇の大
きさが、電極43,44の影響を受け、その度合が光ビーム
のＹ方向の入射位置によって変化するため、位置座標ｘ
がもはや（１）式によっては表されず、その結果、位置
検出特性が第４図（ｂ）に示すように、光ビーム位置を
中心部で広く、周辺部で狭く、検出する非直線的な光位
置検出特性を示すという問題をもっていた。

二次元光位置検出器におけるこのような非直線性の問題
を改善するために、雑誌「光学」第12巻第５号（1983
年）367〜373頁に記述されているように、電流分割層を
表面と裏面にもつ両面分割型PSDと、Gearの提案によ
る、分割抵抗面の周辺を特定の抵抗値を持つ線抵抗で囲
んだ、通称ピンクッション型PSDが考案され既に市販さ
れている。

しかしながら、前者は検出器の漏れ電流が大きく２枚の
均一性が高い分割抵抗層を必要とするので、製作歩留り
が低いという欠点を持つ。

また、後者は分割抵抗層の面抵抗と線抵抗の比率を厳密
に一致させる必要があることから、製作が難しく、一致
度が悪いと光位置検出特性が劣化する問題点を持ってい
る。

本発明は上記問題点を解決し、位置検出特性の良い２次
元PSDを提供することを目的とする。

［課題を解決するための手段］本発明は、結晶質半導体の第一導電型基板，該基板の第
一面の中心領域に形成された第二導電型層，該第二導電
型層の周辺端部あるいは周辺端部に隣接する第一導電型
基板第一面上に、辺に沿って形成された対向する二対の
帯状電極，および第一導電型基板の第二面に形成された
電極を基本構造とする二次元光位置検出装置において、
光電流分割層として機能する第二導電型層領域と、該帯
状電極との間に電界効果トランジスタを介在させ、両者
を電気的に連結あるいは遮断可能とし、各対向電極間の
影響をなくし、上記問題点を解決したものである。

［作用］以上説明したように、本発明により、従来大きな位置検
出の非直線性を有していた、表面分割型二次元光位置検
出器の特性が格段に改善される。

従来型の素子に対して、付加した構造が単純なため製造
プロセスの追加が少く、また、付加する機能がアナログ
的ではなく、オン／オフのデジタル的機能であるため、
設計パラメータとプロセスパラメータの許容範囲が広く
製作も容易である。

［実施例］第１図はこの発明の一実施例であるPSDの構造を示した
図で、同図（ａ）は平面図，同図（ｂ）は同図（ａ）の
Ａ−Ａ断面図である。

第１図において、１は第一導電型基板としてのｎ型Si単
結晶基板,2は第二導電型層としてのｐ型層,13は電流取
出し用金属電極,4は電流取出し用金属電極13がｐ型層２
と良好な電気的接触を得るための低抵抗p⁺層,5は裏面側
電極用低抵抗n⁺層,6はフィールド酸化膜,18,19は電圧印
加用金属電極からなるゲート電極,7は絶縁膜である。ゲ
ート電極19およびｐ型層２と絶縁膜７のうち10で示され
る領域が電界効果トランジスタ（以下FETという）を形
成し、ｐ型層２の８に示す電流分割層領域と、９で示さ
れる電流取出し電極領域を電気的に連結あるいは遮断可
能なスイッチとして機能する。即ち、図に示す構造の場
合、トランジスタはデプレッション型FET特性を示し、
ゲート電極19に正の電圧を印加することにより、ゲート
電極19の直下のｐ型層２の領域が高抵抗化し、８と９の
領域が電気的に遮断される。

即ち、第１図において、同電位に保たれた帯状電極であ
る電流取出し用の電極12,13,14,15を基準にして裏面電
極５に正の電圧を印加し、装置をPSDとして動作させる
場合に於いて、帯状電極であるゲート電極18と19に正の
電圧を印加することにより、電極12と13が電流分割層８
から電気的に切離され、光発生電流がこれら電極に流出
することがないので、光位置検出装置は電流取出し電極
として14と15だけを持つ、図の垂直方向の位置を検出す
る１次元のPSDと等価となり、電極12と13による悪影響
のない、（１）式で位置座標が正確に計算される特性を
示す。光ビームの、これと直交する方向の位置座標を求
めるには、同様に帯状電極であるゲート電極16と17に正
の電圧を印加すれば、電極14と15が８から電気的に切離
された光位置検出装置は、電流取出し電極として12と13
だけを持つ、図の水平方向の位置を検出する１次元のPS
Dと等価となり電極14と15による悪影響のない、（１）
式で位置座標が正確に計算される特性を示す。

従って、対向するゲート電極の組に交互に正の電圧を印
加して、一対の電流取出し電極を電気的に切離す一方、
電気的に連結されている電流取出し電極からの電流から
位置情報を交互に求めることにより、正確な二次元位置
座標を得ることができる。

第４図（ａ）は、このようにして動作させた本発明によ
る２次元PSDの、格子模様状に光ビームを振った場合の
特性を評価した時の結果である。

第４図（ｂ）は、同じ装置をゲート電極に電圧を印加し
ないで、従来型素子と同様の動作をさせたときの、同様
な特性の評価結果を示す。第４図（ｂ）から分るよう
に、中心部分で広く周辺部分で狭い位置検出特性の非直
線性が、同図（ａ）で著しく小さくなり、格子模様の間
隔が中心部，周辺部とも一様で、この装置の場合、非直
線性は２桁以上改善されている。

以上の説明は、FETとしてデプレッション型の場合、さ
らにそのうちでも構造が単純で製作が容易な、光電流分
割層をそのままソース，ドレイン，チャネルとして利用
する型について記述したが、ドレイン，チャネルのう
ち、１つ以上を光電流分割層とは独立に形成するデプレ
ッション型FETを採用することも勿論可能である。

この構造の一例を第２図に示す。この例では、チャネル
領域20のみソース領域と同様に光電流分割層をそのまま
利用し、ドレインが専用の抵抗p⁺領域22から構成されて
いる。

また、FETとしてエンハンスメント型を用いることも勿
論可能である。

この構造の一例を第３図に示す。この例では、ソース領
域21は光電流分割層をそのまま利用しチャンネル領域23
はｎ型基板１が利用され、ドレインが専用の低抵抗p⁺領
域22から構成されている。この場合には、ゲート電極に
電圧を印加しない場合に電気的接続が実効的にない電流
分割領域と電流取出し電極が、負の電圧印加により電気
的に連結され、ゲート電極に印加する電圧の向きが逆に
なるが、機能上はデプレッション型と同等の動作をさせ
ることが可能となる。

さらに、FETのゲートとしてポリシリコンゲートを、ま
た、FETとしてショットキーゲート型FET,pn接合型FETを
用いることも勿論可能である。

また、以上の説明はｎ型基板を用いる場合について記述
したが、ｐ型基板を用いることも勿論可能である。この
場合、以上の説明においてｎ型,p型を入換え、必要に応
じて電圧の極性を逆転すれば良い。

さらに、この発明における考え方は、素材として結晶質
であればSiに限定されるものではなく、Ge等の単元素半
導体,GaAs,InPに代表されるIII−Ｖ族化合物半導体、更
にはこれらの元素の一部を周期律表の同族の元素で置換
えた半導体、およびCdTe,ZnSに代表されるII−VI族化合
物半導体、更にはこれらの元素の一部を周期律表の同族
の元素で置換えた半導体を用いることも勿論可能であ
る。

以下に製造方法の一例を第１図を用いて説明する。

第１図において、Ｉはｎ型Si単結晶基板である。湿式お
よび乾式熱酸化により、6000Åの酸化膜を形成し、表面
のｐ型層２となる領域の酸化膜と裏面の酸化膜をフォト
エッチングにより除去して、2000Åの酸化膜を乾式酸化
により形成し、ｐ型層２となる部分にボロンを2.5×10
¹²／cm²の濃度にイオン注入する。

さらにフォトエッチングによりフォトレジストをパター
ニングしてこれに窓を開け、ボロンを3.0×10¹⁵／cm²の
濃度にイオン注入して、低抵抗p⁺層４を形成する。裏面
にリンを3.0×10¹⁵／cm²の濃度にイオン注入して裏面側
電極用低抵抗n⁺層５を形成する。低抵抗p⁺層４の上部の
酸化膜をエッチングにより除去する。次に1000℃でアニ
ールし、注入不純物を活性化する。エッチングにより20
00Åの酸化膜厚を1000Åまで薄くする。アルミニウムを
表面前面に蒸着し、フォトエッチングにより電流取出し
用電極13と、電圧印加用ゲート電極19を形成し、熱処理
してアルミニウムをシンターする。最後にこうして一枚
のウエハ上に作られた多数のPSDチップを個々のチップ
に分割し、透明ガラス窓付きケースにマウントして配線
を施し完成する。

次に、本発明装置の動作について説明する。

第１図（ｂ）において、ゲート電極19およびｐ型層２と
絶縁膜７のうち10で示される領域がFETを形成し、ｐ型
層２の８に示す電流分割領域と９で示される電流取出し
電極領域を電気的に連結あるいは遮断可能なスイッチと
して機能する。即ち、図に示す構造の場合、FETはデプ
レッション型FET特性を示し、ゲート電極19に正の電圧
を印加することによりｐ型層２のうち、ゲート電極19の
直下のｐ型層２の領域の可動電荷が空乏化することによ
り高抵抗化し、８と９の領域が電気的に遮断される。

第５図は、ゲート電極19に電圧を印加したときにｐ型層
２に流れる電流が変化する様子を示す。即ち、ゲート電
極19の電圧がOVのとき、97μＡの電流が12.OVでは殆ど
０になる。この時のｐ型層２の実効的抵抗値は前者の場
合10.3KΩ、後者の場合294MΩと測定され、後者の場合
十分に８と９間が電気的に遮断されていることが分る。

第１図において、同電位に保たれた電流取出し電極12,1
3,14,15を基準にして（以下電圧はこの電圧を基準にし
て測った値を用いる）裏面電極５に正の電圧、例えば、
6Vを印加し、光ビームを照射すると、発生した光電流は
電流取出し電極12,13,14,15に光ビームの位置に応じて
分割されて流れる。この時ゲート電極18と19に正の電
圧、例えば、12Vを印加すると、ｐ型電流分割層のこれ
らのゲート電極直下の領域が高抵抗化し、電極12と13が
電流分割層８から電気的に切離され、光発生電流がこれ
ら電極に流出することがないので、光位置検出装置は電
流取出し電極として、14と15だけを持つ図の垂直方向の
位置を検出する１次元のPSDと等価となり、電極12と13
による悪影響のない、（１）式で位置座標が正確に計算
される特性を示す。

次にゲート電極18と19を0Vに戻し、ゲート電極16と17に
正の電圧12Vを印加すれば、同様な機構で電極14と15が
８から電気的に切離され、光位置検出装置は電流取出し
電極として12と13だけを持つ、図の水平方向の位置を検
出する１次元のPSDと等価となり、電極14と15による悪
影響のない、（１）式で位置座標が正確に計算される特
性を示す。

このように、対向するゲート電極の組に第７図に示すよ
うな交番電圧を交互に印加して一対の電流取出し電極を
電気的に切離す一方、電気的に連結されている電流取出
し電極からの電流から位置情報を交互に求めることによ
り、正確な二次元位置座標を得ることができる。

第４図（ａ）は、このようにして動作させた本発明によ
る電流取出し電極間距離4.8mmをもつ正方形の２次元PSD
の、面積４×４mm²の範囲で光ビームを50μｍ間隔で格
子模様状に振った場合の位置検出特性を示す。第４図
（ｂ）は同じ装置をゲート電極に電圧を印加しないで従
来型素子と同様の動作をさせた時の同様な特性を示す。

第４図から分るように（ｂ）に見られるような中心部分
で広く、周辺部分で狭い位置検出特性の非直線性が、
（ａ）では著しく小さくなり、格子模様の間隔が中心
部，周辺部ともほぼ一様になっていることが分る。図に
示す素子の場合、中心を原点にして水平にＸ軸，垂直に
Ｙ軸をとった時、4mmの範囲内における両軸上の非直線
性は、約７％から0.05％に２桁以上改善されている。

以上の説明は、FETとしてテプレッション型の場合、さ
らにそのうちでも構造が単純で製作が容易な、光電流分
割層をのままソース，ドレイン，チャンネルとして利用
する型について記述したが、ドレイン，チャンネルの１
つ以上を光電流分割層とは独立に形成するデプレッショ
ン型FETを採用することも勿論可能である。

この構造の一例を第２図に示す。この例では、光電流分
割層２の周辺部をソースおよびチャネルにそのまま利用
し、ドレインは専用の低抵抗p⁺層22から構成されてい
る。この構造は、実施例１で説明した製造方法におい
て、低抵抗p⁺層４を形成するための酸化物のフォトエン
チングのパターンを第２図の低抵抗p⁺層22に変更するこ
とにより製作した。

光ブーム位置検出特性は第４図（ａ）とぼぼ同様な結果
が得られた。

さらに、FETとしてエンハンスメント型を用いることも
勿論可能である。この構造の一例を第３図に示す。

この例では、ソース領域21には光電流分割層２の周辺部
をそのまま利用し、チャネル領域23はｎ型基板がそのま
ま利用され、ドレインは専用の低抵抗p⁺層22から構成さ
れている。この場合には、ゲート電極に電圧を印加しな
い場合に、電気的接続が実効的にない電流分割領域と電
流取出し電極間が、負の電圧印加により電気的に連結さ
れ、デプレッション型と機能上は同等の動作をさせるこ
とが可能となる。この構造は、実施例２で説明した製造
方法において、ｐ型層２を形成するための酸化膜のフォ
トエンチングのパターンを第３図のｐ型層２のように、
周辺部をソース領域21に留める位置に変更することによ
り製作した。光ビーム位置検出特性は第４図（ａ）とほ
ぼ同様な結果が得られた。

［発明の効果］以上説明したように、本発明により、従来大きな位置検
出の非直線性を有していた表面分割型二次元光位置検出
器の特性が格段に改善された。

二次元光位置検出器における非直線性の問題を改善する
ために、従来から考えられている電流分割層を表面と裏
面にもつ両面分割型PSDや、Gearの提案による分割抵抗
面の周辺を特定の抵抗値を持つ線抵抗で囲んだ、通称ピ
ンクッション型PSDが、前者においては漏れ電流が大き
くなる欠点や、製作歩留りが低くなる欠点、後者におい
ては分割抵抗層の面抵抗と線抵抗の比率を厳密に一致さ
せる必要があり、一致度が悪いと光位置検出特性が劣化
する欠点をもつのに対し、本発明によるPSDは従来型の
素子に対して付加した構造が単純なため、製造プロセス
の追加が少く、また付加する機能がアナログ的ではな
く、オン／オフのデジタル的機能であるため、設計パラ
メータとプロセスパラメータの許容範囲が広く、設計が
簡単で製作も容易であり、高い歩留りで製作可能であ
る。

また、副次的効果として、任意の一対のゲート電極に十
分な大きさの直流電圧を印加することにより、所望する
方向の一次元のPSDとして動作させることも可能であ
る。

【図面の簡単な説明】

第１図はこの発明の一実施例であるPSDの構造を示した
図で、同図（ａ）は平面図，同図（ｂ）は同図（ａ）の
Ａ−Ａ断面図、第２図は本発明の他の実施例であるデプ
レッション型FETを採用した構造の一例の断面図，第３
図は本発明のさらに他の実施例であるエンハンスメント
型FETを用いた構造の一例の断面図，第４図（ａ）は本
発明による２次元光位置検出装置の特性を評価した時の
結果を示す図，同図（ｂ）は同じ装置をゲート電極に電
圧を印加しないで、従来型素子と同様の動作をさせた時
の特性の評価結果を示す図，第５図はゲートに電圧を印
加した時に電流分割層に流れる電流が変化する様子を示
す図，第６図（ａ）は従来のPSDを説明するための平面
図，同図（ｂ）は同図（ａ）のＢ−Ｂ断面図，同図
（ｃ）は同図（ａ）の詳細を示した図，第７図は本発明
における必要なゲート電圧波形を示す図である。図中、 1:n型Si単結晶基板 2:p型層 4:低抵抗p⁺層 5:裏面側電極用低抵抗n⁺層 6:フィールド酸化膜 7:絶縁膜 8:電流分割層領域 9:電流取出し電極領域 10:電界効果トランジスタ領域 12,13,14,15:電流取出し電極 16,17,18,19:ゲート電極 20:チャンネル用ｐ領域 21:ソース領域 22:ドレイン用低抵抗p⁺領域 23:チャネル領域 32:p型層 33:p型層受光面 34,35:p₊層 36:絶縁層 37,38:金属電極 39:n⁺層 40:電極 41,42電極のない２辺 43,44:金属電極

Claims

【特許請求の範囲】

【請求項１】方形の結晶質半導体の第一導電型基板，該
第一導電型基板の第一面の中心領域に形成された第二導
電型層，該第二導電型層の周辺端部あるいは周辺端部に
隣接する第一導電型基板第一面上に、各辺に沿って形成
された対向する二対の帯状電極群，及び前記第一導電型
基板の第二面に形成された電極を基本構造とする二次元
光位置検出装置であって、光電流分割層として機能する
前記第二導電型層領域と、前記二対の帯状電極との間に
電界効果トランジスタを介在させ、両者を電気的に連結
あるいは遮断可能としたことを特徴とする光位置検出用
半導体装置。
【請求項２】光電流分割層として機能する第二導電型層
領域と、帯状電極との間に介在させる電界効果トランジ
スタが、前記第二導電型層領域の幅の全域あるいは80％
以上の幅をもつ第二導電型のソース，ドレイン，チャネ
ルおよびチャネル上に絶縁膜を介して形成されたゲート
から成り、ゲート電極にゲート電圧を印加しない時、ソ
ース，ドレイン間の抵抗が実効的に導通状態にあり、必
要な電圧をゲートに印加することにより、ソース，ドレ
イン間が実効的に遮断するいわゆるデプレッション型電
界効果トランジスタであることを特徴とする請求項
（１）に記載の光位置検出用半導体装置。
【請求項３】光電流分割層として機能する第二導電型層
領域と、帯状電極との間に介在させる電界効果トランジ
スタが、ゲート電極にゲート電圧を印加しない時、ソー
ス，ドレイン間の抵抗が実効的に導通状態にある、いわ
ゆるデプレッション型電界効果トランジスタであり、光
電流分割層の周辺部が該トランジスタのソース領域，ド
レイン領域，チャネル領域を構成し、チャネル領域の上
に絶縁膜を介して形成された帯状ゲート電極とで該電界
効果トランジスタを構成することを特徴とする請求項
（１）に記載の光位置検出用半導体装置。
【請求項４】光電流分割層として機能する第二導電型層
領域と、帯状電極との間に介在させる電界効果トランジ
スタが、前記第二導電型層領域の幅の全域あるいは80％
以上の幅をもつ第二導電型のソース，ドレインと、第一
導電型チャネルおよびチャネル上に絶縁膜を介して形成
されたゲートから成り、ゲート電極にゲート電圧を印加
しない時、ソース，ドレイン間の抵抗が実効的に遮断状
態にあり、必要な電圧をゲートに印加することによりソ
ース，ドレイン間が実効的に導通する、いわゆるエンハ
ンスメント型電界効果トランジスタであることを特徴と
する請求項（１）に記載の光位置検出用半導体装置。