JP7281443B2 - 光電変換素子および光電変換装置 - Google Patents

Description

本発明は、光検出分野等において用いられる光電変換素子および光電変換装置に関する。

特許文献１には、入射光の強度（照度）を検出する光電変換素子（半導体受光素子）が開示されている。このような光電変換素子として、例えば、結晶シリコン基板を用いた素子が知られている。結晶シリコン基板を用いた光電変換素子では、暗電流が比較的に小さく、入射光の強度が低い場合であってもＳ／Ｎ比が比較的に高く、高感度（照度によらず安定した応答）である。

特許第６０９３０６１号公報

ところで、入射光のスポットサイズが検出できる光電変換素子が要望されている。

本発明は、入射光のスポットサイズを検出するための光電変換素子および光電変換装置を提供することを目的とする。

本発明に係る光電変換素子は、光電変換基板と、光電変換基板における一方主面側に配置させた第１半導体層と、他方主面側に配置させた第２半導体層と、を含む。そして、この光電変換素子では、光電変換基板の導電型と、第１半導体層および第２半導体層の導電型とは、相反する導電型であり、受ける光により前記光電変換基板で生じたキャリアのうちの少数キャリアに対するキャリア回収量が、前記一方主面側と前記他方主面側とで異なる。

本発明に係る光電変換装置は、入射光の上流側に配置された第１光電変換素子と、入射光の基となる光を出射する光出射部と、入射光の下流側に配置され、上記した光電変換素子を第２光電変換素子と、して含む。

本発明によれば、入射光のスポットサイズを検出するための光電変換素子および光電変換装置を提供する。

第１実施形態に係る光電変換装置を示す構成図である。 図１の第１光電変換素子におけるＩＩ－ＩＩ線断面図である。 図１の第２光電変換素子におけるＩＩＩ－ＩＩＩ線断面の一部断面図である。 ２種類（広狭サイズ）のスポットサイズの光を、一般的な光電変換素子に照射した場合のI－Ｖカーブを示したグラフである。 両面ｐｎ構造の光電変換素子と片面ｐｎ構造の光電変換素子とによるI－Ｖカーブを示したグラフである。 ２種類（広狭サイズ）のスポットサイズの光を、両面ｐｎ構造の光電変換素子に照射した場合のI－Ｖカーブを示したグラフである。 光源からの入射光の焦点が第２光電変換素子の受光面に合っている状態（横軸０ｍｍ）から、光源を第２光電変換素子から遠ざけたときの、第２光電変換素子による入射光の検出強度（相対値）の一例を示す図である。 光源からの入射光の焦点が第２光電変換素子の受光面に合っている状態（横軸０ｍｍ）から、光源を第２光電変換素子から遠ざけたときの、第２光電変換素子による入射光の検出強度（相対値）の別の一例を示す図である。 第１実施形態の第１変形例に係る第２光電変換素子の断面図である。 第２光電変換素子の半導体基板の裏面側の層を、受光面側から示す図である。 図１０の第２光電変換素子に入射光が入射した様子を示す図である。 第１実施形態の第１変形例に係る第２光電変換素子において、照射領域が広いときの、半導体基板で生成されたキャリアの回収の様子を示す模式図である。 第１実施形態の第１変形例に係る第２光電変換素子において、照射領域が狭いときの、半導体基板で生成されたキャリアの回収の様子を示す模式図である。 第１実施形態の第２変形例に係る第２光電変換素子の断面図である。 第１実施形態の第３変形例に係る第２光電変換素子の断面図である。 第２実施形態に係る３次元センサを示す構成図である。

本発明の一実施形態について説明すると以下の通りであるが、これに限定されるものではない。なお、便宜上、ハッチングや部材符号等を省略する場合もあるが、かかる場合、他の図面を参照するものとする。また、図面における種々部材の寸法は、便宜上、見やすいように調整されている。

［第１実施形態］
図１は、光電変換装置を示す斜視図である。この光電変換装置１は、入射光の強度のみならず、入射光のスポットサイズおよび入射方向を検出する。光電変換装置１は、光の進行方向の上流側に配置された第１光電変換素子１０と、光の進行方向の下流側に配置された第２光電変換素子２０と、記憶部３０と、演算部４０とを含む。

なお、図１および後述する図面には、ＸＹＺ直交座標系を示す。ＸＹ平面は第１光電変換素子１０および第２光電変換素子２０の受光面に平行な面であり、Ｚ方向はＸＹ平面に対して直交な方向である。

また、図１および後述する図面のうち、２本の一点鎖線の交点は、ＸＹ平面の中心を示し、一方の一点鎖線はＸ方向、他方の一点鎖線はＹ方向に平行となっている。また、２本の点線の交点は、ＸＹ平面における入射光のスポットサイズの中心を示し、一方の点線はＸ方向、他方の点線はＹ方向に平行となっている。

第１光電変換素子１０は、受光面に入射する入射光の強度（総量）に応じた電流を生成する。そして、第１光電変換素子１０は、生成した電流を、受光面（ＸＹ平面）における入射光の中心位置（座標）（以下、ＸＹ位置ともいう。）に応じて、４辺に配置された４つの取出電極層１２３（および、後述する裏面側の取出電極層１３３）に分配して出力する。また、第１光電変換素子１０は、入射光を透過させる。第１光電変換素子１０の詳細は後述する。

第２光電変換素子２０は、半導体基板に入射する入射光に応じて生成されたキャリア（電子またはホール）のうち、少数キャリアを、半導体基板の両主面に形成された、半導体基板の導電型と相反する導電型の半導体層毎で回収し、その回収量差によって電流を生成する。

具体的には、第２光電変換素子２０は、半導体基板と半導体層毎との間の界面の抵抗（界面抵抗）を比較的高くする、または、界面における少数キャリアのライフタイムを比較的短くすることで、短絡電流Ｉｓｃの値を低下させる。これにより、第２光電変換素子２０への入射光のスポットサイズの広狭に応じて、短絡電流Ｉｓｃに変化が生じるようになる（詳細は後述）。すなわち、第２光電変換素子２０は、入射光の密度に応じた電流、換言すれば入射光のスポットサイズに応じた電流を生成する。そして、第２光電変換素子２０は、生成した電流を、受光面（ＸＹ平面）における入射光の中心位置（座標）（以下、ＸＹ位置ともいう。）に応じて、４辺に配置された４つの取出電極層２２３（および、後述する裏面側の取出電極層２３３）に分配して出力する。

記憶部３０は、第１光電変換素子１０の出力電流（総量）（すなわち、入射光の強度（総量）に応じた電流）、および、第２光電変換素子２０の出力電流（総量）（すなわち、入射光のスポットサイズに応じた電流）と、第２光電変換素子２０の受光面における入射光のスポットサイズとを対応付けたテーブルを予め記憶する。記憶部３０は、例えばＥＥＰＲＯＭ等の書き換え可能なメモリである。

演算部４０は、第１光電変換素子１０の４つの取出電極層１２３（１３３）から出力された電流の総量に応じて、入射光の強度（総量）を演算して検出する。

また、演算部４０は、第１光電変換素子１０の４つの取出電極層１２３（１３３）各々から出力された電流の割合に基づいて、第１光電変換素子１０の受光面における入射光のＸＹ位置（座標）を演算して検出する。同様に、演算部４０は、第２光電変換素子２０の４つの取出電極層２２３（２３３）各々から出力された電流の割合に基づいて、第２光電変換素子２０の受光面における入射光のＸＹ位置（座標）を演算して検出する。演算部４０は、これらの第１光電変換素子１０の受光面における入射光のＸＹ位置（座標）と、第２光電変換素子２０の受光面における入射光のＸＹ位置（座標）とから、入射光の入射方向を演算して検出する。

また、演算部４０は、記憶部３０に記憶されたテーブルを参照して、第１光電変換素子１０の４つの取出電極層１２３（１３３）から出力された電流の総量（すなわち、入射光の強度（総量）に応じた電流）、および、第２光電変換素子２０の４つの取出電極層２２３（２３３）から出力された電流の総量（すなわち、入射光のスポットサイズに応じた電流）に対応した、第２光電変換素子２０の受光面における入射光のスポットサイズを求めて検出する。

演算部４０は、例えば、ＤＳＰ（Digital Signal Processor）、ＦＰＧＡ（Field-Programmable Gate Array）等の演算プロセッサである。演算部４０の各種機能は、例えば記憶部３０に格納された所定のソフトウェア（例えば、プログラムまたはアプリケーション）を実行することで実現される。演算部４０の各種機能は、ハードウェアとソフトウェアとの協働で実現されてもよいし、ハードウェア（電子回路）のみで実現されてもよい。

なお、以上のような光電変換装置１において、必要に応じて、第１光電変換素子１０、第２光電変換素子２０への入射光の基となる光を出射する光出射部が含まれていても構わない。

以下、第１光電変換素子１０および第２光電変換素子２０ついて詳細に説明する。

まず、第１光電変換素子１０について詳説する。図２は、図１の第１光電変換素子１０におけるＩＩ－ＩＩ線断面図である。この図に示すように、第１光電変換素子１０は、２つの主面１１０Ｓ(１１０ＳＵ，１１０ＳＢ)を備えるｎ型半導体基板１１０と、半導体基板１１０の主面１１０Ｓのうちの受光する側の一方の主面１１０ＳＵである受光面側に順に積層されたパッシベーション層１２０、ｐ型半導体層１２１、透明電極層１２２、および取出電極層１２３を含む。

また、第１光電変換素子１０は、半導体基板１１０の主面１１０Ｓのうちの受光する側の主面１１０ＳＵの反対側の他方の主面１１０ＳＢである裏面側の一部に順に積層されたパッシベーション層１３０、ｎ型半導体層１３１、透明電極層１３２、および取出電極層１３３を含む。なお、ｐ型、ｎ型のように、導電型は相反することから、一方の導電型を「第１導電型」、他方の導電型を「第２導電型」と称しても構わない。

半導体基板１１０は、単結晶シリコンまたは多結晶シリコン等の結晶シリコン材料で形成される。半導体基板１１０は、例えば結晶シリコン材料にｎ型ドーパントがドープされたｎ型の半導体基板である。ｎ型ドーパントとしては、例えばリン（Ｐ）が挙げられる。

半導体基板１１０の材料として結晶シリコンが用いられることにより、暗電流が比較的に小さく、入射光の強度が低い場合であってもＳ／Ｎ比が比較的に高く、高感度（照度によらず安定した応答）である。

パッシベーション層１２０は、半導体基板１１０の受光面側に形成され、パッシベーション層１３０は、半導体基板１１０の裏面側に形成される。パッシベーション層１２０，１３０は、例えば真性（ｉ型）アモルファスシリコン材料で形成される。パッシベーション層１２０，１３０は、半導体基板２１０で生成されたキャリアの再結合を抑制し、キャリアの回収効率を高める（以降、この能力をパッシベーション能力と称すことがある）。

ｐ型半導体層１２１は、パッシベーション層１２０上に形成される。ｐ型半導体層１２１は、例えばアモルファスシリコン材料で形成される。ｐ型半導体層１２１は、例えばアモルファスシリコン材料にｐ型ドーパントがドープされたｐ型の半導体層である。ｐ型ドーパントとしては、例えばホウ素（Ｂ）が挙げられる。

ｎ型半導体層１３１は、パッシベーション層１３０上に形成される。ｎ型半導体層１３１は、例えばアモルファスシリコン材料で形成される。ｎ型半導体層１３１は、例えばアモルファスシリコン材料にｎ型ドーパント（例えば、上述したリン（Ｐ））がドープされたｎ型半導体層である。また、上述したパッシベーション層１２０，１３０、ｐ型半導体層１２１およびｎ型半導体層１３１は、例えばＣＶＤ（Chemical Vapor Deposition）法を用いて形成される。

透明電極層１２２は、ｐ型半導体層１２１上に形成され、透明電極層１３２は、ｎ型半導体層１３１上に形成される。すなわち、透明電極層１２２は、ｐ型半導体層１２１に対応する電極層で、半導体基板１１０とともに、ｐ型半導体層１２１を挟むように配置され、透明電極層１３２は、ｎ型半導体層１３１に対応する電極層で、半導体基板１１０とともに、ｎ型半導体層１３１を挟むように配置される。

透明電極層１２２，１３２は、透明な導電性材料で形成される。透明導電性材料としては、ＩＴＯ（Indium Tin Oxide：酸化インジウムおよび酸化スズの複合酸化物）等が挙げられる。また、透明電極層１２２，１３２は、例えばスパッタリング法を用いて形成される。

取出電極層１２３は、透明電極層１２２上の４辺部の各々に４つ独立して形成され、取出電極層１３３は、透明電極層１３２上の４辺部の各々に４つ独立して形成される。また、取出電極層１２３，１３３は、銀等の金属粉末を含有する導電性ペースト材料で形成される。なお、取出電極層１２３，１３３の製造方法は、特に限定されず、例えば印刷法で形成される。

次に、第２光電変換素子２０について詳説する。図３は、図１の第２光電変換素子２０におけるＩＩＩ－ＩＩＩ線断面の一部断面図である。この図に示すように、第２光電変換素子２０は、２つの主面２１０Ｓ（２１０ＳＵ，２１０ＳＢ）を備えるｎ型半導体基板２１０と、半導体基板２１０の主面２１０Ｓのうちの受光する側の一方の主面２１０ＳＵである受光面側に順に積層されたパッシベーション層２２０、ｐ型半導体層２２１、透明電極層２２２、および取出電極層２２３を含む。

また、第２光電変換素子２０は、半導体基板２１０の主面２１０Ｓのうちの受光する側の主面２１０ＳＵの反対側の他方の主面２１０ＳＢである裏面側に順に積層されたパッシベーション層２３０、ｐ型半導体層２３１、透明電極層２３２、および取出電極層２３３を含む。

半導体基板［光電変換基板］２１０は、上述した第１光電変換素子１０の半導体基板１１０と同様に、単結晶シリコンまたは多結晶シリコン等の結晶シリコン材料で形成される。半導体基板２１０は、例えば結晶シリコン材料にｎ型ドーパント（例えば、上述したリン（Ｐ））がドープされたｎ型の半導体基板である。なお、半導体基板２１０の材料としては、ｐ型ドーパントを用いたｐ型結晶シリコンが用いられても構わない。

パッシベーション層［第１パッシベーション層／第２パッシベーション層］２２０は、半導体基板２１０の受光面側に形成されており、パッシベーション層［第２パッシベーション層／第１パッシベーション層］２３０は、半導体基板２１０の裏面側に形成される。パッシベーション層２２０，２３０は、上述した第１光電変換素子１０のパッシベーション層１２０，１３０と同様に、例えば真性（ｉ型）アモルファスシリコン材料で形成される。これらパッシベーション層２２０，２３０は、半導体基板２１０で生成されたキャリアの再結合を抑制し、キャリアの回収効率を高める。

ｐ型半導体層［第１半導体層／第２半導体層］２２１はパッシベーション層２２０上に、ｐ型半導体層［第２半導体層／第１半導体層］２３１はパッシベーション層２３０上に形成される。ｐ型半導体層２２１，２３１は、上述した第１光電変換素子１０のｐ型半導体層１２１と同様に、例えばアモルファスシリコン材料で形成される。

また、ｐ型半導体層２２１，２３１は、例えば、アモルファスシリコン材料にｐ型ドーパント（例えば、上述したホウ素（Ｂ））がドープされたｐ型の半導体層である。また、上述したパッシベーション層２２０，２３０、ｐ型半導体層２２１、およびｐ型半導体層２３１は、例えばＣＶＤ法を用いて形成される。

なお、半導体基板２１０の両主面側のｐ型半導体層２２１，２３１は、ホウ素を意図的にドープしたｐ型半導体層である必要はなく、半導体基板２１０に対して、後述するダイオード特性が確保されるのであれば、ｉ型非晶質シリコン層であっても構わない。

透明電極層［第１電極層／第２電極層］２２２は、ｐ型半導体層２２１上に形成され、透明電極層［第２電極層／第１電極層］２３２は、ｐ型半導体層２３１上に形成される。すなわち、透明電極層２２２は、ｐ型半導体層２２１に対応する電極層で、半導体基板２１０とともに、ｐ型半導体層２２１を挟むように配置され、透明電極層２３２は、ｐ型半導体層２３１に対応する電極層で、半導体基板２１０とともに、ｐ型半導体層２３１を挟むように配置される。

透明電極層２２２，２３２は、上述した第１光電変換素子１０の透明電極層１２２，１３２と同様に、透明な導電性材料で形成される。また、透明電極層２２２，２３２は、例えばスパッタリング法を用いて形成される。

取出電極層２２３は、透明電極層２２２上の４辺部の各々に４つ独立して形成され、取出電極層２３３は、透明電極層２３２上の４辺部の各々に４つ独立して形成される。また、電極層２２３，２３３は、上述した第１光電変換素子１０の電極層１２３，１３３と同様に、銀等の金属粉末を含有する導電性ペースト材料で形成される。なお、取出電極層２２３，２３３の製造方法は、特に限定されず、例えば印刷法で形成される。

以上の第２光電変換素子２０では、半導体基板２１０と、この半導体基板２１０における一方の主面側に配置させたｐ型半導体層２２１と、他方の主面側に配置させたｐ型半導体層２３１と、を含む。そして、この第２光電変換素子２０では、半導体基板２１０の導電型（ｎ型）と、ｐ型半導体層２２１およびｐ型半導体層２３１の導電型とは、相反する導電型（ｐ型）であり、さらに、受ける光により半導体基板２１０で生じたキャリアのうちの少数キャリアに対するキャリア回収量が、一方主面側と他方主面側とで異なる。このようなキャリア回収量に差異をもたせる構造の一例である、半導体基板２１０の各主面２１０ＳＵ，１０ＳＢにｐｎ接合を有する、両面ｐｎ構造について説明する。

まず、図４を用い、一般的な光電変換素子において、受けた光のスポットサイズに依存して、短絡電流Ｉｓｃが変化する原理を説明する。図４では、２種類のスポットサイズ（広狭サイズ）の光を光電変換素子に照射した場合のI－Ｖカーブを示したグラフであり、実線は広いスポットサイズの光、破線は狭いスポットサイズの光が照射された場合を示す。また、光強度Ａ～Ｃでは、光強度Ａが最も高く、光強度Ｃが最も低い。

光電変換素子において、半導体基板と半導体層毎との間の界面抵抗（半導層の積層方向における抵抗）が比較的高い場合、キャリア輸送の経路における電気抵抗といえる直列抵抗Ｒｓが非常に高くなる。直列抵抗Ｒｓは、周知の通り、開放電圧Ｖｏｃ付近の傾きの逆数で概略値が求められるが、直列抵抗Ｒｓが高くなると、グラフの第１象限に、通常の太陽電池等（一点鎖線参照）で生じる最大出力点のような屈曲点が生じることなく、第２象限にまで後退する。このような挙動は、直列抵抗Ｒｓに起因する電圧降下に起因する。

直列抵抗Ｒｓによる電圧降下（ΔＶ）は、電流（Ｉ）と直列抵抗（Ｒｓ）の積であり（ΔＶ＝－Ｉ×Ｒｓ）、換言すると、電圧降下は、直列抵抗Ｒｓと、光強度に依存する電流（Ｉ）との影響を受ける。そして、直列抵抗Ｒｓが存在しない場合の仮想的な「屈曲点（Ｒｓ＝０）」における電圧を（一点鎖線参照）、電圧降下ΔＶが上回ると、上述のように屈曲点が第２象限まで後退し、電圧降下ΔＶの影響を短絡電流Ｉｓｃ（グラフにおける電流電圧線と電流軸との交点の電流値）が受けることになる。

そして、光強度Ａのように、屈曲点が第２象限にある場合、後述するスポットサイズ起因の直列抵抗Ｒｓの変動に伴って短絡電流Ｉｓｃも変化する。また、光強度Ｂのように、屈曲点が０Ｖ近辺にある場合も、スポットサイズ起因の直列抵抗Ｒｓの変動により短絡電流Ｉｓｃは変化する。

しかしながら、光強度Ｃのように、光強度が低いために比較的低い電流しか生じず、それに対応して電圧降下も比較的小さいことに起因して、屈曲点の位置が０Ｖから十分に高電圧側にある場合、スポットサイズ起因の直列抵抗Ｒｓの変動による屈曲点の移動は第２象限にて起きず、第１象限にて起きる。すると、短絡電流Ｉｓｃは、電圧降下の影響を受けずに、変動しないことになる。

次に、スポットサイズが直列抵抗Ｒｓに影響を与える原理を説明する。光電変換素子の界面抵抗が比較的高い場合、キャリアの回収面積が直列抵抗Ｒｓに大きく影響する。これは、以下の理由による。

すなわち、スポットサイズが比較的広い場合、広面積にキャリアが発生するため、そのキャリアの密度は低くなり、その結果、キャリアは広い界面を利用して回収されるため、直列抵抗Ｒｓは比較的小さくなる。一方で、スポットサイズが比較的狭い場合、狭面積にキャリアが発生するため、そのキャリアの密度は高くなり、その結果、キャリアは狭い界面を利用して回収されるため、直列抵抗Ｒｓは比較的高くなる。

そして、一定以上の光強度を有する場合（光強度Ａ，Ｂ）、光電変換素子の受けた光に応じて直列抵抗Ｒｓに変化が生じると、０Ｖにおける短絡電流Ｉｓｃにも変化（差）が生じる。このようにスポットサイズに応じて直列抵抗Ｒｓが変化し、その直列抵抗Ｒｓに伴いＩｓｃも変化する光電変換素子を、第２光電変換素子２０として用いる場合、例えば、スポットサイズの影響を受けた第２光電変換素子２０の短絡電流Ｉｓｃの値と、スポットサイズとは独立した真の光強度を検出する第１光電変換素子１０の短絡電流Ｉｓｃの値とから、第２光電変換素子２０の受光面における入射光のスポットサイズが判明する。

換言すると、このような用途に使用する光電変換素子は、０Ｖにおいて、スポットサイズに応じた短絡電流Ｉｓｃに差を生じるような感度を有さなくてはならない（スポットサイズ広のときの電流電圧線と電流軸との交点と、スポットサイズ狭のときの電流電圧線と電流軸との交点とに差異がなくてはならない）。

しかしながら、直列抵抗Ｒｓを高める（上述の電圧降下）には限界があり、一定未満の光強度Ｃのように、比較的広いスポットサイズの光が照射しながらも、短絡電流Ｉｓｃが小さい場合、比較的狭いスポットサイズの光が照射しても、スポットサイズの広狭に起因する直列抵抗Ｒｓの差（直列抵抗差）が十分大きくならず、光電変換素子は、０Ｖにおいて、スポットサイズに応じて短絡電流Ｉｓｃに差を生じるような特性（センサー特性）を有さない（開放電圧Ｖｏｃが概ね短絡電流Ｉｓｃ×直列抵抗Ｒｓとなるような、Ｖｏｃ、Ｉｓｃ、Ｒｓの関係が、センサー特性を有するための目安といえる）。

両面ｐｎ構造では、半導体基板の両面にｐｎ接合が対向するように配置される。そして、このような両面ｐｎ構造では、図５に示すように、片面ｐｎ構造（半導体基板の一方面のみに、半導体基板の導電型と相違する半導体層を配置した構造）では一つしか発生しないダイオード特性による飽和電流領域が、第２象限と第４象限とで発生する。

これは、半導体基板の両面で、発生したキャリアのうちの少数キャリアを回収しあうため（相殺のため）である。そのため、両面ｐｎ構造における第２象限の飽和電流値Ａの絶対値と第４象限の飽和電流値Ｂの絶対値との合計値は、片面ｐｎ構造における第２象限の飽和電流値Ｃの絶対値と同程度になるものの、片面ｐｎ構造の飽和電流値Ｃに比べて、同極性（+）の飽和電流値Ａは低くなる。

また、電流の流れない開放状態（開放電圧Ｖｏｃ）においては、半導体基板の両面における一方主面側と他方主面側とに回収される少数キャリア量が完全に相殺されることで、電流値がゼロとなるが、この場合の開放電圧Ｖｏｃは、一方主面側のｐ型半導体層のフェルミ準位と他方主面側のｐ型半導体層のフェルミ準位との差に相当する。そのため、両面ｐｎ構造における開放電圧Ｖｏｃは、バンドギャップの半分程度となる片面ｐｎ構造の開放電圧Ｖｏｃに比べて、極めて小さく設計できる。

また、短絡状態（０Ｖ）においては、一方主面側のｐ型半導体層におけるフェルミ準位と他方主面側のｐ型半導体層におけるフェルミ準位とは一致し、一方主面側のｐ型半導体層へのキャリア流入量（回収量）と他方主面側のｐ型半導体層へのキャリア流入量（回収量）とのバランス関係によって、短絡電流Ｉｓｃが決まる。そのため、両面ｐｎ構造における短絡電流Ｉｓｃは、片面ｐｎ構造の短絡電流Ｉｓｃ比べて、極めて小さくなる。なお、仮に厳密に両面のｐｎ接合の電気特性（流れ込むキャリア数も含む）が一致する場合、電流電圧線は原点を中心に点対称となり、開放電圧は０Ｖとなり、短絡電流も０Ａとなる。

また、２つの屈曲点間の電圧差と、２つの屈曲点間で形成される電流電圧線の傾きは、主にキャリアライフタイムと直列抵抗Ｒｓとの影響を受ける。キャリアライフタイムが短いほど、再結合による電圧降下および電流ロスが大きくなるため、両屈曲点は電流軸から互いに離れるように移動する。そのため、屈曲点間の電流電圧線の傾きは小さくなり（すなわち、電圧軸と平行に近づき）、さらに、各屈曲点近辺における電流電圧線の曲率半径も大きくなる。また、直列抵抗Ｒｓが高い場合、それに起因した電圧降下が生じるため、両屈曲点は電流軸から互いに離れるように移動する。そのため、屈曲点間の電流電圧線の傾きは小さくなる。

以上のように、両面ｐｎ構造であると、正負電圧における高電圧領域（絶対値での高電圧領域）において飽和電流領域が発生し、これに応じて屈曲点も、Ｉ－Ｖカーブのグラフの第２象限に１箇所、第４象限に１か所の合計２箇所発生する。そのため、この屈曲点同士の間の電流電圧線は、電流軸付近にて傾きを有しながら、その電流軸に交差する。

そのため、図６に示すように、スポットサイズの広狭に起因する直列抵抗Ｒｓの差（直列抵抗差）が十分大きくなる場合、０Ｖにおいて、スポットサイズに応じて短絡電流Ｉｓｃに差が生じる（検出強度に差がでる）。その上、両面ｐｎ構造の開放電圧Ｖｏｃおよび短絡電流Ｉｓｃはともに、片面ｐｎ構造と異なり、極めて低くなる。これらの結果、このような光電変換素子は、ゼロに極めて近い光強度においても、センサー特性を有する。

以上を踏まえると、センサー特性は、例えば、半導体基板２１０の導電型（ｎ型）と、ｐ型半導体層２２１およびｐ型半導体層２３１の導電型とは、相反する導電型（ｐ型）であり、これに起因して、受ける光により半導体基板２１０で生じたキャリアのうちの少数キャリアに対するキャリア回収量が、一方主面側と他方主面側とで異ならせた第２光電変換素子２０に生じる。

なお、半導体基板２１０の２つ有る主面の側と、キャリア回収量の多少とは、特に限定されず、キャリア回収量が多い（または少ない）のは受光面側であっても裏面側であっても構わない。

このキャリア回収量に差異をもたせるための構造としては、例えば、ｐ型半導体層２２１における導電性不純物の濃度（ドーピング濃度）と、ｐ型半導体層２３１における導電性不純物の濃度とが互いに異なっていればよい。また、ｐ型半導体層２２１の膜厚と、ｐ型半導体層２３１の膜厚とが互いに異なっていても構わない。さらには、ｐ型半導体層２２１とｐ型半導体層２３１とにおける導電性不純物の濃度が互いに異なり、かつ、膜厚も異なっていても構わない。つまり、ｐ型半導体層２２１とｐ型半導体層２３１とにおける導電性不純物の濃度および膜厚のうち、少なくとも一方が、両ｐ型半導体層２２１，２３１において異なっていればよい。

そして、ドーピング濃度の高い半導体層は、ドーピング濃度の低い半導体層に比べて、電荷密度が高く、キャリアをより強く引き付けるために、ｐｎ接合においてキャリアを多く回収する。また、膜厚の厚い半導体層は、膜厚の薄い半導体層に比べて、電荷密度が同等の場合であっても、電荷量で上回るためキャリアをより強く引き付けるために、ｐｎ接合においてキャリアを多く回収する。

また、キャリア回収量に差異をもたせるための別の構造としては、例えば、ｐ型半導体層２２１と半導体基板２１０との間に配置されるパッシベーション層２２０の膜厚と、ｐ型半導体層２３１と半導体基板２１０との間に配置されるパッシベーション層２３０の膜厚とが互いに異なっていればよい。

例えば、光電変換素子に使用する半導体基板の特性によっては、界面抵抗が高くなるように設計していても、スポットサイズに応じて変化する直列抵抗Ｒｓの変化が小さくなることもある。これは、界面抵抗が高い場合に、半導体基板の中を横方向（基板面内方向）に移動するキャリアのパスが形成されると、キャリア輸送の経路が、光のスポットサイズによらず同程度になることが一因である。つまり、光電変換素子において、半導体基板内の抵抗が低ければ、界面抵抗が高かったとしても、スポットサイズに応じた直列抵抗Ｒｓの差は小さくなってしまう。

このような場合、キャリア再結合を用いて、短絡電流Ｉｓｃを変化させることが有効である。すなわち、界面抵抗が高く、半導体基板内の抵抗が低いために、キャリアが半導体基板内を横方向へ移動する場合、キャリア再結合速度を高く設計することにより、キャリアが横方向移動の際に再結合することを利用する。これにより、キャリアパスの長さに応じて回収できる電流量（キャリア回収量）が低下する。その結果、キャリアの横移動の小さな広いスポットサイズの場合、短絡電流Ｉｓｃが高くなり、キャリアの横方向移動の大きな狭い光スポットサイズの場合、キャリアの再結合により短絡電流Ｉｓｃが低くなる。

そこで、例えば、パッシベーション層を極端に厚く（２０ｎｍ以上）設計し、界面抵抗を上昇させ、その界面付近にてキャリアの渋滞を生じさせることで、クーロン反発を発生させる。そして、このクーロン反発力に起因したキャリア回収効率の低下、ひいてはキャリア回収量の低下を利用する。具体的には、パッシベーション層に高い界面抵抗をもたせる場合、パッシベーション層２２０，２３０は、２０ｎｍ以上１００ｎｍ以下の範囲で膜厚設計されると好ましい。例えば、２０ｎｍ以上１００ｎｍ以下の範囲で、パッシベーション層２２０と、パッシベーション層２３０との膜厚に差異が設けられると好ましい。

また、以上のような極端に膜厚が厚い場合（２０ｎｍ以上）、すなわちパッシベーション層に起因する界面抵抗が高抵抗な場合に、パッシベーション層における水素含有量を調整する設計で、パッシベーション層毎のパッシィベーション能力に差異をもたせ、キャリア回収量に差異をもたせても構わない。例えば、ｐ型半導体層２２１と半導体基板２１０との間に配置されるパッシベーション層２２０の水素含有量と、ｐ型半導体層２３１と半導体基板２１０との間に配置されるパッシベーション層２３０の水素含有量とが互いに異なっていればよい。

詳細な例を挙げると、第２光電変換素子２０の裏面側のパッシベーション層２３０の水素含有量が、受光側パッシベーション層２２０の水素含有量よりも少なく設計されることで、パッシベーション層２３０が、パッシベーション層２２０よりも低いパッシベーション能力を有する。

このようになっていると、半導体基板２１０の主面２１０Ｓのうちの他方側主面２１０ＳＢにおけるキャリアの再結合速度が速くなり、それにより、キャリア回収に時間を要する狭いスポットサイズの光を受光した場合、短絡電流Ｉｓｃが低下する。そのため、キャリアの横移動の少ない広いスポットサイズの場合、短絡電流Ｉｓｃが高くなり、キャリアの横方向移動の大きい狭い光スポットサイズの場合、キャリアの再結合により短絡電流Ｉｓｃが低くなる。

なお、２つパッシベーション層２２０，２３０の設計上、膜厚を互いに異ならせるとともに、水素含有量を互いに異ならせていてもよい。すなわち、パッシベーション層２２０とパッシベーション層２３０とにおける膜厚および水素含有量のうち、少なくとも一方が、両パッシベーション層２２０，２３０において異なっていればよい。

また、このようなパッシベーション層２２０，２３０同士の膜厚および水素含有量の少なくとも一方を異ならせた構造とともに、上述のｐ型半導体層２２１，２３１同士のドーピング濃度および膜厚の少なくとも一方を異ならせた構造を加えて、第２光電変換素子２０が設計されていても構わない。このような設計であっても、受ける光により半導体基板２１０で生じたキャリアのうちの少数キャリアに対するキャリア回収量が、一方主面側と他方主面側とで異なるためである。

以上のように、光電変換装置１では、第１光電変換素子１０は、受光面に入射する入射光の強度（総量）に応じた電流を生成する。第１光電変換素子１０は、生成した電流を、受光面（ＸＹ平面）における入射光の中心のＸＹ位置（座標）に応じて、４辺に配置された４対の電極層１２３，１３３に分配して出力する。

また、第２光電変換素子２０は、半導体基板２１０に入射する入射光に応じて生成されたキャリア（電子またはホール）のうちの両面のｐ型半導体層２２１、２３１を通過する少数キャリア量の差に応じた電流を生成する。これにより、第２光電変換素子２０は、入射光の密度に応じた電流、換言すれば入射光のスポットサイズに応じた電流を生成する。そして、第２光電変換素子２０は、生成した電流を、受光面（ＸＹ平面）における入射光の中心のＸＹ位置（座標）に応じて、４辺に配置された４対の電極層２２３，２３３に分配して出力する。

演算部４０は、第１光電変換素子１０の４対の電極層１２３，１３３から出力された電流の総量に応じて、入射光の強度（総量）を演算して検出する。

また、演算部４０は、第１光電変換素子１０の４対の電極層１２３，１３３各々から出力された電流の割合に基づいて、第１光電変換素子１０の受光面における入射光のＸＹ位置（座標）を演算して検出する。同様に、演算部４０は、第２光電変換素子２０の４対の電極層２２３，２３３各々から出力された電流の割合に基づいて、第２光電変換素子２０の受光面における入射光のＸＹ位置（座標）を演算して検出する。そして、演算部４０は、これらの第１光電変換素子１０の受光面における入射光のＸＹ位置（座標）と、第２光電変換素子２０の受光面における入射光のＸＹ位置（座標）とから、入射光の入射方向を演算して検出する。

また、演算部４０は、記憶部３０に記憶されたテーブルを参照して、第１光電変換素子１０の４対の電極層１２３，１３３から出力された電流の総量（すなわち、入射光の強度（総量）に応じた電流）、および、第２光電変換素子２０の４対の電極層２２３，２３３から出力された電流の総量（すなわち、入射光のスポットサイズに応じた電流）に対応した、第２光電変換素子２０の受光面における入射光のスポットサイズを求めて検出する。

なお、入射光の光強度が既知である場合、第１光電変換素子１０を用いず、第２光電変換素子２０のみでも、第２光電変換素子２０の受光面における入射光のスポットサイズが検出できる。

例えば、記憶部３０は、テーブルにおいて、第１光電変換素子１０の出力電流（総量）に代えて入射光の強度を対応付ける。そして、演算部４０は、入射光の強度と、第２光電変換素子２０から出力された電流の総量とから、第２光電変換素子２０の受光面における入射光のスポットサイズを求めればよい。

なお、図７は、光源からの入射光（波長９４０ｎｍ）の焦点が第２光電変換素子２０の受光面に合っている状態（横軸０ｍｍ）から、光源を第２光電変換素子２０から遠ざけたときの、第２光電変換素子２０による入射光の検出強度（相対値）の一例を示す図である。このセンサー特性を示す図７によれば、光源が第２光電変換素子２０から離れた状態から第２光電変換素子２０に近づくにつれて、換言すれば、第２光電変換素子２０の受光面における入射光のスポットサイズが狭くなるにつれて、第２光電変換素子２０による入射光の検出強度が減少していることがわかる。

ところで、以上では、半導体基板２１０の一方主面側と他方主面側とでキャリア回収量が異なる一因として、極端にパッシベーション層が厚い（２０ｎｍ以上）の中での差異、詳説するとパッシベーション層の界面抵抗の差異について述べた。しかし、パッシベーション層の厚みの差異という点では同じでも、界面抵抗の差異ではなく、極端にパッシベーション層を薄く（２ｎｍ以下）することで、パッシベーション層のパッシベーション能力を低下させて、再結合を促進し、スポットサイズによる短絡電流Ｉｓｃの変化を大きくさせてもよい。

このような場合、パッシベーション層２２０，２３０は、０．５ｎｍ以上２ｎｍ以下の範囲で膜厚設計されると好ましい。例えば、０．５ｎｍ以上２ｎｍ以下の範囲で、パッシベーション層２２０と、パッシベーション層２３０との膜厚に差異が設けられると好ましい。

なお、パッシベーション層の再結合の促進による場合、センサー特性は、図７とは異なり、図８のように、第２光電変換素子２０の受光面における入射光のスポットサイズが広くなるにつれて、第２光電変換素子２０による入射光の検出強度が減少していく（なお、図８は、図７と同様の測定条件である）。それは以下の理由による。

通常、パッシベーション能力を低下させるということは、パッシベーション層の界面欠陥数が比較的多く、半導体基板にて発生したキャリアが回収される前に再結合してしまうことである。そして、このような現象が起きると、光電変換素子では、短絡電流Ｉｓｃが減少する。

しかし、光電変換素子への入射光のスポットサイズが狭い（キャリア密度が高い）場合、界面欠陥密度が、見かけ上、減少する現象が発生する。これは、キャリアが欠陥を中心に再結合することで、その欠陥の周囲に本来生じている電場を一時的に遮蔽するためである。そして、この欠陥遮蔽効果により、再結合による電流低下が抑制され、スポットサイズが狭い場合に電流量が比較的高くなる。一方で、スポットサイズが広い（キャリア密度が低い）場合は、この遮蔽効果が小さく、電流量は比較的小さくなる。その結果、図８に示すようなセンサー特性が生じる。

なお、光電変換素子において、スポットサイズの広狭に応じ、規則だって短絡電流Ｉｓｃ（検出強度）が変わるのであれば、図７に示すようなスポットサイズが狭くなるにつれて検出強度が減少しても、図８に示すようなスポットサイズが大きくなるにつれて、検出強度が減少しても構わない。

また、パッシベーション層の厚みも、スポットサイズが広くなるにつれて検出強度が高まる、または、スポットサイズが狭くなるにつれて検出強度が高まるようにセンサー特性を設計できれば、パッシベーション層の界面抵抗に着目した場合の好適な厚み範囲、および、パッシベーション層のパッシベーション能力に着目した場合の好適な厚み範囲から外れて、パッシベーション層２２０と、パッシベーション層２３０との膜厚に差異が設けられても構わない。要は、上述のセンサー特性が担保できればよい。そして、本発明の構造は、光電変換素子に対する入射光のスポットサイズに伴う短絡電流Ｉｓｃの変化を、より低照度であっても実現させるものである。

以上では、ｐ型半導体層２２１，２３１同士のドーピング濃度および膜厚の少なくとも一方を異ならせた構造、パッシベーション層２２０，２３０同士の膜厚および水素含有量のうち、少なくとも一方を異ならせた構造、または、パッシベーション層２２０，２３０同士の膜厚および水素含有量のうち、少なくとも一方を異ならせた構造とともに、上述のｐ型半導体層２２１，２３１同士のドーピング濃度および膜厚の少なくとも一方を異ならせた構造によって、第２光電変換素子２０が、低い光強度のスポットサイズでも検出する例を挙げた。

しかし、以下のような構造（第１変形例～第４変形例）であっても、第２光電変換素子２０は、低い光強度のスポットサイズでも検出する。

（第１変形例）
図９は、第１実施形態の第１変形例に係る第２光電変換素子２０の断面図である。この図に示すように、第２光電変換素子２０では、半導体基板２１０の裏面側において、半導体基板２１０の主面２１０ＳＢとパッシベーション層２３０との間に、ピンホール３５を有する絶縁層２３５が設けられていてもよい。

絶縁層２３５は、例えばＳｉＮｘ、ＳｉＯｘ、ＡｌＯｘ、ＴｉＯｘ、ＴｉＮｘ等の絶縁性および透明性を有する材料で形成される。そして、この絶縁層２３５は、第２光電変換素子２０の半導体基板２１０の裏面側の層を、受光面側から示す図である図１０および図１１に示すように、半導体基板２１０の主面２１０ＳＢに沿って２次元状に設けられた複数のピンホール３５を有し、これらのピンホール３５には、パッシベーション層２３０が充填されている。

なお、ピンホール３５の配置の一例として、直交格子の交点上に等間隔に配置された形態を示すが、ピンホール３５の配置はこれに限定されない。例えば、ピンホール３５は、千鳥状（staggered）に配置されてもよい。すなわち、Ｙ方向（またはＸ方向）に隣り合うピンホール３５は、Ｘ方向（またはＹ方向）に互い違い（staggered）に配置されてもよい。また、ピンホール３５の形状の一例として、半導体基板２１０の主面に沿った平面視において円形状の形態を示すが、ピンホール３５の形状はこれに限定されない。例えば、ピンホール３５は、楕円状、または多角形状であっても構わない。

また、ピンホール３５では、直径は小さいほど好ましく、数は多いほど好ましい。これにより、入射光のスポットサイズに応じた第２光電変換素子２０の出力電流の変化のスポット位置またはスポットサイズに対する連続性が向上する。例えば、ピンホール３５の直径は、５μｍ以上５０μｍ以下であると好ましく、１０μｍ程度であるとより好ましい。ピンホール３５の間隔（中心間隔）は、５０μｍ以上５００μｍ以下であると好ましく、１００μｍ程度であるとより好ましい。

また、第２光電変換素子２０の受光面の面積（より具体的には、ｐ型半導体層２２１の面積またはｐ型半導体層２３１の面積）に対するピンホール３５の総面積の割合は０．００５％以上５％以下であると好ましく、０．０１％程度であるとより好ましい。

絶縁層２３５およびピンホール３５は、例えばフォトリソグラフィ法またはテンプレート法を用いて形成される。例えば、半導体基板２１０の主面２１０ＳＢ（裏側の主面２１０ＳＢ）上に、全面に対して絶縁材料膜を形成した後に、その絶縁材料膜を貫通するピンホール［貫通孔］３５を形成して絶縁層２３５を得る。その後、絶縁層２３５上にパッシベーション層２３０を形成する。これにより、ピンホール３５には、パッシベーション層２３０が充填される。

なお、図面上では、便宜上、パッシベーション層２３０のみがピンホール３５に充填されているが、パッシベーション層２３０の上に製膜されるｐ型半導体層２３１の材料が充填されていてもよい。

これにより、受光面における入射光の照射される照射領域Ｒ（図１１参照）の減少につれて（すなわち、入射光の密度が高くなるにつれて）、照射領域Ｒにおけるピンホール３５の数が減少する。そのため、受光面における入射光のスポットサイズが狭くなるにつれて、出力電流が低下する。以下に、その詳細を図１２および図１３を用いて説明する。

図１２は、図１１に示す照射領域Ｒが広いときの、半導体基板２１０で生成されたキャリアの回収の様子を示す模式図であり、図１３は、図１１に示す照射領域Ｒが狭いときの、半導体基板２１０で生成されたキャリアの回収の様子を示す模式図である。図１２および図１３では、入射光の入射の様子を破線矢印で示す。また、図１２および図１３では、半導体基板２１０で生成されたキャリアのうち少数キャリアであるホールを丸印、再結合したホールを×印で示し、これらのキャリアの移動の様子を実線矢印で示す。なお、理解を容易にすべく、多数キャリアである電子は省略しているが、回収されたホールと同量の電子が外部へ回収され、半導体基板内の平衡状態を保とうとしている。

これらの図に示すように、半導体基板２１０で生成されたホールは、パッシベーション層２２０を介してｐ型半導体層２２１により回収され、透明電極層２２２により取り出される。また、半導体基板２１０で生成されたホールは、パッシベーション層２３０を介してｐ型半導体層２３１により回収され、透明電極層２３２により取り出される。

そして、ｐ型半導体層２２１のキャリア回収量とｐ型半導体層２３１のキャリア回収量との差が、第２光電変換素子２０の出力電流の値に反映されるが、絶縁層２３５は、半導体基板２１０と透明電極層２３２との間に（詳説すると、半導体基板２１０の裏面２１０ＳＢとパッシベーション層２３０の間に）配置される。すると、半導体基板２１０の２つある主面２１０Ｓのうちの他方面側（裏面側）では、ホールは、絶縁層２３５により阻害され、ピンホール３５のみを通過する。

図１２に示すように、照射領域Ｒが大きい場合、照射領域Ｒ内のピンホール３５の数が多く、これらのピンホール３５により形成される電流経路の総合的な抵抗が実質的に低くなる。一方、図１３に示すように、照射領域Ｒが小さい場合、照射領域Ｒ内のピンホール３５の数が少なく、これらのピンホール３５により形成される電流経路の総合的な抵抗が実質的に高くなる。

これにより、照射領域Ｒの減少につれて（すなわち、入射光の密度が高くなるにつれて）、実質的に抵抗が増大する。そのため、受光面における入射光のスポットサイズが狭くなるにつれて、出力電流が低下する。

換言すれば、図１２に示すように、入射光の密度が低い場合、すなわち半導体基板２１０で生成されたキャリアの密度が低い場合、ホールは多くのピンホール３５に分散され、ピンホール３５において過度に渋滞することがない。一方、図１３に示すように、入射光の密度が高い場合、すなわち半導体基板２１０で生成されたキャリアの密度が高い場合、ホールは少ないピンホール３５に集中し、ピンホール３５において過度に渋滞する。このときのキャリア再結合速度は、周囲のパッシベーション能力とキャリア濃度とに依存し、渋滞の度合いが高いほど（キャリア密度が高いほど）、キャリアの再結合が生じてしまう。

これにより、照射領域Ｒの減少につれて（すなわち、入射光の密度が高くなるにつれて）、すなわち受光面における入射光のスポットサイズが狭くなるにつれて、出力電流が低下する。

なお、第２光電変換素子２０の裏面側におけるパッシベーション層２３０、ｐ型半導体層２３１、および透明電極層２３２のうち、最も高抵抗であるパッシベーション層２３０と半導体基板２１０との間に絶縁層２３５が設けられているが、これに限定されるものではない（すなわち、半導体基板２１０と透明電極層２３２との間のいずれかの層間において絶縁層２３５が介在していれば構わない）。ただし、絶縁層２３５におけるピンホール３５はパッシベーション層２３０の材料が充填されると、高抵抗の真性半導体が材料であるため、入射光のスポットサイズに応じた第２光電変換素子２０の出力電流の変化が大きくなりやすい。

また、以上の絶縁層２３５を含むだけで、ｐ型半導体層２２１，２３１同士のドーピング濃度および膜厚の少なくとも一方を異ならせた構造、パッシベーション層２２０，２３０同士の膜厚および水素含有量のうち、少なくとも一方を異ならせた構造、または、パッシベーション層２２０，２３０同士の膜厚および水素含有量のうち、少なくとも一方を異ならせた構造とともに、上述のｐ型半導体層２２１，２３１同士のドーピング濃度および膜厚の少なくとも一方を異ならせた構造、を含まない第２光電変換素子２０であってもよいし、逆に、含んでいる第２光電変換素子２０であっても構わない。いずれの第２光電変換素子２０であっても、低い光強度のスポットサイズでも検出するためである。

（第２変形例）
図１４は、第１実施形態の第２変形例に係る第２光電変換素子の断面図である。この図に示すように、第２光電変換素子２０では、半導体基板２１０の裏面２１０ＳＢとパッシベーション層２３０の間にピンホール３５を有する絶縁層２３５が形成されているだけでなく、半導体基板２１０の受光する側の主面２１０ＳＵとパッシベーション層２２０の間にピンホール２５を有する絶縁層２２５が形成されている。

すなわち、半導体基板２１０の両主面側において、ピンホール２５を有する絶縁層２２５が半導体基板２１０と透明電極層２２１との間、および、ピンホール３５を有する絶縁層２３５が半導体基板２１０と透明電極層２３２との間に配置される。

そして、ピンホール３５は、ピンホール２５と同様に、形成される。すなわち、半導体基板２１０の主面（受光側の主面２１０ＳＵ）上に、全面に対して絶縁材料膜を形成した後に、その絶縁材料膜を貫通するピンホール［貫通孔］２５を形成して絶縁層２２５を得る。その後、絶縁層２３５上にパッシベーション層２２０を形成する。これにより、ピンホール２５には、パッシベーション層２２０が充填される。なお、図面上では、便宜上、パッシベーション層２２０のみがピンホール２５に充填されているが、パッシベーション層２２０の上に製膜されるｐ型半導体層２２１の材料が充填されていてもよい。

このような第２変形例では、第１変形例の場合と比較して、両面にピンホール２５／３５を有する絶縁層２２５／２３５を有することから、例えば、両ピンホール２５，３５が同じピンホール径、ピンホール密度であったとしても、第１変形例に比べて、より高抵抗な第２光電変換素子２０となる。よって、スポット径に依存した電流変化は、第２変形例の場合、第１変形例よりも低い光強度においても生じるため、スポット径を検出可能な光強度の下限がさらに低くなる。

なお、以上では、第２光電変換素子２０において、絶縁層２２５の位置は、第２光電変換素子２０の受光面側におけるパッシベーション層２２０、ｐ型半導体層２２１、および透明電極層２２２のうち、最も高抵抗であるパッシベーション層２２０と半導体基板２１０との間に絶縁層２２５が設けられているが、これに限定されるものではない（すなわち、半導体基板２１０と透明電極層２２２との間のいずれかの層間において絶縁層２２５が介在していれば構わない）。ただし、第１変形例同様に、絶縁層２２５におけるピンホール２５はパッシベーション層２２０の材料が充填されると、高抵抗の真性半導体が材料であるため、入射光のスポットサイズに応じた第２光電変換素子２０の出力電流の変化が大きくなりやすい。

また、第１変形例では、半導体基板２１０と透明電極層２３２との間に絶縁層２３５が介在した例を、第２変形例では、半導体基板２１０と透明電極層２３２との間に絶縁層２３５、半導体基板２１０と透明電極層２２２との間に絶縁層２２５が介在した例を挙げた。しかし、第２光電変換素子２０は、半導体基板２１０と透明電極層２２２との間のみに、絶縁層２２５を介在していても構わない。このようになっていても、第２光電変換素子２０の受光面における入射光のスポットサイズが狭くなるにつれて、出力電流が低下するためである。

また、以上の絶縁層２３５および絶縁層２２５の少なくとも一方を含むだけで、ｐ型半導体層２２１，２３１同士のドーピング濃度および膜厚の少なくとも一方を異ならせた構造、パッシベーション層２２０，２３０同士の膜厚および水素含有量のうち、少なくとも一方を異ならせた構造、または、パッシベーション層２２０，２３０同士の膜厚および水素含有量のうち、少なくとも一方を異ならせた構造とともに、上述のｐ型半導体層２２１，２３１同士のドーピング濃度および膜厚の少なくとも一方を異ならせた構造、を含まない第２光電変換素子２０であってもよいし、逆に、含んでいる第２光電変換素子２０であっても構わない。いずれの第２光電変換素子２０であっても、低い光強度のスポットサイズでも検出するためである。

（第３変形例）
図１５は、第１実施形態の第３変形例に係る第２光電変換素子の断面図である。この図に示すように、第２光電変換素子２０では、半導体基板２１０の裏面側において、半導体基板２１０と透明電極層２３２との間、詳説すると、パッシベーション層２３０とｐ型半導体層２３１との間に、高抵抗層２３６が介在しても構わない。

高抵抗層２３６は、例えばＳｉＮｘ、ＳｉＯｘ、若しくはＳｉＣと、微結晶シリコン若しくは非晶質シリコン層との混晶材料で形成される。これらの高抵抗層（混晶層）は、例えばＣＶＤ製膜条件を調整することで、形成される。

例えば、ＳｉＨ_４ガスおよびＣＯ_２ガスを用いてＳｉＯｘを作製する場合、ＳｉＨ_４ガスの流量費を増加させることでＳｉ比率が増大（ｘが減少）し、Ｓｉ－Ｓｉ結合が増大し、僅かに電流が流れる構造となる。しかしながら、このようなＳｉＯｘを含む混晶材料で形成された高抵抗層２３６は、導電型半導体層であるｐ型半導体層２２１，２３１に比較して１００倍以上の高抵抗となる。

これにより、上述してきた様々な第２光電変換素子２０と同様に、受ける光により半導体基板２１０で生じたキャリアのうちの少数キャリアに対するキャリア回収量が、一方主面側と他方主面側とで異なり、かつ、第２光電変換素子２０の受光面における入射光のスポットサイズが狭くなるにつれて、出力電流が低下する。

なお、以上では、半導体基板２１０と透明電極層２３２との間に、高抵抗層２３６が介在する例を挙げているが、高抵抗層２３６は、半導体基板２１０と透明電極層２２２との間、詳説すると、パッシベーション層２２０とｐ型半導体層２２１との間に、高抵抗層２３６が介在しても構わない。また、半導体基板２１０と透明電極層２３２との間、かつ、半導体基板２１０と透明電極層２２２との間、詳説すると、パッシベーション層２３０とｐ型半導体層２３１との間、および、パッシベーション層２２０とｐ型半導体層２２１との間に、高抵抗層２３６が介在しても構わない。

すなわち、半導体基板２１０と透明電極層２３２との間、および、半導体基板２１０と透明電極層２２２との間の少なくとも一方に、絶縁材料を含有する高抵抗層２３６が含まれていればよい。

また、第２変形例のように、半導体基板２１０の両主面側に配置された絶縁層２２５，２３５のうちの一方を、高抵抗層２３６に置き換えた第２光電変換素子２０であっても構わない。

また、以上の高抵抗層２３６を含むだけで、ｐ型半導体層２２１，２３１同士のドーピング濃度および膜厚の少なくとも一方を異ならせた構造、パッシベーション層２２０，２３０同士の膜厚および水素含有量のうち、少なくとも一方を異ならせた構造、または、パッシベーション層２２０，２３０同士の膜厚および水素含有量のうち、少なくとも一方を異ならせた構造とともに、上述のｐ型半導体層２２１，２３１同士のドーピング濃度および膜厚の少なくとも一方を異ならせた構造、を含まない第２光電変換素子２０であってもよいし、逆に、含んでいる第２光電変換素子２０であっても構わない。いずれの第２光電変換素子２０であっても、低い光強度のスポットサイズでも検出するためである。

（第４変形例）
以上の第２光電変換素子２０では、半導体基板２１０の導電型（ｎ型）と、ｐ型半導体層２２１およびｐ型半導体層２３１の導電型とは、相反する導電型（ｐ型）であり、さらに、受ける光により半導体基板２１０で生じたキャリアのうちの少数キャリアに対するキャリア回収量が、半導体基板２１０の一方主面側と他方主面側とで異なる。そして、このキャリア回収量に差異を設けるために、半導体基板２１０の一方主面側に積層される各種層と、他方主面側に積層される各種層とに差異を設けていた。

そして、このような差異を有する構造であると、第２光電変換素子２０では、受ける光、例えば、波長９００ｎｍ以上１２００ｎｍ以下の近赤外光を受けた場合、好適に、キャリア回収量に差異が生じる。ただし、例えば、波長３００ｎｍ未満の紫外光または可視光（例えば、波長３５０ｎｍ以上８００ｎｍ以下）の場合、吸収係数が高く、半導体基板２１０における受光面側において、キャリアが発生しやすい。そのため、上述してきたような、半導体基板２１０の一方主面側に積層される各種層と他方主面側に積層される各種層とに差異を設けない構造であっても、受ける光により半導体基板２１０で生じたキャリアのうちの少数キャリアに対するキャリア回収量が、半導体基板２１０の一方主面側と他方主面側とで異なる。

すると、第２光電変換素子２０が可視光を受光する場合、例えば、ｐ型半導体層２２１とｐ型半導体層２３１とは、導電性不純物の濃度を互いに一致させていても構わない。また、ｐ型半導体層２２１とｐ型半導体層２３１とは、膜厚を互いに一致させていても構わない。

また、パッシベーション層２２０とパッシベーション層２３０とは、膜厚を互いに一致させていても構わない。また、パッシベーション層２２０とパッシベーション層２３０とは、水素含有量を互いに一致させていても構わない。

これらのような構造であっても、受ける光により半導体基板２１０で生じたキャリアのうちの少数キャリアに対するキャリア回収量が、半導体基板２１０の一方主面側と他方主面側とで異なるためである。

（第２実施形態）
光センサとして、被写体からの拡散光を入射して、被写体のＸ方向およびＹ方向の位置（ＸＹ位置）に加え、Ｚ方向（奥行き）の位置をも検出する３次元センサがある。このような３次元センサでは、被写体のＺ方向（奥行き）の位置が変化すると、内部の光電変換素子に入射する入射光のスポットサイズが変化する（デフォーカス）。

そこで、このような３次元センサに上述した光電変換装置１を適用すれば、光電変換素子に入射する入射光のスポットサイズを検出することにより、被写体のＺ方向（奥行き）の位置が検出できる。そして、入射光の入射方向とＺ方向（奥行き）の位置とから、被写体の３次元の位置が検出できる。

図１６は、第２実施形態に係る３次元センサの構成を示す図である。この図に示す３次元センサ２は、光電変換装置１に内蔵される光出射部６０のレーザー光等を被写体に照射することにより、被写体から発せられた光学像（拡散光）を集光する光学レンズ５０と、光学レンズ５０からの集光光を入射する上述した光電変換装置１、すなわち第１光電変換素子１０、第２光電変換素子２０、記憶部３０、および演算部４０を含む。なお、第１光電変換素子１０および第２光電変換素子２０への入射光の基となる光を出射する光出射部６０は、出射する光の波長域を適宜変えられる（例えば、赤色光、緑色光、または青色光等を適宜出射する）。

そして、光学レンズ５０の焦点位置に第１光電変換素子１０が配置されている。第１光電変換素子１０は、受光面に入射するフォーカスされた入射光の強度（総量）に応じた電流を生成する。第１光電変換素子１０は、生成した電流を、受光面（ＸＹ平面）における入射光の中心のＸＹ位置（座標）に応じて、４辺に配置された４つの電極層１２３（１３３）に分配して出力する。また、第１光電変換素子１０は、入射光を透過する。

第２光電変換素子２０は、受光面に入射するデフォーカスされた入射光に応じて生成されたキャリアのうち、半導体基板２１０の一方主面側と他方主面側とのキャリア回収量差に応じた電流を生成する。これにより、第２光電変換素子２０は、入射光の密度に応じた電流、換言すれば入射光のスポットサイズに応じた電流を生成する。第２光電変換素子２０は、生成した電流を、受光面（ＸＹ平面）における入射光の中心のＸＹ位置（座標）に応じて、４辺に配置された４つの電極層２２３（２３３）に分配して出力する。

記憶部３０は、第１光電変換素子１０の出力電流（総量）（すなわち、入射光の強度（総量）に応じた電流）、および、第２光電変換素子２０の出力電流（総量）（すなわち、入射光のスポットサイズに応じた電流）と、第２光電変換素子２０の受光面における入射光のスポットサイズとを対応付け、さらに、このスポットサイズに被写体のＺ方向（奥行き）の位置を対応付けたテーブルを予め記憶する。

演算部４０は、上述したように、第１光電変換素子１０の４つの電極層１２３（１３３）から出力された電流の総量に応じて、入射光の強度（総量）を演算して検出する。

また、演算部４０は、上述したように、第１光電変換素子１０の４つの取出電極層１２３（１３３）各々から出力された電流の割合に基づいて、第１光電変換素子１０の受光面における入射光のＸＹ位置（座標）を演算して検出する。同様に、演算部４０は、第２光電変換素子２０の４つの取出電極層２２３（２３３）各々から出力された電流の割合に基づいて、第２光電変換素子２０の受光面における入射光のＸＹ位置（座標）を演算して検出する。演算部４０は、これらの第１光電変換素子１０の受光面における入射光のＸＹ位置（座標）と、第２光電変換素子２０の受光面における入射光のＸＹ位置（座標）とから、入射光の入射方向を演算して検出する。

また、演算部４０は、記憶部３０に記憶されたテーブルを参照して、第１光電変換素子１０から出力された電流の総量（すなわち、入射光の強度（総量）に応じた電流）、および、第２光電変換素子２０から出力された電流の総量（すなわち、入射光のスポットサイズに応じた電流）に対応した、第２光電変換素子２０の受光面における入射光のスポットサイズ、および、被写体のＺ方向（奥行き）の位置を求めて検出する。

そして、演算部４０は、上述したように検出した入射光の入射方向と、Ｚ方向（奥行き）の位置とから、被写体の３次元の位置を検出する。

以上、本発明の実施形態について説明したが、本発明は上記した本実施形態に限定されることなく種々の変形が可能である。例えば、本実施形態では、図２および図３に示すようにヘテロ接合型の光電変換素子１０，２０を例示したが、本発明の特徴は、ヘテロ接合型の光電変換素子に限らず、ホモ接合型の光電変換素子またはポリシリコン用いた光電変換素子等の種々の光電変換素子に適用可能である。

また、本実施形態では、半導体基板１１０，２１０としてｎ型半導体基板を例示したが、半導体基板１１０，２１０は、結晶シリコン材料にｐ型ドーパント（例えば、ホウ素（Ｂ））がドープされたｐ型半導体基板であってもよい。その場合、両面に製膜される導電型半導体層はｎ型半導体層となる。

また、本実施形態では、結晶シリコン基板を有する光電変換素子を例示したが、これに限定されない。例えば、光電変換素子は、ガリウムヒ素（ＧａＡｓ）基板を有していてもよい。

なお、本発明は上記した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

１ 光電変換装置
２ ３次元センサ
１０ 第１光電変換素子
１１０ 半導体基板
１１０Ｓ 半導体基板の主面
１１０ＳＵ ２つの主面の一方側（他方側）である受光する側の主面
１１０ＳＢ ２つの主面の他方側（一方側）である裏側の主面
１２０ パッシベーション層
１２１ ｐ型半導体層
１２２ 透明電極層
１２３ 取出電極層
１３０ パッシベーション層
１３１ ｎ型半導体層
１３２ 透明電極層
１３３ 取出電極層
２０ 第２光電変換素子
２１０ 半導体基板［光電変換基板］
２１０Ｓ 半導体基板の主面
２１０ＳＵ ２つの主面の一方側（他方側）である受光する側の主面
２１０ＳＢ ２つの主面の他方側（一方側）である裏側の主面
２２０ パッシベーション層
［第１パッシベーション層／第２パッシベーション層］
２２１ ｐ型半導体層［第１半導体層／第２半導体層］
２２２ 透明電極層［第１電極層／第２電極層］
２２３ 取出電極層
２５ ピンホール［貫通孔］
２２５ 絶縁層
２３０ パッシベーション層
［第２パッシベーション層／第１パッシベーション層］
２３１ ｐ型半導体層［第２半導体層／第１半導体層］
２３２ 透明電極層［第２電極層／第１電極層］
２３３ 取出電極層
３５ ピンホール［貫通孔］
２３５ 絶縁層
２３６ 高抵抗層
３０ 記憶部
４０ 演算部
５０ 光学レンズ
６０ 光出射部

Claims (12)

1. 光電変換基板と、前記光電変換基板における一方主面側に配置させた第１半導体層と、他方主面側に配置させた第２半導体層と、を含む光電変換素子にあって、
   前記光電変換基板の導電型と、前記第１半導体層および前記第２半導体層の導電型とは、相反する導電型であり、
   前記第１半導体層と前記第２半導体層とは、導電性不純物の濃度および膜厚のうち少なくとも一方を、互いに異ならせており、
   受ける光により前記光電変換基板で生じたキャリアのうちの少数キャリアに対するキャリア回収量が、前記一方主面側と前記他方主面側とで異なる光電変換素子。
2. 光電変換基板と、前記光電変換基板における一方主面側に配置させた第１半導体層と、他方主面側に配置させた第２半導体層と、を含む光電変換素子にあって、
   前記光電変換基板の導電型と、前記第１半導体層および前記第２半導体層の導電型とは、相反する導電型であり、
   前記第１半導体層と前記光電変換基板との間に配置される第１パッシベーション層と、前記第２半導体層と前記光電変換基板との間に配置される第２パッシベーション層とは、膜厚および水素含有量のうち少なくとも一方を、互いに異ならせており、
   受ける光により前記光電変換基板で生じたキャリアのうちの少数キャリアに対するキャリア回収量が、前記一方主面側と前記他方主面側とで異なる光電変換素子。
3. 前記第１半導体層と前記光電変換基板との間に配置される第１パッシベーション層と、前記第２半導体層と前記光電変換基板との間に配置される第２パッシベーション層とは、膜厚および水素含有量のうち少なくとも一方を、互いに異ならせている請求項１に記載の光電変換素子。
4. 前記第１半導体層に対応する電極層で、前記光電変換基板とともに、前記第１半導体層を挟むように配置される第１電極層と、
   前記第２半導体層に対応する電極層で、前記光電変換基板とともに、前記第２半導体層を挟むように配置される第２電極層と
   を含み、
   前記光電変換基板と前記第１電極層との間、および、前記光電変換基板と前記第２電極層との間の少なくとも一方に、絶縁層を含み、
   前記絶縁層は、前記光電変換基板の主面に沿って、２次元状に設けられた複数の貫通孔を有する請求項１～３のいずれか１項に記載の光電変換素子。
5. 前記第１半導体層に対応する電極層で、前記光電変換基板とともに、前記第１半導体層を挟むように配置される第１電極層と、
   前記第２半導体層に対応する電極層で、前記光電変換基板とともに、前記第２半導体層を挟むように配置される第２電極層と
   を含み、
   前記光電変換基板と前記第１電極層との間、および、前記光電変換基板と前記第２電極層との間の少なくとも一方に、絶縁材料を含有する高抵抗層を含む、請求項１～３のいずれか１項に記載の光電変換素子。
6. 光電変換基板と、前記光電変換基板における一方主面側に配置させた第１半導体層と、他方主面側に配置させた第２半導体層と、を含む光電変換素子にあって、
   前記光電変換基板の導電型と、前記第１半導体層および前記第２半導体層の導電型とは、相反する導電型であり、
   前記第１半導体層と前記光電変換基板との間に配置される第１パッシベーション層と、前記第２半導体層と前記光電変換基板との間に配置される第２パッシベーション層とは、膜厚および水素含有量のうち少なくとも一方を、互いに一致させており、
   受ける光により前記光電変換基板で生じたキャリアのうちの少数キャリアに対するキャリア回収量が、前記一方主面側と前記他方主面側とで異なる光電変換素子。
7. 前記第１半導体層と前記第２半導体層とは、導電性不純物の濃度を互いに一致させている請求項６に記載の光電変換素子。
8. 前記第１半導体層と前記第２半導体層とは、膜厚を互いに一致させている請求項６または７に記載の光電変換素子。
9. 入射光の上流側に配置された第１光電変換素子と、
   前記入射光の基となる光を出射する光出射部と、
   前記入射光の下流側に配置され、請求項１～８のいずれか１項に記載の光電変換素子を第２光電変換素子と、
   して含む光電変換装置。
10. 入射光の上流側に配置された第１光電変換素子と、
    前記入射光の基となる近赤外光を出射する光出射部と、
    前記入射光の下流側に配置され、請求項１～５のいずれか１項に記載の光電変換素子を第２光電変換素子と、
    して含む光電変換装置。
11. 入射光の上流側に配置された第１光電変換素子と、
    前記入射光の基となる可視光を出射する光出射部と、
    前記入射光の下流側に配置され、請求項６～８のいずれか１項に記載の光電変換素子を第２光電変換素子と、
    して含む光電変換装置。
12. 前記第１光電変換素子の出力電流、および、前記第２光電変換素子の出力電流に基づいて、前記第２光電変換素子における入射光のスポットサイズを演算する演算部をさらに含む、請求項９または１０に記載の光電変換装置。
    

Images