JP2655496B2 - フェイスダウン接続用集積回路素子 - Google Patents
フェイスダウン接続用集積回路素子Info
- Publication number
- JP2655496B2 JP2655496B2 JP28636594A JP28636594A JP2655496B2 JP 2655496 B2 JP2655496 B2 JP 2655496B2 JP 28636594 A JP28636594 A JP 28636594A JP 28636594 A JP28636594 A JP 28636594A JP 2655496 B2 JP2655496 B2 JP 2655496B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- face
- adhesive resin
- down connection
- circuit element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Wire Bonding (AREA)
- Adhesives Or Adhesive Processes (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、微細な電極を有する集
積回路回路素子を実装基板上に精度良くフェイスダウン
接続するフェイスダウン接続用集積回路素子に係わり、
特に集積回路素子の実装構造に関するものである。
積回路回路素子を実装基板上に精度良くフェイスダウン
接続するフェイスダウン接続用集積回路素子に係わり、
特に集積回路素子の実装構造に関するものである。
【０００２】
【従来の技術】図６（ａ），（ｂ），（ｃ），（ｄ）
は、フェイスダウン接続用集積回路素子の実装構造の作
製方法を説明する各工程における断面図を示し、図７
（ａ），（ｂ），（ｃ）は、集積回路素子のフェイスダ
ウン接続方法を説明する各工程における断面図である。
図６において、まず、図６（ａ）に示すように集積回路
素子（以下、ＬＳＩチップという）１の表面には、例え
ばＡｕ／Ｃｒ／Ａｌ（それぞれの膜厚は１.０μｍ，
０．０５μｍ，０．５μｍ）またはＡｕ／ＴｉＮ／Ａｌ
（それぞれの膜厚は０.８μｍ，０．０８μｍ，０．２
μｍ）により構成された電極パッド２が形成され、これ
らの電極パッド２上には、金属バンプ３が一体的に形成
されている。一方、このＬＳＩチップ１を搭載する基板
６上には、電極パッド２に対応して電極端子７が形成さ
れている。
は、フェイスダウン接続用集積回路素子の実装構造の作
製方法を説明する各工程における断面図を示し、図７
（ａ），（ｂ），（ｃ）は、集積回路素子のフェイスダ
ウン接続方法を説明する各工程における断面図である。
図６において、まず、図６（ａ）に示すように集積回路
素子（以下、ＬＳＩチップという）１の表面には、例え
ばＡｕ／Ｃｒ／Ａｌ（それぞれの膜厚は１.０μｍ，
０．０５μｍ，０．５μｍ）またはＡｕ／ＴｉＮ／Ａｌ
（それぞれの膜厚は０.８μｍ，０．０８μｍ，０．２
μｍ）により構成された電極パッド２が形成され、これ
らの電極パッド２上には、金属バンプ３が一体的に形成
されている。一方、このＬＳＩチップ１を搭載する基板
６上には、電極パッド２に対応して電極端子７が形成さ
れている。
【０００３】次に図６（ｂ）に示すようにＬＳＩチップ
１上に光／熱硬化性を有する樹脂をスピンナー法により
均一に塗布し乾燥させて光／熱硬化性樹脂層４を形成す
る。次に図６（ｃ）に示すようにフォトグラフィー法に
よりフォトマスク８を通して紫外線９により露光を行
う。このとき、電極パッド２上の光／熱硬化性樹脂層４
を遮光して露光を行う。
１上に光／熱硬化性を有する樹脂をスピンナー法により
均一に塗布し乾燥させて光／熱硬化性樹脂層４を形成す
る。次に図６（ｃ）に示すようにフォトグラフィー法に
よりフォトマスク８を通して紫外線９により露光を行
う。このとき、電極パッド２上の光／熱硬化性樹脂層４
を遮光して露光を行う。
【０００４】次に図６（ｄ）に示すように現像液１０に
て現像を行い、電極パッド２上の光／熱硬化性樹脂層を
除去してパターンを作製する。このとき、完成されたＬ
ＳＩチップ１の実装構造は、金属バンプ３が光／熱硬化
性樹脂層４よりも突出した形状となって形成される。
て現像を行い、電極パッド２上の光／熱硬化性樹脂層を
除去してパターンを作製する。このとき、完成されたＬ
ＳＩチップ１の実装構造は、金属バンプ３が光／熱硬化
性樹脂層４よりも突出した形状となって形成される。
【０００５】次に図７（ａ），（ｂ）に示すように金属
バンプ３と電極端子７とを向き合わせてＬＳＩチップ１
を基板６上に精度良く搭載し、金属バンプ３と電極端子
７とを良好に密着させる。
バンプ３と電極端子７とを向き合わせてＬＳＩチップ１
を基板６上に精度良く搭載し、金属バンプ３と電極端子
７とを良好に密着させる。
【０００６】次に図７（ｃ）に示すようにＬＳＩチップ
１に加熱および荷重を加えて圧着することによって金属
バンプ３を弾性変形または溶融させ、電極端子７と導通
させる。さらに光／熱硬化性接着樹脂層４を熱または光
硬化させることにより、ＬＳＩチップ１と基板６とを接
着し、デバイス素子を完成する。なお、この種の集積回
路素子の微細接続方法については、例えば特開平５−０
３６７６１号公報などに開示されている。
１に加熱および荷重を加えて圧着することによって金属
バンプ３を弾性変形または溶融させ、電極端子７と導通
させる。さらに光／熱硬化性接着樹脂層４を熱または光
硬化させることにより、ＬＳＩチップ１と基板６とを接
着し、デバイス素子を完成する。なお、この種の集積回
路素子の微細接続方法については、例えば特開平５−０
３６７６１号公報などに開示されている。
【０００７】
【発明が解決しようとする課題】前述した従来のＬＳＩ
チップ１の実装構造は、金属バンプ３が光／熱硬化性樹
脂層４よりも突出した形状となっていた。この実装構造
のＬＳＩチップ１を用いて図７に示したようにフェイス
ダウンプロセスにて高精細化接続を実施する際、ＬＳＩ
チップ１を基板６に最初にアライメントすると、従来の
実装構造では、金属バンプ３と電極端子７との金属同士
が接触するのみであり、何等仮固定がされていないこと
から、次のプロセスである圧着時にＬＳＩチップ１の位
置ずれが発生し、この状態で熱圧着を継続すると、各々
の電極端子間の接続抵抗値に差異が生じ、その結果とし
て接続が不安定になる。また、極端な場合には、電気的
に短絡または開放になる箇所が発生する。これらの現象
は、デバイスの動作不良を引き起こす重大な問題となっ
ていた。
チップ１の実装構造は、金属バンプ３が光／熱硬化性樹
脂層４よりも突出した形状となっていた。この実装構造
のＬＳＩチップ１を用いて図７に示したようにフェイス
ダウンプロセスにて高精細化接続を実施する際、ＬＳＩ
チップ１を基板６に最初にアライメントすると、従来の
実装構造では、金属バンプ３と電極端子７との金属同士
が接触するのみであり、何等仮固定がされていないこと
から、次のプロセスである圧着時にＬＳＩチップ１の位
置ずれが発生し、この状態で熱圧着を継続すると、各々
の電極端子間の接続抵抗値に差異が生じ、その結果とし
て接続が不安定になる。また、極端な場合には、電気的
に短絡または開放になる箇所が発生する。これらの現象
は、デバイスの動作不良を引き起こす重大な問題となっ
ていた。
【０００８】したがって本発明は、前述した従来の課題
を解決するためになされたものであり、その目的は、高
精細化接続において、再現性良く、かつ安定で、しかも
精度の高いフェイスダウン接続を可能にするフェイスダ
ウン接続用集積回路素子を提供することにある。
を解決するためになされたものであり、その目的は、高
精細化接続において、再現性良く、かつ安定で、しかも
精度の高いフェイスダウン接続を可能にするフェイスダ
ウン接続用集積回路素子を提供することにある。
【０００９】
【課題を解決するための手段】このような目的を達成す
るために本発明によるフェイスダウン接続用集積回路素
子は、電極上に金属バンプが形成され、この集積回路素
子の金属バンプが形成されていない部分上に光／熱硬化
性接着樹脂層が形成され、この光／熱硬化性接着樹脂層
上に金属バンプよりも高さの高い接着樹脂突出部を設け
たものである。
るために本発明によるフェイスダウン接続用集積回路素
子は、電極上に金属バンプが形成され、この集積回路素
子の金属バンプが形成されていない部分上に光／熱硬化
性接着樹脂層が形成され、この光／熱硬化性接着樹脂層
上に金属バンプよりも高さの高い接着樹脂突出部を設け
たものである。
【００１０】
【作用】本発明においては、集積回路素子の光／熱硬化
性接着樹脂層上に接着樹脂突出部を設けたことにより、
この接着樹脂突出部にて仮固定されるので、位置ずれが
発生し難くなり、位置ずれのない高精度なフェイスダウ
ン接続が可能となる。
性接着樹脂層上に接着樹脂突出部を設けたことにより、
この接着樹脂突出部にて仮固定されるので、位置ずれが
発生し難くなり、位置ずれのない高精度なフェイスダウ
ン接続が可能となる。
【００１１】
【実施例】以下、図面を用いて本発明の実施例を詳細に
説明する。 （実施例１）図１は、本発明によるフェイスダウン接続
用集積回路素子の一実施例による構成を説明する背面側
から見た底面図を示し、図２は図１のＡ−Ａ′線の断面
図を示したものであり、前述した図と同一部分には同一
符号を付してある。これらの図において、光／熱硬化性
樹脂層４の表面には、その中央部および両端部に金属バ
ンプ３よりも高さの高い円柱状の接着樹脂突出部５が複
数個形成されている。
説明する。 （実施例１）図１は、本発明によるフェイスダウン接続
用集積回路素子の一実施例による構成を説明する背面側
から見た底面図を示し、図２は図１のＡ−Ａ′線の断面
図を示したものであり、前述した図と同一部分には同一
符号を付してある。これらの図において、光／熱硬化性
樹脂層４の表面には、その中央部および両端部に金属バ
ンプ３よりも高さの高い円柱状の接着樹脂突出部５が複
数個形成されている。
【００１２】このような構成によれば、基板６上にマウ
ントし、熱圧着する際、一旦、ＬＳＩチップ１を接着樹
脂突出部５にて仮固定できるので、位置ずれが発生しな
くなり、さらに熱圧着にて接着樹脂突出部５を溶融また
は溶融硬化させると同時に金属バンプ３を弾性変形また
は溶融させ、電極端子７と導通させることにより、精度
の良いフェイスダウン接続が可能となる。
ントし、熱圧着する際、一旦、ＬＳＩチップ１を接着樹
脂突出部５にて仮固定できるので、位置ずれが発生しな
くなり、さらに熱圧着にて接着樹脂突出部５を溶融また
は溶融硬化させると同時に金属バンプ３を弾性変形また
は溶融させ、電極端子７と導通させることにより、精度
の良いフェイスダウン接続が可能となる。
【００１３】なお、上述した接着樹脂突出部５の形成材
料としては、熱可塑性樹脂，熱硬化性樹脂または光／熱
硬化性樹脂などが用いられる。熱可塑性樹脂としては、
メタクリル樹脂，ＡＢＳ樹脂，ポリスチレン樹脂，ＥＶ
ＯＨ樹脂またはエラストマー樹脂などが用いられる。熱
硬化性樹脂としては、エポキシ樹脂，フェノール樹脂，
ポリウレタン樹脂またはメラミン樹脂などが用いられ
る。
料としては、熱可塑性樹脂，熱硬化性樹脂または光／熱
硬化性樹脂などが用いられる。熱可塑性樹脂としては、
メタクリル樹脂，ＡＢＳ樹脂，ポリスチレン樹脂，ＥＶ
ＯＨ樹脂またはエラストマー樹脂などが用いられる。熱
硬化性樹脂としては、エポキシ樹脂，フェノール樹脂，
ポリウレタン樹脂またはメラミン樹脂などが用いられ
る。
【００１４】また、光／熱硬化性樹脂としては、フェノ
ールノボラック型エポキシ樹脂，クレゾールノボラック
型エポキシ樹脂，グリシジルアミン型エポキシ樹脂，ビ
フェニル型エポキシ樹脂およびこれらの臭化物にアクリ
ル酸，クロトン酸，マレイン酸モノメチル，マレイン酸
モノプロピル，マレイン酸モノブチル，ソルビン酸など
の不飽和塩基酸を上述したエポキシ基と反応させ、エス
テル化したものにさらにフタル酸，無水フタル酸，マレ
イン酸，無水マレイン酸，シュウ酸，アジピン酸，クエ
ン酸などの多塩基酸を反応させる。光開始剤としてベン
ゾフェノン類を配合したものが好適である。
ールノボラック型エポキシ樹脂，クレゾールノボラック
型エポキシ樹脂，グリシジルアミン型エポキシ樹脂，ビ
フェニル型エポキシ樹脂およびこれらの臭化物にアクリ
ル酸，クロトン酸，マレイン酸モノメチル，マレイン酸
モノプロピル，マレイン酸モノブチル，ソルビン酸など
の不飽和塩基酸を上述したエポキシ基と反応させ、エス
テル化したものにさらにフタル酸，無水フタル酸，マレ
イン酸，無水マレイン酸，シュウ酸，アジピン酸，クエ
ン酸などの多塩基酸を反応させる。光開始剤としてベン
ゾフェノン類を配合したものが好適である。
【００１５】次に図１および図２に示すフェイスダウン
接続用集積回路素子の実装構造の形成方法について詳細
に説明する。まず、ＬＳＩチップ１の背面上にスパッタ
リング法により例えばＡｕ／Ｃｒ／Ａｌ（それぞれの膜
厚は１.０μｍ，０．０５μｍ，０．５μｍ）からなる
電極パッド２を形成し、さらにこれらの電極パッド２上
にはインジウムバンプ３を形成する。
接続用集積回路素子の実装構造の形成方法について詳細
に説明する。まず、ＬＳＩチップ１の背面上にスパッタ
リング法により例えばＡｕ／Ｃｒ／Ａｌ（それぞれの膜
厚は１.０μｍ，０．０５μｍ，０．５μｍ）からなる
電極パッド２を形成し、さらにこれらの電極パッド２上
にはインジウムバンプ３を形成する。
【００１６】次にテトラヒドロ無水フタル酸を付加した
フェノールノボラック型エポキシアクリレート樹脂９．
０ｇ，テトラヒドロ無水フタル酸を付加したクレゾール
ノボラック型エポキシアクリレート樹脂１４．０ｇ，ク
レゾールノボラック型エポキシ樹脂１２．９ｇ，ウレタ
ンオリゴマー６．５ｇ，２−メチル−［−４（メチルチ
オ）フェニル］−２−モルフォリノ−１−プロパン６．
４ｇ，ジエチルチオキサントン３．２ｇおよびプロピレ
ングリコールモノメチルエーテルアセテート３４．０ｇ
を混合溶解して調整した光／熱硬化性樹脂溶液をＬＳＩ
チップ１の背面上にスピンナー法により均一に塗布した
後、乾燥し、フォトリソグラフィー技術および現像によ
り光／熱硬化性樹脂層４のパターンを形成する。
フェノールノボラック型エポキシアクリレート樹脂９．
０ｇ，テトラヒドロ無水フタル酸を付加したクレゾール
ノボラック型エポキシアクリレート樹脂１４．０ｇ，ク
レゾールノボラック型エポキシ樹脂１２．９ｇ，ウレタ
ンオリゴマー６．５ｇ，２−メチル−［−４（メチルチ
オ）フェニル］−２−モルフォリノ−１−プロパン６．
４ｇ，ジエチルチオキサントン３．２ｇおよびプロピレ
ングリコールモノメチルエーテルアセテート３４．０ｇ
を混合溶解して調整した光／熱硬化性樹脂溶液をＬＳＩ
チップ１の背面上にスピンナー法により均一に塗布した
後、乾燥し、フォトリソグラフィー技術および現像によ
り光／熱硬化性樹脂層４のパターンを形成する。
【００１７】次にＦＲ−４ワニス（エポキシ樹脂）をＬ
ＳＩチップ１の背面上の光／熱硬化性樹脂層４上にディ
スペンサにより塗布し、乾燥して図１および図２に示す
ような接着樹脂突出部５が形成されたＬＳＩチップを得
る。
ＳＩチップ１の背面上の光／熱硬化性樹脂層４上にディ
スペンサにより塗布し、乾燥して図１および図２に示す
ような接着樹脂突出部５が形成されたＬＳＩチップを得
る。
【００１８】（実施例２）図３は、本発明によるフェイ
スダウン接続用集積回路素子の他の実施例による構成を
説明する背面側から見た底面図を示し、図４は図３のＡ
−Ａ′線の断面図を示したものであり、前述した図と同
一部分には同一符号を付してある。これらの図におい
て、光／熱硬化性樹脂層４の表面には、ＬＳＩチップ１
の長さ方向に沿って中央部および両端部に金属バンプ３
よりも高さの高い帯状の接着樹脂突出部５ａ，５ｂ，５
ｃが形成されている。
スダウン接続用集積回路素子の他の実施例による構成を
説明する背面側から見た底面図を示し、図４は図３のＡ
−Ａ′線の断面図を示したものであり、前述した図と同
一部分には同一符号を付してある。これらの図におい
て、光／熱硬化性樹脂層４の表面には、ＬＳＩチップ１
の長さ方向に沿って中央部および両端部に金属バンプ３
よりも高さの高い帯状の接着樹脂突出部５ａ，５ｂ，５
ｃが形成されている。
【００１９】次に図３および図４に示すフェイスダウン
接続用集積回路素子の形成方法について詳細に説明す
る。まず、ＬＳＩチップ１の背面にスパッタリングによ
り例えばＡｕ／ＴｉＮ／Ａｌ（それぞれの膜厚は０.８
μｍ，０．０８μｍ，０．２μｍ）からなる電極パッド
２を形し、さらにこれらの電極パッド２上に金バンプ３
を形成する。
接続用集積回路素子の形成方法について詳細に説明す
る。まず、ＬＳＩチップ１の背面にスパッタリングによ
り例えばＡｕ／ＴｉＮ／Ａｌ（それぞれの膜厚は０.８
μｍ，０．０８μｍ，０．２μｍ）からなる電極パッド
２を形し、さらにこれらの電極パッド２上に金バンプ３
を形成する。
【００２０】次にテトラヒドロ無水フタル酸を付加した
フェノールノボラック型エポキシアクリレート樹脂９．
０ｇ，テトラヒドロ無水フタル酸を付加したクレゾール
ノボラック型エポキシアクリレート樹脂１４．０ｇ，ク
レゾールノボラック型エポキシ樹脂１２．９ｇ，ウレタ
ンオリゴマー６．５ｇ，２−メチル−［−４（メチルチ
オ）フェニル］−２−モルフォリノ−１−プロパン６．
４ｇ，ジエチルチオキサントン３．２ｇおよび３−メト
キシブチルアセテート３４．０ｇを混合溶解して調整し
た光／熱硬化性樹脂溶液をＬＳＩチップ１の背面側にス
ピンナー法などにより均一に塗布した後、乾燥し、フォ
トリソグラフィー技術および現像により光／熱硬化性樹
脂層４のパターンを形成する。
フェノールノボラック型エポキシアクリレート樹脂９．
０ｇ，テトラヒドロ無水フタル酸を付加したクレゾール
ノボラック型エポキシアクリレート樹脂１４．０ｇ，ク
レゾールノボラック型エポキシ樹脂１２．９ｇ，ウレタ
ンオリゴマー６．５ｇ，２−メチル−［−４（メチルチ
オ）フェニル］−２−モルフォリノ−１−プロパン６．
４ｇ，ジエチルチオキサントン３．２ｇおよび３−メト
キシブチルアセテート３４．０ｇを混合溶解して調整し
た光／熱硬化性樹脂溶液をＬＳＩチップ１の背面側にス
ピンナー法などにより均一に塗布した後、乾燥し、フォ
トリソグラフィー技術および現像により光／熱硬化性樹
脂層４のパターンを形成する。
【００２１】次にフォトリソグラフィー法により接着樹
脂突出パターン部のみ紫外線が透過するようにフォトマ
スクを形成し、紫外線露光を行う。次に現像液にて現像
を行い、接着樹脂突出部パターン以外の樹脂層を除去
し、図３および図４に示すような接着樹脂突出部５が形
成されたＬＳＩチップを得る。
脂突出パターン部のみ紫外線が透過するようにフォトマ
スクを形成し、紫外線露光を行う。次に現像液にて現像
を行い、接着樹脂突出部パターン以外の樹脂層を除去
し、図３および図４に示すような接着樹脂突出部５が形
成されたＬＳＩチップを得る。
【００２２】図５（ａ），（ｂ）は、前述した実施例２
により得られた接着樹脂突出部５ａ，５ｂ，５ｃを有す
るＬＳＩチップ１のフェイスダウン接続を説明する各工
程の断面図である。まず、図５（ａ）に示すように金属
バンプ３と電極端子７とを向き合わせてＬＳＩチップ１
を基板６上に精度良く搭載し、金属バンプ３と電極端子
７とを良好にアライメントさせると同時に加熱すること
により、接着樹脂突出部５ａ，５ｂ，５ｃを基板６上に
仮固定する。
により得られた接着樹脂突出部５ａ，５ｂ，５ｃを有す
るＬＳＩチップ１のフェイスダウン接続を説明する各工
程の断面図である。まず、図５（ａ）に示すように金属
バンプ３と電極端子７とを向き合わせてＬＳＩチップ１
を基板６上に精度良く搭載し、金属バンプ３と電極端子
７とを良好にアライメントさせると同時に加熱すること
により、接着樹脂突出部５ａ，５ｂ，５ｃを基板６上に
仮固定する。
【００２３】さらに図５（ｂ）に示すように加熱および
荷重を加えてＬＳＩチップ１を加圧し、これらによって
接着樹脂突出部５ａ，５ｂ，５ｃを溶融フローさせ、Ｌ
ＳＩチップ１と基板６とを熱硬化にて接着固定すると同
時に金バンプ３を弾性変形または溶融させ、電極端子７
と導通させる。このようにしてデバイス素子を完成させ
る。
荷重を加えてＬＳＩチップ１を加圧し、これらによって
接着樹脂突出部５ａ，５ｂ，５ｃを溶融フローさせ、Ｌ
ＳＩチップ１と基板６とを熱硬化にて接着固定すると同
時に金バンプ３を弾性変形または溶融させ、電極端子７
と導通させる。このようにしてデバイス素子を完成させ
る。
【００２４】このような構成によれば、金属バンプ３よ
りも高さの高い接着樹脂突出部５ａ，５ｂ，５ｃを設け
ることにより、一旦、仮止めされたＬＳＩチップ１は、
位置ずれすることなく、精度良く、フェイスダウン接続
を行うことができる。
りも高さの高い接着樹脂突出部５ａ，５ｂ，５ｃを設け
ることにより、一旦、仮止めされたＬＳＩチップ１は、
位置ずれすることなく、精度良く、フェイスダウン接続
を行うことができる。
【００２５】
【発明の効果】以上、説明したように本発明によれば、
光／熱硬化性接着樹脂層上に金属バンプよりも高さの高
い接着樹脂突出部を設けたことにより、基板へのフェイ
スダウン接続時に従来のようなマウント時に位置ずれが
発生しないので、高精細化接続が確実かつ容易に信頼性
良く実施できるという極めて優れた効果が得られる。
光／熱硬化性接着樹脂層上に金属バンプよりも高さの高
い接着樹脂突出部を設けたことにより、基板へのフェイ
スダウン接続時に従来のようなマウント時に位置ずれが
発生しないので、高精細化接続が確実かつ容易に信頼性
良く実施できるという極めて優れた効果が得られる。
【００２６】また、本発明によれば、金属バンプが接着
樹脂突出部により保護される構造となるので、集積回路
素子の取り扱い時および搬送時などに発生し易い金属バ
ンプの損傷および破損などの問題が解決できるという極
めて優れた効果が得られる。
樹脂突出部により保護される構造となるので、集積回路
素子の取り扱い時および搬送時などに発生し易い金属バ
ンプの損傷および破損などの問題が解決できるという極
めて優れた効果が得られる。
【図１】 本発明によるフェイスダウン接続用集積回路
素子の実装構造の一実施例による構成を示す底面図であ
る。
素子の実装構造の一実施例による構成を示す底面図であ
る。
【図２】 図１のＡ−Ａ′線の断面図である。
【図３】 本発明によるフェイスダウン接続用集積回路
素子の実装構造の他の実施例による構成を示す底面図で
ある。
素子の実装構造の他の実施例による構成を示す底面図で
ある。
【図４】 図３のＢ−Ｂ′線の断面図である。
【図５】 本発明によるフェイスダウン接続用集積回路
素子の微細接続方法を説明する各工程の断面図である。
素子の微細接続方法を説明する各工程の断面図である。
【図６】 従来のフェイスダウン接続用集積回路素子の
作製方法を説明する各工程の断面図である。
作製方法を説明する各工程の断面図である。
【図７】 従来のフェイスダウン接続用集積回路素子の
接続方法を説明する各工程の断面図である。
接続方法を説明する各工程の断面図である。
１…集積回路素子、２…電極パッド、３…金属バンプ、
４…光／熱硬化性樹脂層、５，５ａ，５ｂ，５ｃ…接着
樹脂突出部、６…基板、７…電極端子、８…フォトマス
ク、９…紫外線、１０…現像液。
４…光／熱硬化性樹脂層、５，５ａ，５ｂ，５ｃ…接着
樹脂突出部、６…基板、７…電極端子、８…フォトマス
ク、９…紫外線、１０…現像液。
Claims (3)
- 【請求項１】 集積回路素子に設けられた電極上に金属
バンプが形成され、前記集積回路素子の金属バンプが形
成されていない部分上に光／熱硬化性接着樹脂層が設け
られた集積回路素子において、 前記光／熱硬化性接着樹脂層上に前記金属バンプよりも
高さの高い接着樹脂突出部を設けたことを特徴とするフ
ェイスダウン接続用集積回路素子。 - 【請求項２】 請求項１において、前記接着樹脂突出部
の材料を熱硬化性樹脂としたことを特徴とするフェイス
ダウン接続用集積回路素子。 - 【請求項３】 請求項１において、前記接着樹脂突出部
の材料を光／熱硬化性樹脂としたことを特徴とするフェ
イスダウン接続用集積回路素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28636594A JP2655496B2 (ja) | 1994-11-21 | 1994-11-21 | フェイスダウン接続用集積回路素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28636594A JP2655496B2 (ja) | 1994-11-21 | 1994-11-21 | フェイスダウン接続用集積回路素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08148494A JPH08148494A (ja) | 1996-06-07 |
| JP2655496B2 true JP2655496B2 (ja) | 1997-09-17 |
Family
ID=17703444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28636594A Expired - Lifetime JP2655496B2 (ja) | 1994-11-21 | 1994-11-21 | フェイスダウン接続用集積回路素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2655496B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW432650B (en) | 1999-04-16 | 2001-05-01 | Cts Comp Technology System Cor | Semiconductor chip device and the manufacturing method thereof |
| JP2004087850A (ja) * | 2002-08-27 | 2004-03-18 | Asahi Kasei Electronics Co Ltd | 半導体デバイス |
| JP5175003B2 (ja) * | 2005-09-07 | 2013-04-03 | 光正 小柳 | 三次元積層構造を持つ集積回路装置の製造方法 |
| JP5149206B2 (ja) * | 2009-01-09 | 2013-02-20 | スタンレー電気株式会社 | 回路装置、回路装置の製造方法および回路装置の評価方法 |
| JP6094871B2 (ja) * | 2013-01-31 | 2017-03-15 | パナソニックＩｐマネジメント株式会社 | 電子部品実装方法 |
-
1994
- 1994-11-21 JP JP28636594A patent/JP2655496B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08148494A (ja) | 1996-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5160710B2 (ja) | パッケージ形集積回路装置の製造方法およびその製造方法により製作されたパッケージ形集積回路装置 | |
| KR100393102B1 (ko) | 스택형 반도체패키지 | |
| EP0591862B1 (en) | A semiconductor device, an image sensor device, and methods for producing the same | |
| KR100298285B1 (ko) | 보호구조를갖는반도체디바이스및그제조방법 | |
| JPH0770562B2 (ja) | 半導体パッケージ及びその製造方法 | |
| US20050224991A1 (en) | Bump for semiconductor package, semiconductor package applying the bump, and method for fabricating the semiconductor package | |
| JPH098205A (ja) | 樹脂封止型半導体装置 | |
| JPH098207A (ja) | 樹脂封止型半導体装置 | |
| JP2000243876A (ja) | 半導体装置とその製造方法 | |
| WO1999034436A1 (fr) | Dispositif semi-conducteur | |
| JP2655496B2 (ja) | フェイスダウン接続用集積回路素子 | |
| JP3360669B2 (ja) | 半導体パッケージ素子、３次元半導体装置及びこれらの製造方法 | |
| JP2002009108A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2830351B2 (ja) | 半導体装置の接続方法 | |
| US6784528B2 (en) | Semiconductor device with plating wiring connecting IC electrode pad to terminal | |
| JP2002313985A (ja) | チップサイズパッケージの製造方法 | |
| JP2001135662A (ja) | 半導体素子および半導体装置の製造方法 | |
| JPH10270499A (ja) | Ｉｃチップ搭載基板 | |
| US20090261469A1 (en) | Semiconductor package and method for manufacturing the same | |
| JP3410898B2 (ja) | テープキャリアパッケージ | |
| JP2752852B2 (ja) | Ｔａｂ用テープキャリアの製造方法 | |
| JP2897911B2 (ja) | 半導体パッケージ | |
| KR100963618B1 (ko) | 반도체 패키지 및 이의 제조 방법 | |
| JP2008103739A (ja) | 配線基板、接続基板、半導体装置及びこれらの製造方法、回路基板並びに電子機器 | |
| JP4290259B2 (ja) | バンプグリッドアレイ半導体パッケージの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090530 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100530 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120530 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120530 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130530 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140530 Year of fee payment: 17 |
|
| EXPY | Cancellation because of completion of term |