JP2650976B2 - 回路基板とそれを用いた電子装置及び製法 - Google Patents
回路基板とそれを用いた電子装置及び製法Info
- Publication number
- JP2650976B2 JP2650976B2 JP63208393A JP20839388A JP2650976B2 JP 2650976 B2 JP2650976 B2 JP 2650976B2 JP 63208393 A JP63208393 A JP 63208393A JP 20839388 A JP20839388 A JP 20839388A JP 2650976 B2 JP2650976 B2 JP 2650976B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- circuit board
- silicon
- semiconductor material
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Combinations Of Printed Boards (AREA)
- Die Bonding (AREA)
- Structure Of Printed Boards (AREA)
Description
〔産業上の利用分野〕 本発明はパワー素子とそれを制御するための制御回路
を同一基板上に搭載することを可能にした回路基板、特
に厚膜製造プロセスとの整合性に優れるパワー素子搭載
部メタライズ領域を有する回路基板、同回路基板を用い
た混成集積回路装置、同混成集積回路装置を搭載した電
子装置、及びこれらの製法に関する。 〔従来の技術〕 酸化物系セラミツクス例えばアルミナやベリリヤは、
電子装置用の絶縁部品，配線基板，外囲器部品等として
広範に使用されている。 一方、非酸化物系セラミツクス、例えば窒化アルミニ
ウムや炭化シリコンは、近年の焼結技術や精製技術の向
上に伴つて、電子部品用基板材料として注目に値する好
ましい物性が付与されるに至つている。 従来の窒化アルミニウム焼結体に対する金属化技術の
一例として（１）特開昭60−178687号公報に、銀，銀−
白金，銀−パラジウム等を主体とした銀系ペーストを印
刷，焼成する方法、（２）特開昭59−121175号公報に、
モリブデンペーストを印刷，焼成した後ニツケルめつき
する方法、（３）特開昭60−253295号公報に、窒化アル
ミニウム粉末を主体とするグリーンシート上にモリブデ
ン，タングステン，マンガン及び白金等の単体もしくは
これらの２種以上の合金からなる導体ペーストを印刷し
た後、1500〜2000℃で焼成する多層基板の製造方法が開
示されている。 また、（４）特公昭58−11390号公報に、板状窒化ア
ルミニウム焼結体上にSiCl4−HCl−H2系ガスを作用させ
てシリコン層を設けた後、空気中1200℃で熱処理してシ
リコン層及び焼結体表面を酸化させてAl2O3−SiO2層を
設け、次いでモリブデン−マンガン系ペーストを1300℃
の湿潤水素雰囲気下で焼成してメタライズし、同メタラ
イズ上にニツケルめつきそして同ニツケル上に銀ろう付
けにより銀板を設けた熱伝導性基板の製造方法が開示さ
れている。 従来の炭化シリコン焼結体に対する金属化技術の一例
として（５）特開昭60−137883号公報に、金系ペースト
を印刷，焼成する方法が開示され、（６）特開昭55−11
3683号公報に、モリブデンを主体にするペーストを印
刷，焼成した後ニツケルまたは銅をめつきする方法が開
示されている。（７）特開昭60−246286号公報に、炭化
珪素質焼結体表面にゲルマニウム中間被膜層を有し、そ
の表面にAu,Al,Pd,Pt,Ni,Co,Fe,Cr,Mg,Ti,Zr,Hf,Mo,W,
V,Nb,Taを蒸着したゲルマニウム合金被膜形成炭化珪素
質焼結体が開示されている。（８）特開昭60−246285号
公報に、炭化珪素質焼結体表面にシリコン中間被膜層を
有し、その表面に金，銀，パラジウムを蒸着したメタル
シリサイド被膜形成炭化珪素質焼結体が開示されてい
る。 また、（９）第１回マイクロエレクトロニクスシンポ
ジウム予稿集,167−172頁，（1985年７月），における
「AlN基板単一構成VHF帯電力増幅モジユール」と題する
論文にて、同一窒化アルミニウム焼結体基板上にパワー
トランジスタとそれを制御するための回路を形成したモ
ジユールを開示しており、トランジスタと制御回路との
間を銀−パラジウム厚膜導体で電気的に連絡している。 〔発明が解決しようとする課題〕 パワートランジスタ素子と制御回路とを別々に分割さ
れたセラミツクス基板上に搭載しているのは、次の理由
による。パワートランジスタ素子は発熱が著しくそれを
搭載するセラミツクス基板、特にメタライズ層に繰返し
過大な熱応力ないし熱歪が作用するため接着強度が高く
しかも剥離等の故障を生じない信頼性の高いメタライズ
基板、例えば前述（２），（３），（４）及び（６）に
開示したような、モリブデンやタングステンを焼成した
基板が要求されるからである。即ち、前述（１）や
（５）の如き厚膜による導体層は、上記（２），
（３），（４）及び（６）のような高温処理によるメタ
ライズ層に比べ接着強度が低く、熱応力ないし熱歪に対
する信頼性を確保しにくいことによる。上記において制
御用回路領域をアルミナ基板上に搭載し、パワーFETト
ランジスタ素子を搭載したベリリヤ基板を上記アルミナ
基板に隣接して配置しているのは、パワーFETトランジ
スタ素子から生じる熱を効率よく放散するためばかりで
はなく、上述したメタライズ層の熱応力ないし熱歪、さ
らに拡散あるいは反応に基づく信頼性の問題があること
による。 一般に、制御回路はパワー部に比べ発熱は少ないが素
子搭載密度が高く、これに適合する配線基板を得るため
膜厚ペーストを印刷，焼成する方法が採られる。制御回
路は、銀−パラジウム膜厚導体で配線され、同配線上あ
るいは配線間に受動素子チツプ部品をはんだ付けするか
または厚膜受動素子を印刷，焼成して形成されている。 しかし、更に高速性の要求される電子装置を実現する
ためには次に示す欠点を克服しなければならない。
を同一基板上に搭載することを可能にした回路基板、特
に厚膜製造プロセスとの整合性に優れるパワー素子搭載
部メタライズ領域を有する回路基板、同回路基板を用い
た混成集積回路装置、同混成集積回路装置を搭載した電
子装置、及びこれらの製法に関する。 〔従来の技術〕 酸化物系セラミツクス例えばアルミナやベリリヤは、
電子装置用の絶縁部品，配線基板，外囲器部品等として
広範に使用されている。 一方、非酸化物系セラミツクス、例えば窒化アルミニ
ウムや炭化シリコンは、近年の焼結技術や精製技術の向
上に伴つて、電子部品用基板材料として注目に値する好
ましい物性が付与されるに至つている。 従来の窒化アルミニウム焼結体に対する金属化技術の
一例として（１）特開昭60−178687号公報に、銀，銀−
白金，銀−パラジウム等を主体とした銀系ペーストを印
刷，焼成する方法、（２）特開昭59−121175号公報に、
モリブデンペーストを印刷，焼成した後ニツケルめつき
する方法、（３）特開昭60−253295号公報に、窒化アル
ミニウム粉末を主体とするグリーンシート上にモリブデ
ン，タングステン，マンガン及び白金等の単体もしくは
これらの２種以上の合金からなる導体ペーストを印刷し
た後、1500〜2000℃で焼成する多層基板の製造方法が開
示されている。 また、（４）特公昭58−11390号公報に、板状窒化ア
ルミニウム焼結体上にSiCl4−HCl−H2系ガスを作用させ
てシリコン層を設けた後、空気中1200℃で熱処理してシ
リコン層及び焼結体表面を酸化させてAl2O3−SiO2層を
設け、次いでモリブデン−マンガン系ペーストを1300℃
の湿潤水素雰囲気下で焼成してメタライズし、同メタラ
イズ上にニツケルめつきそして同ニツケル上に銀ろう付
けにより銀板を設けた熱伝導性基板の製造方法が開示さ
れている。 従来の炭化シリコン焼結体に対する金属化技術の一例
として（５）特開昭60−137883号公報に、金系ペースト
を印刷，焼成する方法が開示され、（６）特開昭55−11
3683号公報に、モリブデンを主体にするペーストを印
刷，焼成した後ニツケルまたは銅をめつきする方法が開
示されている。（７）特開昭60−246286号公報に、炭化
珪素質焼結体表面にゲルマニウム中間被膜層を有し、そ
の表面にAu,Al,Pd,Pt,Ni,Co,Fe,Cr,Mg,Ti,Zr,Hf,Mo,W,
V,Nb,Taを蒸着したゲルマニウム合金被膜形成炭化珪素
質焼結体が開示されている。（８）特開昭60−246285号
公報に、炭化珪素質焼結体表面にシリコン中間被膜層を
有し、その表面に金，銀，パラジウムを蒸着したメタル
シリサイド被膜形成炭化珪素質焼結体が開示されてい
る。 また、（９）第１回マイクロエレクトロニクスシンポ
ジウム予稿集,167−172頁，（1985年７月），における
「AlN基板単一構成VHF帯電力増幅モジユール」と題する
論文にて、同一窒化アルミニウム焼結体基板上にパワー
トランジスタとそれを制御するための回路を形成したモ
ジユールを開示しており、トランジスタと制御回路との
間を銀−パラジウム厚膜導体で電気的に連絡している。 〔発明が解決しようとする課題〕 パワートランジスタ素子と制御回路とを別々に分割さ
れたセラミツクス基板上に搭載しているのは、次の理由
による。パワートランジスタ素子は発熱が著しくそれを
搭載するセラミツクス基板、特にメタライズ層に繰返し
過大な熱応力ないし熱歪が作用するため接着強度が高く
しかも剥離等の故障を生じない信頼性の高いメタライズ
基板、例えば前述（２），（３），（４）及び（６）に
開示したような、モリブデンやタングステンを焼成した
基板が要求されるからである。即ち、前述（１）や
（５）の如き厚膜による導体層は、上記（２），
（３），（４）及び（６）のような高温処理によるメタ
ライズ層に比べ接着強度が低く、熱応力ないし熱歪に対
する信頼性を確保しにくいことによる。上記において制
御用回路領域をアルミナ基板上に搭載し、パワーFETト
ランジスタ素子を搭載したベリリヤ基板を上記アルミナ
基板に隣接して配置しているのは、パワーFETトランジ
スタ素子から生じる熱を効率よく放散するためばかりで
はなく、上述したメタライズ層の熱応力ないし熱歪、さ
らに拡散あるいは反応に基づく信頼性の問題があること
による。 一般に、制御回路はパワー部に比べ発熱は少ないが素
子搭載密度が高く、これに適合する配線基板を得るため
膜厚ペーストを印刷，焼成する方法が採られる。制御回
路は、銀−パラジウム膜厚導体で配線され、同配線上あ
るいは配線間に受動素子チツプ部品をはんだ付けするか
または厚膜受動素子を印刷，焼成して形成されている。 しかし、更に高速性の要求される電子装置を実現する
ためには次に示す欠点を克服しなければならない。
【ａ】：パワー部と制御回路とは金属細線のボンデイン
グによつて相互間の電気的連絡がなされるが、同一のセ
ラミツクス基板上に厚膜配線した場合に比べ配線長が大
きくなることが避けられず、配線自体のインピーダンス
を低められない。
グによつて相互間の電気的連絡がなされるが、同一のセ
ラミツクス基板上に厚膜配線した場合に比べ配線長が大
きくなることが避けられず、配線自体のインピーダンス
を低められない。
【ｂ】：金属細線ボンデイング用のパツド領域がパワー
部及び制御回路部とも必要であり、必ずしも混成集積回
路装置全体の実装密度は上がらない。
部及び制御回路部とも必要であり、必ずしも混成集積回
路装置全体の実装密度は上がらない。
【ｃ】：パワー部用基板と制御回路用基板とは別々の部
品として扱わねばならず、部品点数の削減による経済効
果はあまり期待できない。 上記（９）によれば、上記
品として扱わねばならず、部品点数の削減による経済効
果はあまり期待できない。 上記（９）によれば、上記
【ａ】，
【ｂ】及び
【ｃ】
の如き欠点を補うことが可能である。しかし、
の如き欠点を補うことが可能である。しかし、
【ｄ】：
パワー部及び制御回路との銀−パラジウム厚膜導体によ
つて直接メタライズされており、特にパワー部の熱応力
ないし熱歪に対する信頼性を確保できない。 また、パワー部及び制御回路とも（２），（３），
（４）及び（６）の如きメタライズ層で構成した場合
は、高周波信号を扱う際に不可欠な配線抵抗の低い導体
層を得ることが困難であり、逆にパワー部及び制御回路
とも（１），（５）及び（９）の如き導体層で構成した
場合は、上記
パワー部及び制御回路との銀−パラジウム厚膜導体によ
つて直接メタライズされており、特にパワー部の熱応力
ないし熱歪に対する信頼性を確保できない。 また、パワー部及び制御回路とも（２），（３），
（４）及び（６）の如きメタライズ層で構成した場合
は、高周波信号を扱う際に不可欠な配線抵抗の低い導体
層を得ることが困難であり、逆にパワー部及び制御回路
とも（１），（５）及び（９）の如き導体層で構成した
場合は、上記
【ｄ】の不都合を避けることが困難であ
る。しかしながら、（２），（３），（４）及び（６）
の如きメタライズ層と（１），（５）及び（９）の如き
導体層を同一基板上にそれぞれ設けた回路基板、即ちパ
ワー素子とそれを制御するための制御回路を同一基板上
に混在搭載した回路基板は形成することができなかつ
た。したがつて、このような回路基板を用いた混成集積
回路装置、同混成集積回路装置を搭載した電子装置、即
ち将来増大する新たなニーズに応えられる混成集積回路
装置や電子装置は実現されておらず、またこれら回路基
板、混成集積回路装置そして電子装置の製法も確立され
ていない。これらの主たる理由は次の通りである。
る。しかしながら、（２），（３），（４）及び（６）
の如きメタライズ層と（１），（５）及び（９）の如き
導体層を同一基板上にそれぞれ設けた回路基板、即ちパ
ワー素子とそれを制御するための制御回路を同一基板上
に混在搭載した回路基板は形成することができなかつ
た。したがつて、このような回路基板を用いた混成集積
回路装置、同混成集積回路装置を搭載した電子装置、即
ち将来増大する新たなニーズに応えられる混成集積回路
装置や電子装置は実現されておらず、またこれら回路基
板、混成集積回路装置そして電子装置の製法も確立され
ていない。これらの主たる理由は次の通りである。
【ｅ】：（２），（３），（４）及び（６）に基づくメ
タライズ層は、通常空気の如く酸化性雰囲気のもとで熱
的に処理（約850℃）することを前提にする（１），
（５）及び（９）に基づく方法には適合しない。即ち、
メタライズ層としてのモリブデン，タングステン及びマ
ンガン等の単体もしくは白金をふくむこれら単体からな
る合金やこの上にめつきされる銅やニツケルは、上記処
理条件のもとでは酸化ないし昇華を生じ、導体あるいは
接着力を維持する担体としての役割を果たし得ない。
タライズ層は、通常空気の如く酸化性雰囲気のもとで熱
的に処理（約850℃）することを前提にする（１），
（５）及び（９）に基づく方法には適合しない。即ち、
メタライズ層としてのモリブデン，タングステン及びマ
ンガン等の単体もしくは白金をふくむこれら単体からな
る合金やこの上にめつきされる銅やニツケルは、上記処
理条件のもとでは酸化ないし昇華を生じ、導体あるいは
接着力を維持する担体としての役割を果たし得ない。
【ｆ】：（１），（５）及び（９）に基づく導体層は、
通常1200℃以上の高温焼成を前提にする高信頼化メタラ
イズのプロセスには適合しない。即ち、銀，銀−白金，
銀−パラジウム等の厚膜導体は、上記プロセスのもとで
溶融してしまい、高密度実装に不可欠な高精度微細パタ
ーン配線を不可能にする。
通常1200℃以上の高温焼成を前提にする高信頼化メタラ
イズのプロセスには適合しない。即ち、銀，銀−白金，
銀−パラジウム等の厚膜導体は、上記プロセスのもとで
溶融してしまい、高密度実装に不可欠な高精度微細パタ
ーン配線を不可能にする。
【ｇ】：（７）では、炭化珪素質焼成体表面にゲルマニ
ウム中間被膜層（１〜10μｍ）をスパツタリングし、そ
の表面にAu,Al,Pd,Pt,Ni,Co,Fe,Cr,Mg,Ti,Zr,Hf,Mo,W,
V,Nb,Taを蒸着している。しかし、この構成の場合は熱
膨張係数の小さいセラミツクス上に、これより大きい中
間被膜層を設けている。この中間被膜層には常に引張応
力が作用する。一般に、半導体物質は金属と異なり圧縮
応力には強固な性質を示すが、引張応力に対しては弱く
破壊しやすく、上記構成では優れた接着性を維持するこ
とができない。また、上記金属層の中でAu,Pd及びPt以
外は酸化性雰囲気の熱処理のもとでは酸化あるいは昇華
を生じ、導電性の維持が不可能である。Au,Pd及びPtで
あつても、次の点で厚膜プロセスへの適合性ないし優れ
た導電性能が得られない。即ち、Auの場合はゲルマニウ
ムとの間で低融点の合金（370℃,Au−6wt％Ge）を作り
やすい。Pd及びPtの場合は後述するように電気抵抗率が
高い。更に、これらの金属は高価であり、経済性の点で
も劣る。
ウム中間被膜層（１〜10μｍ）をスパツタリングし、そ
の表面にAu,Al,Pd,Pt,Ni,Co,Fe,Cr,Mg,Ti,Zr,Hf,Mo,W,
V,Nb,Taを蒸着している。しかし、この構成の場合は熱
膨張係数の小さいセラミツクス上に、これより大きい中
間被膜層を設けている。この中間被膜層には常に引張応
力が作用する。一般に、半導体物質は金属と異なり圧縮
応力には強固な性質を示すが、引張応力に対しては弱く
破壊しやすく、上記構成では優れた接着性を維持するこ
とができない。また、上記金属層の中でAu,Pd及びPt以
外は酸化性雰囲気の熱処理のもとでは酸化あるいは昇華
を生じ、導電性の維持が不可能である。Au,Pd及びPtで
あつても、次の点で厚膜プロセスへの適合性ないし優れ
た導電性能が得られない。即ち、Auの場合はゲルマニウ
ムとの間で低融点の合金（370℃,Au−6wt％Ge）を作り
やすい。Pd及びPtの場合は後述するように電気抵抗率が
高い。更に、これらの金属は高価であり、経済性の点で
も劣る。
【ｈ】：（８）では、中間被膜層（１μｍ）のスパツタ
リング及びその熱処理が、強固な接着を実現するための
必須事項となつている。セラミツクス表面は微細な凹凸
が形成されているが、緻密なメタライズを実現するため
には中間被膜層は上記凹凸を完全に被覆するように形成
されなければならない。しかし、スパツタリング法は方
向性を有し、被着物質の輸送方向に対して影になる部分
の上記凹凸を完全に被覆するように形成することは極め
て困難である。また、同スパツタリングは500〜600℃で
実施しているが、この温度では中間被膜層とセラミツク
ス構成原子との共有結合ボンドは形成できない。更に、
本先行技術は、中間被膜層形成後に同層形成温度より高
温で熱処理することが必須である。半導体物質は圧縮応
力には強固な性質を示すが引張応力に対しては弱く破壊
しやすい。即ち、上記形成温度より高温の後続熱処理工
程では上記中間被膜層に引張応力が作用することとな
り、強固な接合力の維持を困難にする。
リング及びその熱処理が、強固な接着を実現するための
必須事項となつている。セラミツクス表面は微細な凹凸
が形成されているが、緻密なメタライズを実現するため
には中間被膜層は上記凹凸を完全に被覆するように形成
されなければならない。しかし、スパツタリング法は方
向性を有し、被着物質の輸送方向に対して影になる部分
の上記凹凸を完全に被覆するように形成することは極め
て困難である。また、同スパツタリングは500〜600℃で
実施しているが、この温度では中間被膜層とセラミツク
ス構成原子との共有結合ボンドは形成できない。更に、
本先行技術は、中間被膜層形成後に同層形成温度より高
温で熱処理することが必須である。半導体物質は圧縮応
力には強固な性質を示すが引張応力に対しては弱く破壊
しやすい。即ち、上記形成温度より高温の後続熱処理工
程では上記中間被膜層に引張応力が作用することとな
り、強固な接合力の維持を困難にする。
本発明は、少なくとも焼結体セラミツクス上に高濃度
に不純物がドーピングされ、セラミツクス構成成分と共
有結合する半導体金属からなる中間層を設け、室温の比
抵抗を２×10-1Ω・cm以下にした回路基板にある。 また、本発明は、少なくとも焼結体セラミツクス基板
に中間層として半導体金属を形成し、その所定部の高濃
度に不純物をドーピングし、該中間層上に金属層を設け
る工程、あるいは上記工程後異種部材をろう付けする工
程又は高温酸化性雰囲気下で熱処理する工程を有するこ
とを特徴とする回路基板の製法にある。 〔作用〕 本発明において、半導体物質層は焼結体セラミツクス
と同層上に設けられる金属層との緻密かつ強固な接着に
寄与する。即ち、上記半導体物質はそれが形成される段
階で高い運動エネルギが与えられて、上記セラミツクス
との間で原子間隔オーダの緻密な係合をする。この係合
はまずセラミツクス上への半導体物質原子の析出及び表
面移動を経てセラミツクスを構成する原子との共有結合
ボンドを形成すること、そして析出界面における半導体
物質原子及びセラミツクス構成原子の相互拡散を経てな
される。この際、セラミツクスと半導体物質層との間に
格子間隔のずれは半導体物質層中に導入される転移によ
つて整合され、これが格子間隔差に基づく界面残留応力
の低減に寄与する。 半導体物質層には高い導電性が与えられる。これは、
（１）半導体物質層が金属層とともに導体としての役割
を演ずる場合、（２）金属層を容易かつ均一にめつき形
成する場合、そして（３）深い不純物準位を形成する重
金属（金属層）が添加されても半導体物質層の導電性を
損なわないようにするため不可欠であることによる。導
電性の付与は、３族又は５族元素のドーピングによつて
なされる。この際、不純物の濃度は1017/cm3以上（抵抗
率換算２×10-1Ω・cm以下）であることが重要である。 半導体物質層の熱膨張係数は焼結体セラミツクス電気
絶縁基板と同等もしくは小さい値が選択される。一般
に、半導体物質は金属と異なり圧縮応力には強固な性質
を示すが、引張応力に対しては弱く破壊しやすい。本発
明において上記熱膨張係数が選択されるのは、回路基
板，混成集積回路装置、そして電子装置を製造または使
用する段階で、そして接合構造体部品及び耐熱性接合構
造体を製造または使用する段階で、常に上記半導体物質
層に圧縮応力が作用するようにするためである。 上記半導体物質層に圧縮応力が作用するようにするた
め、半導体物質層の形成は後続の製造工程、例えば厚膜
製造工程やろう付け工程等よりも高温下でなされること
が望ましい。 セラミツクスとの緻密かつ強固な接着を効果的に実現
するには、半導体物質層はセラミツクス表面の微細な凹
凸を完全に被覆する如くに析出されることが望ましく、
これには700℃以上のChemical Vapor Deposition法が好
ましい。 半導体物質層と同層上に設けられる金属層との緻密か
つ強固な接着は、上記の半導体物質層と金属層との相互
拡散，合金化そして金属間化合物の形成等によつてなさ
れる。したがつて、相互拡散，合金化そして金属間化合
物の形成等を積極的に促進するため、金属層を形成する
段階またはその後の工程において熱処理されることが望
ましい。 一方、金属層は上記半導体物質層に対し電気伝導性，
ろう材に対するぬれ性やワイヤボンデイング性，高温に
おける耐酸化性，金属質やガラス質に対する接着性等を
付与する役割を有する。 金属層は上述の役割を担うために、それ自身電気抵抗
率が低く、高温かつ酸化性雰囲気下での熱処理において
酸化されない性質即ち自己還元性を有し、上記中間層と
の間で合金化層ないし拡散層を形成し、そしてガラス質
に対する融合性ないしぬれ性を有する材料であることが
望ましい。このような性質を兼備する金属としては銀ま
たは銀に白金，パラジウム，シリコン，ゲルマニウム，
金等の金属を添加した合金であることが望ましい。ここ
で、金属層にガラス質に対する融合性ないしぬれ性を付
与する必要があるのは、厚膜製造工程において厚膜抵抗
体，誘導体（多層配線）の形成のため、これらの主要構
成物質であるガラスとの一体化が確実になされなければ
ならないからである。また、白金，パラジウム，シリコ
ン，ゲルマニウム，金等の添加金属は、銀の耐マイグレ
ーシヨン性を高めること、ろう材特に鉛−錫系はんだに
よる食われや金属間化合物の生成を抑制すること、等の
役割を担う。しかし、上記添加金属の抵抗率〔白金（1
0.6×10-6Ω・cm），パラジウム（10.8×10-6Ω・c
m），シリコン（不純物濃度1021atoms/cm3において１×
10-4Ω・cm以上），ゲルマニウム（不純物濃度1021atom
s/cm3において１×10-4Ω・cm以上）、金（2.4×10-6Ω
・cm）〕は銀（1.62×10-6Ω・cm）に比べて大きく、優
れた導電性を維持する観点ではこれらの大量の添加は好
ましくない。更に、白金，パラジウム，金の大量の添加
は経済性の点でも好ましくない。 金属層は上述の役割をより確実に担うために高度の緻
密性を持つ必要があるが、この要求に適合させるための
方法として上記金属のペーストを印刷，焼成する膜厚
法，めつき法，蒸着法，スパツタリング法,Chemical Va
por Deposition法等またはこれらの併用法を適用するこ
とが可能である。 金属層は用途に応じて高密度かつ緻密なパターンに成
形される必要があるが、このためにはセラミツクス上に
設けられた半導体物質層を選択的に除去した後金属層を
形成する手順を経る。即ち、半導体物質層を通常のホト
リソグラフイー法とChemical Etching法あるいはミリン
グ法等を併用してパターンニングされた後、前述した各
種方法にて金属層を形成する。特に、金属層を簡便に形
成する目的では、厚膜法やめつき法が好ましい。一層微
細な配線パターンを得るにはめつき法によるのが良い。
めつき法を適用する場合は、半導体物質層は電気伝導性
を帯びていることが好ましく、半導体物質層には不純物
を高濃度にドーピングしておくのが望ましい。 〔実施例〕 実施例１ 第１図はパワー素子とそれを制御するための制御回路
を同一基板上に搭載することを可能にした回路基板とそ
の製造手順を説明する要部俯瞰図及び断面図である。第
２図はその回路基板を応用した電子装置、即ちイグナイ
タモジユール装置を説明する断面図である。第３図はそ
の電子装置を応用した配電器装置の性能を説明する図で
ある。 第１図（ａ）に示すように、回路基板（55×25mm）10
はパワー素子搭載部用金属層（銀−白金，厚さ13μｍ）
領域101とパワー素子制御回路形成用の金属層（銀−白
金，同13μｍ）領域111を同一基板（窒化アルミニウム
焼結体基板）100上に搭載することを可能にしたもので
ある。金属層領域101と111は、厚さ約５μｍのシリコン
層102と112をそれぞれ介して、窒化アルミニウム焼結体
基板100上に設けられている。これらの金属層領域101と
111は、10mΩ／□なる配線抵抗を有している。領域101
にはパワー素子としてのトランジスタチツプ（５×5mm,
5w,15A）103がPb−5wt％Sn−1.5wt％Agはんだ104（図示
省略）により６個並列に搭載され、領域111には抵抗体1
13A、オーバコートガラス113B（図示省略）が厚膜ペー
ストの印刷，焼成により設けられ、そしてチツプコンデ
ンサ113C及びミニモールドトランジスタ113DがPb−5wt
％Sn−1.5wt％Agはんだ114（図示省略）により設けられ
ている。金属層領域101と111との間及びトランジスタチ
ツプ103と金属層領域111との間はアルミニウム細線（直
径350μｍ）105により接続されている。窒化アルミニウ
ム焼結体基板100の素子が搭載されない面のほぼ全面に
も厚さ約５μｍのシリコン層122を介して金属層（銀−
白金，厚さ13μｍ）121が設けられ、トランジスタチツ
プ103が搭載される部分にほぼ対応する領域を除く部分
にガラス123（ガラス113Bと同質）が設けられている。 上記構成の回路基板10は、次の手順にしたがつて製作
した。第１図（ｂ）に示すように、微量のY2O2粉末を添
加した高純度窒化アルミニウム粉末も1700℃で常圧焼結
して得た焼結体基板（厚さ0.8mm、熱伝導率170W/m・
Ｋ、抵抗率1013Ω・cm以上）100上の一方の面に厚さ約
５μｍのシリコン層11そして他方の面に厚さ約５μｍの
シリコン層12をそれぞれ被着した。シリコン層の被着に
あたつては、基板100をキヤリヤガスとしての水素気流
中で約1250℃に加熱し、シリコン源としてのトリクロル
シラン（SiHCl3）を導入して気相反応により水素還元さ
れたシリコンを析出させた。この際、トリクロルシラン
や水素の混合気流中に微量のフオスフイン（PH3）を添
加して反応させ、シリコン層11,12にリンをドーピング
（濃度1020/cm2,抵抗率10-3Ω・cm）させた。このよう
な技法はChemical Vapor Deposition（CVD）法として知
られる。シリコン源としては、四塩化シリコン，ジクロ
ルシラン等を代替でき、温度も800〜1400℃の範囲を選
択できる。しかし、水素還元によらない場合例えばシリ
コン源にモノシラン（SiH4）の如き熱分解反応によつて
シリコンを析出できる物質を用いることも可能である。
熱分解反応による場合は、水素の代替物質として窒素，
アルゴン，ヘリウム，キセノン，クリプトン，炭酸ガス
等の不活性ガスを用いることができる。なお、不均等化
反応法として知られる方法も適用できる。本発明の目的
に適合する好ましい接着状態を得るには、シリコン層を
被着すべき基板100の表面を清浄にしておくことが重要
である。この観点から、基板100をあらかじめ有機溶媒
による脱脂洗浄，超音波洗浄、または必要に応じて酸等
による洗浄が施されてもよい。更に好ましくは、シリコ
ン層の被着に先だつて塩化水素ガスや水素ガスによる気
相エツチング（800〜1400℃）を施すのもよい。 好ましい接着状態を得るに重要な他の点は、被着した
シリコン原子が析出面を表面拡散して安定な結合サイト
を選択するに十分な、運動エネルギを与えることであ
る。このことは、シリコン原子と窒化アルミニウム構成
原子との共有結合を促進する意味でも重要であり、そし
てシリコン原子の窒化アルミニウム領域へ拡散を促進す
るためにも重要である。 次に、第１図（ｃ）に示すように、シリコン層11は化
学エツチング法によりシリコン層102と112の領域にパタ
ーン化された。このパターン化は、シリコン層11上に通
常のフオトリソグラフイ法により有機レジスト膜を選択
形成後、HNO3−HF−CH3COOH系混酸のエツチングにより
実施した。このパターン化は、上記有機レジスト膜をマ
スクにしたミリング法によつてもよい。さらに、シリコ
ン層11の表面に熱酸化,CVD,スパツタリング法により酸
化シリコンを設けた後、同様のフオトリソグラフイ法と
化学エツチング法とを併用して酸化シリコンを選択除去
し、残留酸化シリコン膜をマスクにした選択気相エツチ
ングを施してもよい。尚、必要ならばシリコン層12に対
しても同様の処理を施すことができる。 シリコン層102,112そして122（12）には、第１図
（ｄ）に示すように銀−パラジウムからなる金属層101,
111そして121が厚膜ペースト（Ag−10wt％Pt）の印刷，
焼成により設けられた。この際、ペースト印刷後150℃
における乾燥処理を経て、空気気流中で850℃の焼成を
施した。金属層101,11そして121の形成は、電解めつ
き，無電解めつき，蒸着，スパツタリング等で交替可能
であるが、生産性の見地からはめつき法によるのが好ま
しい。めつき法の場合はシリコン層102,112そして122に
導電性を与えておく必要があるが、シリコン層にリンを
ドーピングするのはこの点で好ましいことである。 引き続き第１図（ｅ）に示すように、金属層領域111
に厚膜抵抗ペーストの印刷，焼成により抵抗体113Aを設
けた後、ガラスペーストの印刷，焼成によりオーバコー
ト層113Bを設けた。抵抗体113Aはペースト印刷後150℃
の乾燥処理を経て、空気気流中、850℃の焼成そしてオ
ーバコート層113Bは同様の乾燥処理後、空気気流中、59
0℃の焼成を施して得た。また、金属層121の金属層101
に相対する領域（15×70mm）以外にも同質のガラス123
を同様の処理により設けた。ガラス123を設けた理由
は、回路基板10を金属パツケージに組込み電子装置を得
る際、熱放散性の要求される必要最小限の領域にのみは
んだ付けするためである。即ち、金属パツケージと基板
100間の膨張係数差に基づく接着の信頼性を損なわない
ようにするためである。ただし、この信頼性が確保され
得る限りでは、ガラス123の形状は必須ではない。 第１図（ｆ）に示すように、金属層領域101にトラン
ジスタチツプ103がそして金属層領域111にコンデンサチ
ツプ113c,ミニモールドトランジスタ113d（図示を省
略）を、それぞれPb−5wt％Sn−1.5wt％Ag、はんだ104,
114（図示を省略）により搭載するとともに、銅−ベリ
リウム合金からなる端子105,115（図示を省略）をはん
だ付けした。この際のはんだ付けは、所定部の印刷した
はんだペースト上に素子103,113c,113dをセツトした
後、330℃のベルト炉を通して実施した。これらのはん
だ付けは、ベーパーリフローあるいは還元雰囲気又は不
活性雰囲気中でのリフローによつて代替してもよい。 回路基板10は、第１図（ｇ）に示すように、トランジ
スタチツプ103と金属層領域111との間をアルミニウム細
線105の超音波ボンデイングにより接続し、そして抵抗
体113Aのレーザトリミングを施して完成した。 第２図（ａ）において、200は電子装置としての自動
車エンジン制御用イグナイタモジユール装置であり、回
路基板10はアルミニウムにニツケルめつきを施したパツ
ケージ201にはんだ（Pb−60wt％Sn）202を介して搭載さ
れている。このはんだ付けはフラツクスとともに上記の
はんだのシートを介装して、240℃のベルト炉を通して
実施した。次いで、パツケージ201内にシリコーン樹脂
（図示を省略）を充填，硬化せしめた後、キヤツプ203
を取付けて第２図（ｂ）の回路構成を有するモジユール
装置200を完成させた。 同装置200のトランジスタチツプ103−パツケージ201
間の熱抵抗は0.9℃/Wと低い値が得られた。低熱抵抗が
得られたのは、基板そのものの熱伝導率が高いこと以外
に、チツプ103直下の部品（例えばMo板や鋼板等）を削
減できたことにもよる。また、同装置200に−55〜150℃
の温度サイクルを2000回そして間欠通電によつてトラン
ジスタチツプ103に50〜125℃の温度サイクルを90000回
それぞれ印加したが、上記熱抵抗の変化は見られなかつ
た。更に、パワー素子としての６個のトランジスタチツ
プ103とその制御回路が同一基板上に近接して設けられ
ており、この点に基づき、パワー素子部と制御回路が個
別の基板に設けられた従来の装置に比べ、約3/5と小型
化されたモジユール装置が得られた。なお、モジユール
装置200は他の回路装置とともにハウジングに取付けら
れ、第１表に示す仕様を保証できる配電器装置が完成さ
れた。 第３図（ａ）は同装置の出力電圧及び入力電流の配電
器回転数の関係を示す。本実施例で得た配電器装置（曲
線Ａ）は、パワー素子部と制御回路が個別の基板に設け
られた従来のモジユール装置を組み込んだ配電器装置
（曲線Ｂ）に比べ、出力電圧は全回転数範囲でしかも小
さい入力電流のもとで高い値を得ている。また、アイド
ル回転域では、従来の装置より小さい入力電流のもとで
高い出力電圧が得られている。これより、本実施例配電
器装置では、低速回転域では消費電力を抑制し高速回転
域では十分なコイル遮断電流を得ることが可能なことを
示している。第３図（ｂ）は同装置の閉路率と配電器回
転数の関係を示す。この閉路率制御は、低速回転域では
消費電力を抑制し高速回転域では十分なコイル遮断電流
を得るのに重要な因子である。同図はバツテリ電圧をパ
ラメータとした場合であるが、電源電圧の変動に対して
も閉路率制御が最適になされていることを示している。
なお、配電器装置はその取付部温度が80℃になるエンジ
ンルーム内に搭載されたが、閉路率制御は良好になされ
た。 実施例２ 第４図はパワー素子とその制御回路を同一基板上に搭
載することを可能にした回路基板の製作手順を説明する
要部断面図である。第５図はその回路基板を応用した混
成集積回路装置、即ち高周波電圧増幅回路装置及びその
性能を説明する図である。 第４図（ａ）に示すように、回路基板（27×45mm）10
はパワー素子搭載部金属層（銀−パラジウム，厚さ13μ
ｍ）領域101とパワー素子制御回路形成用の金属層（銀
−パラジウム，同13μｍ）領域111を同一セラミツクス
基板（窒化アルミニウム焼結体基板）100上に搭載して
いる。金属層領域101と111は、厚さ約７μｍのシリコー
ンゲルマニウム層102と112をそれぞれ介して、窒化アル
ミニウム焼結体基板100上に設けられている。これらの
金属層領域101と111は、15mΩ／□なる配線抵抗を有し
ている。領域101にはパワー素子としての電界効果型ト
ランジスタチツプ（２×2mm,5w,15A）103がPb−5wt％sn
−1.5wt％Agはんだ104（図示省略）により搭載され、領
域111には抵抗体113A,オーバコートガラス113Bが厚膜ペ
ーストの印刷，焼成により設けられ、そしてチツプコン
デンサ113Cやダイオードチツプ113dがPb−5wt％Sn−1.5
wt％Agはんだ114（図示省略）により設けられている。
金属層領域101と111との間及びトランジスタチツプ103
と金属層領域111との間は金細線（直径35μｍ）106によ
り接続されている。窒化アルミニウム焼結体基板100の
素子が搭載されない面のほぼ全面にも厚さ約７μｍのシ
リコン−ゲルマニウム層122を介して金属層（銀−パラ
ジウム、厚さ13μｍ）121が設けられ、トランジスタチ
ツプ103が搭載される部分にほぼ対応する領域を除く部
分にガラス123（ガラス113Bと同質）が設けられてい
る。 上記構成の回路基板10は、次の手順にしたがつて製作
した。第４図（ｂ）に示すように、高純度の窒化アルミ
ニウム粉末（粒径１μｍ以下）を窒素雰囲気中で加圧焼
結（２×104Pa,2000℃）して得た焼結体基板（厚さ0.8m
m、熱伝導率140W/m・Ｋ、抵抗率1013Ω・cm以上）100上
の一方の面に厚さ約７μｍのシリコン−ゲルマニウム層
11（102,112）そして他方の面に厚さ約７μｍのシリコ
ン−ゲルマニウム層12（122）をそれぞれ被着した。こ
の際、焼結体基板100の所定部には直径0.5mmのスルーホ
ール100′が37個設けられており、スルーホール100′に
もシリコン−ゲルマニウム層13が形成されている。シリ
コン−ゲルマニウム層の被着にあたつては、基板100を
キヤリヤガスとして水素気流中で約900℃に加熱し、シ
リコン源としてのモノシラン（SiH4）そしてゲルマニウ
ム源としてのゲルマン（GeH4）を導入して気相反応によ
り水素還元されたシリコンを析出させた。この際、モノ
シラン，ゲルマンや水素の混合気流中に微量のジボラン
（G2H6）を添加して反応させ、シリコン−ゲルマニウム
層11,12,13にボロン（濃度1021/cm3、抵抗率10-4Ω・c
m）を析出させた。 本発明において、半導体物質層の熱膨張係数は焼結体
セラミツクスと同等もしくは小さい値が選択されること
を基本とする。本実施例においては、上記基本にしたが
い、シリコン−ゲルマニウム層11,12,13はゲルマニウム
濃度が20wt％（3.9×10-6/℃）となるように調節した。
本実施例のように基板が窒化アルミニウム焼結体の場合
は、半導体物質層の熱膨張係数は4.4×10-6/℃以下が好
ましいが、これを満足する点では40wt％Geでの添加が可
能である。ゲルマニウム源としては例えば四塩化ゲルマ
ニウム（GeCl4）で代表されるハロゲン化物で代替が可
能である。また、半導体物質層は導体配線の一部を担う
物であつて可及的な電気抵抗が低いことが望ましく、そ
してめつき法を適用する場合でもは電気伝導性を帯びて
いることが好ましい。上述のボロンはこの理由に基づい
て添加されたものである。ボロンの代替物としては、ア
ルミニウム，ガリウム，インジウムで代表されるＰ型不
純物、あるいはリチウム，リン，砒素，アンチモン，ビ
スマスで代表されるＮ型不純物が挙げられるが、これら
の不純物は水素化物，ハロゲン化物，アルキル化合物の
状態にて供給することが可能である。 次に、第４図（ｃ）に示すように、シリコン−ゲルマ
ニウム層11は実施例１と同様の化学エツチング法により
シリコン−ゲルマニウム層102と112の領域にパターン化
された。 シリコン−ゲルマニウム層102,112そして122（12）に
は、第４図（ｄ）に示すように銀−パラジウムからなる
金属層101,111そして121を無電解めつき法によりAg−10
wt％Pdなる組成になるように設けた。この際、スルーホ
ール100′部のシリコン−ゲルマニウム層13上にも金属
層130〔第４図（ｂ）参照〕が設けられ、これを通じて
金属層111と121間の所定部が短絡されるようにした。ま
た、金属層111の最小幅をそして間隔はともに50μｍで
ある。 引き続き第４図（ｅ）に示すように、金属層領域11に
厚膜抵抗ペーストの印刷，焼成により抵抗体113Aを設け
た後、ガラスペースト印刷，焼成によりオーバコート層
113Bを設けた。これらは実施例１と同様の厚膜ペースト
の印刷，焼成により得た。また、金属層121の金属層101
に相対する領域以外にも同質のガラス123を同様の処理
により設けた。 第４図（ｆ）に示すように、金属層領域101にトラン
ジスタチツプ103がそして金属層領域111にコンデンサチ
ツプ113C,ダイオードチツプ113Dを、それぞれPd−5wt％
Sn−1.5wt％Agはんだ104,114（図示を省略）により搭載
するとともに、銅−ベリリウム合金からなる端子（図示
を省略）をはんだ付けした。この際のはんだ付けは、所
定部に印刷したはんだペースト上に素子103,113C,113D
をセツトした後、330℃のベルト炉を通して実施した。
最終的に回路基板10は、金属層領域111と102間、トラン
ジスタチツプ103と金属層領域111との間、ダイオードチ
ツプ113Dと金属層領域111との間を金細線105の超音波ボ
ンデイングにより接続し、そして抵抗体113Aのレーザト
リミングを施して完成された。 以降、実施例１と同様に、回路基板10をアルミニウム
にニツケルめつきを施したパツケージ201にはんだ（Pd
−60wt％Sn）202を介して搭載した。このはんだ付けは
フラツクスとともに上記はんだのシートを介装して、24
0℃のベルト炉を通して実施した。次いで、パツケージ2
01内のシリコン樹脂を充填，硬化せしめた後、キヤツプ
203を取付けて高周波電圧増幅回路装置200を完成させ
た。第５図は上記装置200の入力電圧波形及び出力電圧
波形である。これより明らかなように、出力電圧は35V
と入力電圧の0.7Vに対して50倍の値が得られ、そして出
力電圧波形も立上り及び立下りとも0.2ns以下の時定数
を示している。即ち、上記装置200は250MHz帯の高周波
電圧制御用として、十分実用可能である。上記装置200
がこのような高速信号に追随できる理由の第一に、トラ
ンジスタチツプ103とその周辺回路間及び制御回路配線
の電気的連絡路を可及的に短縮したことが挙げられる。
特に後者においては、スルーホール100′に設けられた
金属層130がシリコン−ゲルマニウム層13を介して強固
かつ低抵抗に形成されていることによる。厚膜の印刷，
焼成による方法では金属層130を均一かつ厚く形成する
ことが困難である。しかし、本実施例ではめつきによる
導体形成を可能にしたため、均一かつ厚いスルーホール
導体130が得られ、この結果低抵抗化が実現されたもの
である。 なお、本実施例において、ボロンの添加量を調節して
各種のボロン濃度のシリコン−ゲルマニウム層11,12,13
を得た。これらに上述と同様の無電解めつきを試みた。
第６図は得られたシリコン−ゲルマニウム層のボロン濃
度，抵抗率とめつき性能の関係を示す。同図（ａ）及び
（ｂ）は、それぞれボロン濃度とスルーホール部金属層
130の厚さ及び配線間もれ電流の関係である。厚さは濃
度1017/cm2以上の領域で目標厚さの10±１μｍが得られ
るがこれより低濃度の領域では目標厚さが得られない。
これは、シリコン−ゲルマニウム層13が電気的絶縁状態
に近く、金属イオンが析出しにくいことになる。一方、
線間もれ電流は濃度1017/cm3以上では10-12A台と極めて
良い絶縁性を示しているのに対し、これより低濃度の領
域ではもれ電流を増している。これは、金属層の析出速
度が低く、所定の厚さを得のに長時間のめつき浴浸漬が
必要であり、この間に本来絶縁領域であるべき基板表面
にも金属層が析出すること及び基板表面が変質して導電
性を増すためである。一方、同図（ｃ）及び（ｄ）は、
それぞれ抵抗率と金属層の厚さ及び配線間もれ電流の関
係である（対向長5mm,間隔100μｍ）。金属層厚さは２
×10-1Ω・cm以下の領域で10±１μｍの目標厚さが得ら
れるが、これを越えると所定厚さが得られない。また、
抵抗率２×10-1Ω・cm以下では10-12Aと良好な線間絶縁
性を示すのに対し、これを越えるともれ電流は増す。こ
れらの理由は、同図（ａ）及び（ｂ）の場合と全く同じ
である。上述の傾向は、ボロン以外の不純物，アルミニ
ウム，ガリウム，インジウム，リチウム，リン，砒素，
アンチモンを添加した場合に全く同様に見られる。 実施例３ 実施例２と同様のプロセスを経て回路基板10及びこれ
を用いた高周波電圧増幅回路装置200を完成させた。こ
の際，シリコン−ゲルマニウム層11,12,13は、気相成長
温度を変えて厚さ１μｍとなるように作成した。第７図
は、シリコン−ゲルマニウム層形成温度と導体層101−
基板100間の接着強度（引張強度）の関係である。引張
強度は700〜1400℃の間では7.5kg/mm2以上（基板破壊）
と高い値を示すのに対し、これより低温の領域では低下
する。低下の原因は被着したシリコン−ゲルマニウム層
と基板との間の共有結合ペアが形成されにくくなるため
である。上記結果は、共有結合ペアの形成にシリコン又
はゲルマニウム原子の窒化アルミニウム格子への侵入又
は置換を促進させることが重要で、このためには700℃
以上の高温で処理することが必要なことを示している。
本実施例において、700℃以上で処理して得た回路基板1
0を適用した装置200は、−55〜150℃の温度サイクルを1
000回以上与えた場合でもチツプ103−パツケージ201間
の熱抵抗増大は見られない。 実施例４ 実施例２と同様のプロセスを経て回路基板10及びこれ
を用いた高周波電圧増幅回路装置200を完成させた。こ
の際、シリコン−ゲルマニウム層11,12,13は厚さ0.5μ
ｍとなるように作成した後、同層の選択エツチングを省
略して直ちに銀−パラジウムを全面に形成し、通常のフ
オトリソグラフイ法と稀硝酸によるエツチングを施して
金属層101,111をパターンニングした後1200℃、空気中
の熱処理を施した。このプロセスを経た後のシリコン−
ゲルマニウム層11の露出部には、酸化により二酸化シリ
コンが形成された。 こうして得た回路基板10を適用した装置200は第２実
施例と同等の性能を示したが、特に最小間隔（50μｍ）
の配線間リーク電流（at200V）は10-12A台を示した。こ
の結果は、配線間に二酸化シリコンが存在しても絶縁特
性は実用上問題ないことを示している。またＸ線回折の
結果、金属層101,111,130,121には銀，パラジウムの他
にシリコン，ゲルマニウムも固溶しているこのが確認さ
れた。この金属層はPb−60wt％Snはんだ中デイツプ（５
秒×10回、240℃）を施しても、はんだ食われによるぬ
れ不良は生じなかつた。これはシリン，ゲルマニウムが
はんだ材、特に錫の侵入ないし拡散に対する障壁の役割
を演じていることを意味する。この効果は、装置200の
稼働段階における熱ストレスの印加による、金属層101,
111,121の変質ないし劣化を防ぐのにも有効である。な
お、本実施例で得た回路基板10の金属層101,111,130,12
1とシリコン−ゲルマニウム層11,12,13の間には、酸化
物又はガラス質は認められず、シリコン−ゲルマニウム
の再結晶層が確認された。この再結晶層にはシリコン−
ゲルマニウム層と金属層との接着力を一層高めるのに有
効である。 実施例５ 実施例２と同様のプロセスを経て回路基板10及びこれ
を用いた高周波電圧増幅回路装置200を完成させた。こ
の際、焼結体基板100として炭化シリコンセラミツクス
及び酸化ベリリウムセラミツクスを用い、シリコン−ゲ
ルマニウム層の代りにシリコン層11,12,13を設け、そし
て銀−パラジウム層の代わりに銀または銀−金属または
銀−白金層101,111,130,121を設けた。ただし、シリコ
ン層11,12,13は実施例１と同様のプロセスを経てリンを
ドーピングし、銀−白金層101,111,130,121は実施例１
と同様の厚膜プロセスを経て設けた。これらの場合も実
施例２と同様の性能及び効果が得られた。 実施例６ 実施例１と同様のプロセスを経て回路基板10及びこれ
を用いたイグナイタモジユール装置200を完成させた。
この際、銀−パラジウム層101,111,121の印刷，焼成に
先だつて、シリコン層102,112,122を熱酸化（1150℃，
水蒸気＋酸化雰囲気）して厚さ約１μｍの酸化シリコン
層を形成した。その後、ガラス質フリツトを含有した銀
−パラジウムペーストを酸化シリコン層上に印刷した。
したがつて、銀−パラジウム層101,111,121とシリコン
層102,112,122の間にはガラス質が介在しているが、こ
のガラス質は両者間の接着力の向上及び熱ストレスに対
する接着力信頼性の向上に寄与する。 本実施例で得た回路基板10及びこれを用いたイグナイ
タモジユール装置200は、実施例１と同様の性能を示し
た。 本発明において、金属層は自己還元性を持つ金属を主
成分とすることがより好ましいが、この点を必須とする
ものではない。以下、これについて説明する。 実施例７ 実施例２と同様のプロセスを経て回路基板10及びこれ
を用いた高周波電圧増幅回路装置200を完成させた。こ
の際、銀−パラジウム層の代りに銅層101,111,130、そ
して121を設けた。その後の厚膜プロセスによる抵抗対1
13A及びオーバコートガラス113Bは、窒素雰囲気中焼成
により形成した。 本実施例における装置200は、第２実施例に比べて一
層優れた信号伝播特性、即ち出力電圧の立上り及び立下
り特性は1.7nsを示した。これは、金属層101,111,130、
そして121に抵抗率の小さい銅を用い、配線のインピー
ダンスを低減したことによる。また、この金属層ははん
だによる食われに対しても極めて良い耐力を示した。 銅に代わり得る材料は、ニツケル，アルミニウム，ア
ンチモン，錫，亜鉛，鉛，鉄，コバルト，チタニウム等
であり、これらの一種又は二種以上から構成されても良
い。更に、自己還元性金属、即ち銀，白金，金，パラジ
ウムの一種又は二種以上、あるいは自己還元性金属と上
記銅若しくは銅に代わり得る材料から構成されても良
い。 本発明において、回路基板10はパワー素子とその制御
回路用素子とが同一基板上に搭載されるものにおいて最
大の効果をもたらす。しかし、本発明の効果はこれに限
定されないものにおいても享受できる。以下、この点に
ついて説明する。 実施例８ 第８図は、複数のパワー素子を搭載する回路基板とそ
の製作手順を説明する要部断面図である。第９図は、そ
の回路基板を応用した電子装置、即ちモータ制御インバ
ータ用パワーモジユール装置を説明する要部断面図であ
る。 第８図（ａ）に示すように、回路基板（28×42mm）10
は第１実施例と同様のセラミツクス基板100の両面に銅
（厚さ200μｍ）領域101及び121が設けられたものであ
る。銅層101及び121は、厚さ４μｍのシリコン層102,12
2をそれぞれ介して基板100上に設けられている。銅層10
1はパターニングされている。 上記構成の回路基板10は、次の手順によつて製作し
た。第８図（ｂ）に示すように、実施例１と同様にし
て、窒化アルミニウム基板（厚さ0.63mm）100の一方の
面にシリコン層11そして他方の面にもシリコン層12を被
着した。次に、第８図（ｃ）に示すように、シリコン層
11は実施例１と同様にしてパターン化102,122された。
シリコン層102,122には、第８図（ｄ）に示すように、
銅層101,121が電解めつき法により形成された。なお、
図面には示さないが、引き続き厚さ３μｍのニツケル層
が電解めつきにより形成された。 上記構成の回路基板10は、第９図（ａ）に示すよう
に、IGBT素子（Insulated Gate Bipolar Transistor、1
0×10mm,3個）103A及びダイオード素子（10×10mm,1
個）103Bを銅層101上にはんだ（Pb−5wt％Sn）104（図
示を省略）により固着し、銅層121とニツケルめつき銅
板（厚さ3mm,93×80mm）201をはんだ（Pb−60wt％Sn）
付け201し（図示を省略）、素子103A,103Bにアルミニウ
ムワイヤ（線径500μｍ）105による配線および入出力端
子106を設け、そして樹脂パツケージ202を取付けるとと
もに樹脂203を充填して（いずれも図示省略）、第９図
（ｂ）に示す回路を有するパワーモジユール装置200を
完成した。 このパワーモジユール装置200は、最終的にインバー
タ装置に組み込まれた。このインバータ装置は、第２表
に示す性能を有している。この他、同インバータ装置
は、過負荷短絡下（700V）でも素子破壊することがな
く、安全動作領域の広いことが確認された。これは、素
子そのものの性能向上と相まつて、実装構成の改善によ
りジユール装置200に優れた瞬時放熱性を付与できたこ
とによる。 更に、同インバータ装置によれば、5kHz前後の高周波
スイツチングにてモータ回転数制御が可能となり、商用
電源周波数で駆動した場合とほぼ同等の騒音に低減でき
た。 実施例９ 実施例８と同様のプロセスを経て回路基板10及びこれ
を用いた光結合装置200を完成させた。この際回路基板
（1.5×1mm）10には第10図に示すように、銅層の代わり
に金層101,111、そして121を無電解めつき法（厚さ10μ
ｍ）により設けた。また、第11図に示すように、回路基
板10の金層101上に化合物半導体レーザダイオード素子
（出力100mW,0.7×0.7mm）103をはんだ（Au−Si）104に
より固着し（図示を省略）、素子103に金線（線径27μ
ｍ）105による配線を設け、銅支持板201上に回路基板10
をはんだ（Au−Si）付け201（図示を省略）した後、シ
リコン受光素子と化学的に結合させて（図示を省略）光
結合装置200を完成した。 発光素子において最も懸念される点は、装置200の稼
働過程における光出力低下、即ち寿命の低下である。こ
の寿命低下の程度は、発光素子の動作時の温度と極めて
密接に関連する。本実施例における装置200は、ダイオ
ード素子103から銅支持板201に至る全ての界面が緻密に
構成されているため、素子103の稼働時の温度を下げる
ことが可能となつた。この結果、例えば25℃稼働の場合
1.5倍（当社比）と大幅に寿命を延長できた。 本発明において、回路基板10はパワー素子とその制御
回路用素子とが同一基板上に搭載されてその効果は最大
限に発揮される。しかし、回路基板10およびそれを用い
た電子装置200は、パワー素子のみあるいは大きな発熱
を伴わない回路素子のみが搭載される場合であつても、
何等支障を受けるものではない。 〔発明の効果〕 以上に詳述したように、本発明によれば、厚膜製造プ
ロセスとの整合性に優れるパワー素子搭載用メタライズ
領域を有する回路基板が得られ、この結果性能及び信頼
性の高い電子装置が得られる。
に不純物がドーピングされ、セラミツクス構成成分と共
有結合する半導体金属からなる中間層を設け、室温の比
抵抗を２×10-1Ω・cm以下にした回路基板にある。 また、本発明は、少なくとも焼結体セラミツクス基板
に中間層として半導体金属を形成し、その所定部の高濃
度に不純物をドーピングし、該中間層上に金属層を設け
る工程、あるいは上記工程後異種部材をろう付けする工
程又は高温酸化性雰囲気下で熱処理する工程を有するこ
とを特徴とする回路基板の製法にある。 〔作用〕 本発明において、半導体物質層は焼結体セラミツクス
と同層上に設けられる金属層との緻密かつ強固な接着に
寄与する。即ち、上記半導体物質はそれが形成される段
階で高い運動エネルギが与えられて、上記セラミツクス
との間で原子間隔オーダの緻密な係合をする。この係合
はまずセラミツクス上への半導体物質原子の析出及び表
面移動を経てセラミツクスを構成する原子との共有結合
ボンドを形成すること、そして析出界面における半導体
物質原子及びセラミツクス構成原子の相互拡散を経てな
される。この際、セラミツクスと半導体物質層との間に
格子間隔のずれは半導体物質層中に導入される転移によ
つて整合され、これが格子間隔差に基づく界面残留応力
の低減に寄与する。 半導体物質層には高い導電性が与えられる。これは、
（１）半導体物質層が金属層とともに導体としての役割
を演ずる場合、（２）金属層を容易かつ均一にめつき形
成する場合、そして（３）深い不純物準位を形成する重
金属（金属層）が添加されても半導体物質層の導電性を
損なわないようにするため不可欠であることによる。導
電性の付与は、３族又は５族元素のドーピングによつて
なされる。この際、不純物の濃度は1017/cm3以上（抵抗
率換算２×10-1Ω・cm以下）であることが重要である。 半導体物質層の熱膨張係数は焼結体セラミツクス電気
絶縁基板と同等もしくは小さい値が選択される。一般
に、半導体物質は金属と異なり圧縮応力には強固な性質
を示すが、引張応力に対しては弱く破壊しやすい。本発
明において上記熱膨張係数が選択されるのは、回路基
板，混成集積回路装置、そして電子装置を製造または使
用する段階で、そして接合構造体部品及び耐熱性接合構
造体を製造または使用する段階で、常に上記半導体物質
層に圧縮応力が作用するようにするためである。 上記半導体物質層に圧縮応力が作用するようにするた
め、半導体物質層の形成は後続の製造工程、例えば厚膜
製造工程やろう付け工程等よりも高温下でなされること
が望ましい。 セラミツクスとの緻密かつ強固な接着を効果的に実現
するには、半導体物質層はセラミツクス表面の微細な凹
凸を完全に被覆する如くに析出されることが望ましく、
これには700℃以上のChemical Vapor Deposition法が好
ましい。 半導体物質層と同層上に設けられる金属層との緻密か
つ強固な接着は、上記の半導体物質層と金属層との相互
拡散，合金化そして金属間化合物の形成等によつてなさ
れる。したがつて、相互拡散，合金化そして金属間化合
物の形成等を積極的に促進するため、金属層を形成する
段階またはその後の工程において熱処理されることが望
ましい。 一方、金属層は上記半導体物質層に対し電気伝導性，
ろう材に対するぬれ性やワイヤボンデイング性，高温に
おける耐酸化性，金属質やガラス質に対する接着性等を
付与する役割を有する。 金属層は上述の役割を担うために、それ自身電気抵抗
率が低く、高温かつ酸化性雰囲気下での熱処理において
酸化されない性質即ち自己還元性を有し、上記中間層と
の間で合金化層ないし拡散層を形成し、そしてガラス質
に対する融合性ないしぬれ性を有する材料であることが
望ましい。このような性質を兼備する金属としては銀ま
たは銀に白金，パラジウム，シリコン，ゲルマニウム，
金等の金属を添加した合金であることが望ましい。ここ
で、金属層にガラス質に対する融合性ないしぬれ性を付
与する必要があるのは、厚膜製造工程において厚膜抵抗
体，誘導体（多層配線）の形成のため、これらの主要構
成物質であるガラスとの一体化が確実になされなければ
ならないからである。また、白金，パラジウム，シリコ
ン，ゲルマニウム，金等の添加金属は、銀の耐マイグレ
ーシヨン性を高めること、ろう材特に鉛−錫系はんだに
よる食われや金属間化合物の生成を抑制すること、等の
役割を担う。しかし、上記添加金属の抵抗率〔白金（1
0.6×10-6Ω・cm），パラジウム（10.8×10-6Ω・c
m），シリコン（不純物濃度1021atoms/cm3において１×
10-4Ω・cm以上），ゲルマニウム（不純物濃度1021atom
s/cm3において１×10-4Ω・cm以上）、金（2.4×10-6Ω
・cm）〕は銀（1.62×10-6Ω・cm）に比べて大きく、優
れた導電性を維持する観点ではこれらの大量の添加は好
ましくない。更に、白金，パラジウム，金の大量の添加
は経済性の点でも好ましくない。 金属層は上述の役割をより確実に担うために高度の緻
密性を持つ必要があるが、この要求に適合させるための
方法として上記金属のペーストを印刷，焼成する膜厚
法，めつき法，蒸着法，スパツタリング法,Chemical Va
por Deposition法等またはこれらの併用法を適用するこ
とが可能である。 金属層は用途に応じて高密度かつ緻密なパターンに成
形される必要があるが、このためにはセラミツクス上に
設けられた半導体物質層を選択的に除去した後金属層を
形成する手順を経る。即ち、半導体物質層を通常のホト
リソグラフイー法とChemical Etching法あるいはミリン
グ法等を併用してパターンニングされた後、前述した各
種方法にて金属層を形成する。特に、金属層を簡便に形
成する目的では、厚膜法やめつき法が好ましい。一層微
細な配線パターンを得るにはめつき法によるのが良い。
めつき法を適用する場合は、半導体物質層は電気伝導性
を帯びていることが好ましく、半導体物質層には不純物
を高濃度にドーピングしておくのが望ましい。 〔実施例〕 実施例１ 第１図はパワー素子とそれを制御するための制御回路
を同一基板上に搭載することを可能にした回路基板とそ
の製造手順を説明する要部俯瞰図及び断面図である。第
２図はその回路基板を応用した電子装置、即ちイグナイ
タモジユール装置を説明する断面図である。第３図はそ
の電子装置を応用した配電器装置の性能を説明する図で
ある。 第１図（ａ）に示すように、回路基板（55×25mm）10
はパワー素子搭載部用金属層（銀−白金，厚さ13μｍ）
領域101とパワー素子制御回路形成用の金属層（銀−白
金，同13μｍ）領域111を同一基板（窒化アルミニウム
焼結体基板）100上に搭載することを可能にしたもので
ある。金属層領域101と111は、厚さ約５μｍのシリコン
層102と112をそれぞれ介して、窒化アルミニウム焼結体
基板100上に設けられている。これらの金属層領域101と
111は、10mΩ／□なる配線抵抗を有している。領域101
にはパワー素子としてのトランジスタチツプ（５×5mm,
5w,15A）103がPb−5wt％Sn−1.5wt％Agはんだ104（図示
省略）により６個並列に搭載され、領域111には抵抗体1
13A、オーバコートガラス113B（図示省略）が厚膜ペー
ストの印刷，焼成により設けられ、そしてチツプコンデ
ンサ113C及びミニモールドトランジスタ113DがPb−5wt
％Sn−1.5wt％Agはんだ114（図示省略）により設けられ
ている。金属層領域101と111との間及びトランジスタチ
ツプ103と金属層領域111との間はアルミニウム細線（直
径350μｍ）105により接続されている。窒化アルミニウ
ム焼結体基板100の素子が搭載されない面のほぼ全面に
も厚さ約５μｍのシリコン層122を介して金属層（銀−
白金，厚さ13μｍ）121が設けられ、トランジスタチツ
プ103が搭載される部分にほぼ対応する領域を除く部分
にガラス123（ガラス113Bと同質）が設けられている。 上記構成の回路基板10は、次の手順にしたがつて製作
した。第１図（ｂ）に示すように、微量のY2O2粉末を添
加した高純度窒化アルミニウム粉末も1700℃で常圧焼結
して得た焼結体基板（厚さ0.8mm、熱伝導率170W/m・
Ｋ、抵抗率1013Ω・cm以上）100上の一方の面に厚さ約
５μｍのシリコン層11そして他方の面に厚さ約５μｍの
シリコン層12をそれぞれ被着した。シリコン層の被着に
あたつては、基板100をキヤリヤガスとしての水素気流
中で約1250℃に加熱し、シリコン源としてのトリクロル
シラン（SiHCl3）を導入して気相反応により水素還元さ
れたシリコンを析出させた。この際、トリクロルシラン
や水素の混合気流中に微量のフオスフイン（PH3）を添
加して反応させ、シリコン層11,12にリンをドーピング
（濃度1020/cm2,抵抗率10-3Ω・cm）させた。このよう
な技法はChemical Vapor Deposition（CVD）法として知
られる。シリコン源としては、四塩化シリコン，ジクロ
ルシラン等を代替でき、温度も800〜1400℃の範囲を選
択できる。しかし、水素還元によらない場合例えばシリ
コン源にモノシラン（SiH4）の如き熱分解反応によつて
シリコンを析出できる物質を用いることも可能である。
熱分解反応による場合は、水素の代替物質として窒素，
アルゴン，ヘリウム，キセノン，クリプトン，炭酸ガス
等の不活性ガスを用いることができる。なお、不均等化
反応法として知られる方法も適用できる。本発明の目的
に適合する好ましい接着状態を得るには、シリコン層を
被着すべき基板100の表面を清浄にしておくことが重要
である。この観点から、基板100をあらかじめ有機溶媒
による脱脂洗浄，超音波洗浄、または必要に応じて酸等
による洗浄が施されてもよい。更に好ましくは、シリコ
ン層の被着に先だつて塩化水素ガスや水素ガスによる気
相エツチング（800〜1400℃）を施すのもよい。 好ましい接着状態を得るに重要な他の点は、被着した
シリコン原子が析出面を表面拡散して安定な結合サイト
を選択するに十分な、運動エネルギを与えることであ
る。このことは、シリコン原子と窒化アルミニウム構成
原子との共有結合を促進する意味でも重要であり、そし
てシリコン原子の窒化アルミニウム領域へ拡散を促進す
るためにも重要である。 次に、第１図（ｃ）に示すように、シリコン層11は化
学エツチング法によりシリコン層102と112の領域にパタ
ーン化された。このパターン化は、シリコン層11上に通
常のフオトリソグラフイ法により有機レジスト膜を選択
形成後、HNO3−HF−CH3COOH系混酸のエツチングにより
実施した。このパターン化は、上記有機レジスト膜をマ
スクにしたミリング法によつてもよい。さらに、シリコ
ン層11の表面に熱酸化,CVD,スパツタリング法により酸
化シリコンを設けた後、同様のフオトリソグラフイ法と
化学エツチング法とを併用して酸化シリコンを選択除去
し、残留酸化シリコン膜をマスクにした選択気相エツチ
ングを施してもよい。尚、必要ならばシリコン層12に対
しても同様の処理を施すことができる。 シリコン層102,112そして122（12）には、第１図
（ｄ）に示すように銀−パラジウムからなる金属層101,
111そして121が厚膜ペースト（Ag−10wt％Pt）の印刷，
焼成により設けられた。この際、ペースト印刷後150℃
における乾燥処理を経て、空気気流中で850℃の焼成を
施した。金属層101,11そして121の形成は、電解めつ
き，無電解めつき，蒸着，スパツタリング等で交替可能
であるが、生産性の見地からはめつき法によるのが好ま
しい。めつき法の場合はシリコン層102,112そして122に
導電性を与えておく必要があるが、シリコン層にリンを
ドーピングするのはこの点で好ましいことである。 引き続き第１図（ｅ）に示すように、金属層領域111
に厚膜抵抗ペーストの印刷，焼成により抵抗体113Aを設
けた後、ガラスペーストの印刷，焼成によりオーバコー
ト層113Bを設けた。抵抗体113Aはペースト印刷後150℃
の乾燥処理を経て、空気気流中、850℃の焼成そしてオ
ーバコート層113Bは同様の乾燥処理後、空気気流中、59
0℃の焼成を施して得た。また、金属層121の金属層101
に相対する領域（15×70mm）以外にも同質のガラス123
を同様の処理により設けた。ガラス123を設けた理由
は、回路基板10を金属パツケージに組込み電子装置を得
る際、熱放散性の要求される必要最小限の領域にのみは
んだ付けするためである。即ち、金属パツケージと基板
100間の膨張係数差に基づく接着の信頼性を損なわない
ようにするためである。ただし、この信頼性が確保され
得る限りでは、ガラス123の形状は必須ではない。 第１図（ｆ）に示すように、金属層領域101にトラン
ジスタチツプ103がそして金属層領域111にコンデンサチ
ツプ113c,ミニモールドトランジスタ113d（図示を省
略）を、それぞれPb−5wt％Sn−1.5wt％Ag、はんだ104,
114（図示を省略）により搭載するとともに、銅−ベリ
リウム合金からなる端子105,115（図示を省略）をはん
だ付けした。この際のはんだ付けは、所定部の印刷した
はんだペースト上に素子103,113c,113dをセツトした
後、330℃のベルト炉を通して実施した。これらのはん
だ付けは、ベーパーリフローあるいは還元雰囲気又は不
活性雰囲気中でのリフローによつて代替してもよい。 回路基板10は、第１図（ｇ）に示すように、トランジ
スタチツプ103と金属層領域111との間をアルミニウム細
線105の超音波ボンデイングにより接続し、そして抵抗
体113Aのレーザトリミングを施して完成した。 第２図（ａ）において、200は電子装置としての自動
車エンジン制御用イグナイタモジユール装置であり、回
路基板10はアルミニウムにニツケルめつきを施したパツ
ケージ201にはんだ（Pb−60wt％Sn）202を介して搭載さ
れている。このはんだ付けはフラツクスとともに上記の
はんだのシートを介装して、240℃のベルト炉を通して
実施した。次いで、パツケージ201内にシリコーン樹脂
（図示を省略）を充填，硬化せしめた後、キヤツプ203
を取付けて第２図（ｂ）の回路構成を有するモジユール
装置200を完成させた。 同装置200のトランジスタチツプ103−パツケージ201
間の熱抵抗は0.9℃/Wと低い値が得られた。低熱抵抗が
得られたのは、基板そのものの熱伝導率が高いこと以外
に、チツプ103直下の部品（例えばMo板や鋼板等）を削
減できたことにもよる。また、同装置200に−55〜150℃
の温度サイクルを2000回そして間欠通電によつてトラン
ジスタチツプ103に50〜125℃の温度サイクルを90000回
それぞれ印加したが、上記熱抵抗の変化は見られなかつ
た。更に、パワー素子としての６個のトランジスタチツ
プ103とその制御回路が同一基板上に近接して設けられ
ており、この点に基づき、パワー素子部と制御回路が個
別の基板に設けられた従来の装置に比べ、約3/5と小型
化されたモジユール装置が得られた。なお、モジユール
装置200は他の回路装置とともにハウジングに取付けら
れ、第１表に示す仕様を保証できる配電器装置が完成さ
れた。 第３図（ａ）は同装置の出力電圧及び入力電流の配電
器回転数の関係を示す。本実施例で得た配電器装置（曲
線Ａ）は、パワー素子部と制御回路が個別の基板に設け
られた従来のモジユール装置を組み込んだ配電器装置
（曲線Ｂ）に比べ、出力電圧は全回転数範囲でしかも小
さい入力電流のもとで高い値を得ている。また、アイド
ル回転域では、従来の装置より小さい入力電流のもとで
高い出力電圧が得られている。これより、本実施例配電
器装置では、低速回転域では消費電力を抑制し高速回転
域では十分なコイル遮断電流を得ることが可能なことを
示している。第３図（ｂ）は同装置の閉路率と配電器回
転数の関係を示す。この閉路率制御は、低速回転域では
消費電力を抑制し高速回転域では十分なコイル遮断電流
を得るのに重要な因子である。同図はバツテリ電圧をパ
ラメータとした場合であるが、電源電圧の変動に対して
も閉路率制御が最適になされていることを示している。
なお、配電器装置はその取付部温度が80℃になるエンジ
ンルーム内に搭載されたが、閉路率制御は良好になされ
た。 実施例２ 第４図はパワー素子とその制御回路を同一基板上に搭
載することを可能にした回路基板の製作手順を説明する
要部断面図である。第５図はその回路基板を応用した混
成集積回路装置、即ち高周波電圧増幅回路装置及びその
性能を説明する図である。 第４図（ａ）に示すように、回路基板（27×45mm）10
はパワー素子搭載部金属層（銀−パラジウム，厚さ13μ
ｍ）領域101とパワー素子制御回路形成用の金属層（銀
−パラジウム，同13μｍ）領域111を同一セラミツクス
基板（窒化アルミニウム焼結体基板）100上に搭載して
いる。金属層領域101と111は、厚さ約７μｍのシリコー
ンゲルマニウム層102と112をそれぞれ介して、窒化アル
ミニウム焼結体基板100上に設けられている。これらの
金属層領域101と111は、15mΩ／□なる配線抵抗を有し
ている。領域101にはパワー素子としての電界効果型ト
ランジスタチツプ（２×2mm,5w,15A）103がPb−5wt％sn
−1.5wt％Agはんだ104（図示省略）により搭載され、領
域111には抵抗体113A,オーバコートガラス113Bが厚膜ペ
ーストの印刷，焼成により設けられ、そしてチツプコン
デンサ113Cやダイオードチツプ113dがPb−5wt％Sn−1.5
wt％Agはんだ114（図示省略）により設けられている。
金属層領域101と111との間及びトランジスタチツプ103
と金属層領域111との間は金細線（直径35μｍ）106によ
り接続されている。窒化アルミニウム焼結体基板100の
素子が搭載されない面のほぼ全面にも厚さ約７μｍのシ
リコン−ゲルマニウム層122を介して金属層（銀−パラ
ジウム、厚さ13μｍ）121が設けられ、トランジスタチ
ツプ103が搭載される部分にほぼ対応する領域を除く部
分にガラス123（ガラス113Bと同質）が設けられてい
る。 上記構成の回路基板10は、次の手順にしたがつて製作
した。第４図（ｂ）に示すように、高純度の窒化アルミ
ニウム粉末（粒径１μｍ以下）を窒素雰囲気中で加圧焼
結（２×104Pa,2000℃）して得た焼結体基板（厚さ0.8m
m、熱伝導率140W/m・Ｋ、抵抗率1013Ω・cm以上）100上
の一方の面に厚さ約７μｍのシリコン−ゲルマニウム層
11（102,112）そして他方の面に厚さ約７μｍのシリコ
ン−ゲルマニウム層12（122）をそれぞれ被着した。こ
の際、焼結体基板100の所定部には直径0.5mmのスルーホ
ール100′が37個設けられており、スルーホール100′に
もシリコン−ゲルマニウム層13が形成されている。シリ
コン−ゲルマニウム層の被着にあたつては、基板100を
キヤリヤガスとして水素気流中で約900℃に加熱し、シ
リコン源としてのモノシラン（SiH4）そしてゲルマニウ
ム源としてのゲルマン（GeH4）を導入して気相反応によ
り水素還元されたシリコンを析出させた。この際、モノ
シラン，ゲルマンや水素の混合気流中に微量のジボラン
（G2H6）を添加して反応させ、シリコン−ゲルマニウム
層11,12,13にボロン（濃度1021/cm3、抵抗率10-4Ω・c
m）を析出させた。 本発明において、半導体物質層の熱膨張係数は焼結体
セラミツクスと同等もしくは小さい値が選択されること
を基本とする。本実施例においては、上記基本にしたが
い、シリコン−ゲルマニウム層11,12,13はゲルマニウム
濃度が20wt％（3.9×10-6/℃）となるように調節した。
本実施例のように基板が窒化アルミニウム焼結体の場合
は、半導体物質層の熱膨張係数は4.4×10-6/℃以下が好
ましいが、これを満足する点では40wt％Geでの添加が可
能である。ゲルマニウム源としては例えば四塩化ゲルマ
ニウム（GeCl4）で代表されるハロゲン化物で代替が可
能である。また、半導体物質層は導体配線の一部を担う
物であつて可及的な電気抵抗が低いことが望ましく、そ
してめつき法を適用する場合でもは電気伝導性を帯びて
いることが好ましい。上述のボロンはこの理由に基づい
て添加されたものである。ボロンの代替物としては、ア
ルミニウム，ガリウム，インジウムで代表されるＰ型不
純物、あるいはリチウム，リン，砒素，アンチモン，ビ
スマスで代表されるＮ型不純物が挙げられるが、これら
の不純物は水素化物，ハロゲン化物，アルキル化合物の
状態にて供給することが可能である。 次に、第４図（ｃ）に示すように、シリコン−ゲルマ
ニウム層11は実施例１と同様の化学エツチング法により
シリコン−ゲルマニウム層102と112の領域にパターン化
された。 シリコン−ゲルマニウム層102,112そして122（12）に
は、第４図（ｄ）に示すように銀−パラジウムからなる
金属層101,111そして121を無電解めつき法によりAg−10
wt％Pdなる組成になるように設けた。この際、スルーホ
ール100′部のシリコン−ゲルマニウム層13上にも金属
層130〔第４図（ｂ）参照〕が設けられ、これを通じて
金属層111と121間の所定部が短絡されるようにした。ま
た、金属層111の最小幅をそして間隔はともに50μｍで
ある。 引き続き第４図（ｅ）に示すように、金属層領域11に
厚膜抵抗ペーストの印刷，焼成により抵抗体113Aを設け
た後、ガラスペースト印刷，焼成によりオーバコート層
113Bを設けた。これらは実施例１と同様の厚膜ペースト
の印刷，焼成により得た。また、金属層121の金属層101
に相対する領域以外にも同質のガラス123を同様の処理
により設けた。 第４図（ｆ）に示すように、金属層領域101にトラン
ジスタチツプ103がそして金属層領域111にコンデンサチ
ツプ113C,ダイオードチツプ113Dを、それぞれPd−5wt％
Sn−1.5wt％Agはんだ104,114（図示を省略）により搭載
するとともに、銅−ベリリウム合金からなる端子（図示
を省略）をはんだ付けした。この際のはんだ付けは、所
定部に印刷したはんだペースト上に素子103,113C,113D
をセツトした後、330℃のベルト炉を通して実施した。
最終的に回路基板10は、金属層領域111と102間、トラン
ジスタチツプ103と金属層領域111との間、ダイオードチ
ツプ113Dと金属層領域111との間を金細線105の超音波ボ
ンデイングにより接続し、そして抵抗体113Aのレーザト
リミングを施して完成された。 以降、実施例１と同様に、回路基板10をアルミニウム
にニツケルめつきを施したパツケージ201にはんだ（Pd
−60wt％Sn）202を介して搭載した。このはんだ付けは
フラツクスとともに上記はんだのシートを介装して、24
0℃のベルト炉を通して実施した。次いで、パツケージ2
01内のシリコン樹脂を充填，硬化せしめた後、キヤツプ
203を取付けて高周波電圧増幅回路装置200を完成させ
た。第５図は上記装置200の入力電圧波形及び出力電圧
波形である。これより明らかなように、出力電圧は35V
と入力電圧の0.7Vに対して50倍の値が得られ、そして出
力電圧波形も立上り及び立下りとも0.2ns以下の時定数
を示している。即ち、上記装置200は250MHz帯の高周波
電圧制御用として、十分実用可能である。上記装置200
がこのような高速信号に追随できる理由の第一に、トラ
ンジスタチツプ103とその周辺回路間及び制御回路配線
の電気的連絡路を可及的に短縮したことが挙げられる。
特に後者においては、スルーホール100′に設けられた
金属層130がシリコン−ゲルマニウム層13を介して強固
かつ低抵抗に形成されていることによる。厚膜の印刷，
焼成による方法では金属層130を均一かつ厚く形成する
ことが困難である。しかし、本実施例ではめつきによる
導体形成を可能にしたため、均一かつ厚いスルーホール
導体130が得られ、この結果低抵抗化が実現されたもの
である。 なお、本実施例において、ボロンの添加量を調節して
各種のボロン濃度のシリコン−ゲルマニウム層11,12,13
を得た。これらに上述と同様の無電解めつきを試みた。
第６図は得られたシリコン−ゲルマニウム層のボロン濃
度，抵抗率とめつき性能の関係を示す。同図（ａ）及び
（ｂ）は、それぞれボロン濃度とスルーホール部金属層
130の厚さ及び配線間もれ電流の関係である。厚さは濃
度1017/cm2以上の領域で目標厚さの10±１μｍが得られ
るがこれより低濃度の領域では目標厚さが得られない。
これは、シリコン−ゲルマニウム層13が電気的絶縁状態
に近く、金属イオンが析出しにくいことになる。一方、
線間もれ電流は濃度1017/cm3以上では10-12A台と極めて
良い絶縁性を示しているのに対し、これより低濃度の領
域ではもれ電流を増している。これは、金属層の析出速
度が低く、所定の厚さを得のに長時間のめつき浴浸漬が
必要であり、この間に本来絶縁領域であるべき基板表面
にも金属層が析出すること及び基板表面が変質して導電
性を増すためである。一方、同図（ｃ）及び（ｄ）は、
それぞれ抵抗率と金属層の厚さ及び配線間もれ電流の関
係である（対向長5mm,間隔100μｍ）。金属層厚さは２
×10-1Ω・cm以下の領域で10±１μｍの目標厚さが得ら
れるが、これを越えると所定厚さが得られない。また、
抵抗率２×10-1Ω・cm以下では10-12Aと良好な線間絶縁
性を示すのに対し、これを越えるともれ電流は増す。こ
れらの理由は、同図（ａ）及び（ｂ）の場合と全く同じ
である。上述の傾向は、ボロン以外の不純物，アルミニ
ウム，ガリウム，インジウム，リチウム，リン，砒素，
アンチモンを添加した場合に全く同様に見られる。 実施例３ 実施例２と同様のプロセスを経て回路基板10及びこれ
を用いた高周波電圧増幅回路装置200を完成させた。こ
の際，シリコン−ゲルマニウム層11,12,13は、気相成長
温度を変えて厚さ１μｍとなるように作成した。第７図
は、シリコン−ゲルマニウム層形成温度と導体層101−
基板100間の接着強度（引張強度）の関係である。引張
強度は700〜1400℃の間では7.5kg/mm2以上（基板破壊）
と高い値を示すのに対し、これより低温の領域では低下
する。低下の原因は被着したシリコン−ゲルマニウム層
と基板との間の共有結合ペアが形成されにくくなるため
である。上記結果は、共有結合ペアの形成にシリコン又
はゲルマニウム原子の窒化アルミニウム格子への侵入又
は置換を促進させることが重要で、このためには700℃
以上の高温で処理することが必要なことを示している。
本実施例において、700℃以上で処理して得た回路基板1
0を適用した装置200は、−55〜150℃の温度サイクルを1
000回以上与えた場合でもチツプ103−パツケージ201間
の熱抵抗増大は見られない。 実施例４ 実施例２と同様のプロセスを経て回路基板10及びこれ
を用いた高周波電圧増幅回路装置200を完成させた。こ
の際、シリコン−ゲルマニウム層11,12,13は厚さ0.5μ
ｍとなるように作成した後、同層の選択エツチングを省
略して直ちに銀−パラジウムを全面に形成し、通常のフ
オトリソグラフイ法と稀硝酸によるエツチングを施して
金属層101,111をパターンニングした後1200℃、空気中
の熱処理を施した。このプロセスを経た後のシリコン−
ゲルマニウム層11の露出部には、酸化により二酸化シリ
コンが形成された。 こうして得た回路基板10を適用した装置200は第２実
施例と同等の性能を示したが、特に最小間隔（50μｍ）
の配線間リーク電流（at200V）は10-12A台を示した。こ
の結果は、配線間に二酸化シリコンが存在しても絶縁特
性は実用上問題ないことを示している。またＸ線回折の
結果、金属層101,111,130,121には銀，パラジウムの他
にシリコン，ゲルマニウムも固溶しているこのが確認さ
れた。この金属層はPb−60wt％Snはんだ中デイツプ（５
秒×10回、240℃）を施しても、はんだ食われによるぬ
れ不良は生じなかつた。これはシリン，ゲルマニウムが
はんだ材、特に錫の侵入ないし拡散に対する障壁の役割
を演じていることを意味する。この効果は、装置200の
稼働段階における熱ストレスの印加による、金属層101,
111,121の変質ないし劣化を防ぐのにも有効である。な
お、本実施例で得た回路基板10の金属層101,111,130,12
1とシリコン−ゲルマニウム層11,12,13の間には、酸化
物又はガラス質は認められず、シリコン−ゲルマニウム
の再結晶層が確認された。この再結晶層にはシリコン−
ゲルマニウム層と金属層との接着力を一層高めるのに有
効である。 実施例５ 実施例２と同様のプロセスを経て回路基板10及びこれ
を用いた高周波電圧増幅回路装置200を完成させた。こ
の際、焼結体基板100として炭化シリコンセラミツクス
及び酸化ベリリウムセラミツクスを用い、シリコン−ゲ
ルマニウム層の代りにシリコン層11,12,13を設け、そし
て銀−パラジウム層の代わりに銀または銀−金属または
銀−白金層101,111,130,121を設けた。ただし、シリコ
ン層11,12,13は実施例１と同様のプロセスを経てリンを
ドーピングし、銀−白金層101,111,130,121は実施例１
と同様の厚膜プロセスを経て設けた。これらの場合も実
施例２と同様の性能及び効果が得られた。 実施例６ 実施例１と同様のプロセスを経て回路基板10及びこれ
を用いたイグナイタモジユール装置200を完成させた。
この際、銀−パラジウム層101,111,121の印刷，焼成に
先だつて、シリコン層102,112,122を熱酸化（1150℃，
水蒸気＋酸化雰囲気）して厚さ約１μｍの酸化シリコン
層を形成した。その後、ガラス質フリツトを含有した銀
−パラジウムペーストを酸化シリコン層上に印刷した。
したがつて、銀−パラジウム層101,111,121とシリコン
層102,112,122の間にはガラス質が介在しているが、こ
のガラス質は両者間の接着力の向上及び熱ストレスに対
する接着力信頼性の向上に寄与する。 本実施例で得た回路基板10及びこれを用いたイグナイ
タモジユール装置200は、実施例１と同様の性能を示し
た。 本発明において、金属層は自己還元性を持つ金属を主
成分とすることがより好ましいが、この点を必須とする
ものではない。以下、これについて説明する。 実施例７ 実施例２と同様のプロセスを経て回路基板10及びこれ
を用いた高周波電圧増幅回路装置200を完成させた。こ
の際、銀−パラジウム層の代りに銅層101,111,130、そ
して121を設けた。その後の厚膜プロセスによる抵抗対1
13A及びオーバコートガラス113Bは、窒素雰囲気中焼成
により形成した。 本実施例における装置200は、第２実施例に比べて一
層優れた信号伝播特性、即ち出力電圧の立上り及び立下
り特性は1.7nsを示した。これは、金属層101,111,130、
そして121に抵抗率の小さい銅を用い、配線のインピー
ダンスを低減したことによる。また、この金属層ははん
だによる食われに対しても極めて良い耐力を示した。 銅に代わり得る材料は、ニツケル，アルミニウム，ア
ンチモン，錫，亜鉛，鉛，鉄，コバルト，チタニウム等
であり、これらの一種又は二種以上から構成されても良
い。更に、自己還元性金属、即ち銀，白金，金，パラジ
ウムの一種又は二種以上、あるいは自己還元性金属と上
記銅若しくは銅に代わり得る材料から構成されても良
い。 本発明において、回路基板10はパワー素子とその制御
回路用素子とが同一基板上に搭載されるものにおいて最
大の効果をもたらす。しかし、本発明の効果はこれに限
定されないものにおいても享受できる。以下、この点に
ついて説明する。 実施例８ 第８図は、複数のパワー素子を搭載する回路基板とそ
の製作手順を説明する要部断面図である。第９図は、そ
の回路基板を応用した電子装置、即ちモータ制御インバ
ータ用パワーモジユール装置を説明する要部断面図であ
る。 第８図（ａ）に示すように、回路基板（28×42mm）10
は第１実施例と同様のセラミツクス基板100の両面に銅
（厚さ200μｍ）領域101及び121が設けられたものであ
る。銅層101及び121は、厚さ４μｍのシリコン層102,12
2をそれぞれ介して基板100上に設けられている。銅層10
1はパターニングされている。 上記構成の回路基板10は、次の手順によつて製作し
た。第８図（ｂ）に示すように、実施例１と同様にし
て、窒化アルミニウム基板（厚さ0.63mm）100の一方の
面にシリコン層11そして他方の面にもシリコン層12を被
着した。次に、第８図（ｃ）に示すように、シリコン層
11は実施例１と同様にしてパターン化102,122された。
シリコン層102,122には、第８図（ｄ）に示すように、
銅層101,121が電解めつき法により形成された。なお、
図面には示さないが、引き続き厚さ３μｍのニツケル層
が電解めつきにより形成された。 上記構成の回路基板10は、第９図（ａ）に示すよう
に、IGBT素子（Insulated Gate Bipolar Transistor、1
0×10mm,3個）103A及びダイオード素子（10×10mm,1
個）103Bを銅層101上にはんだ（Pb−5wt％Sn）104（図
示を省略）により固着し、銅層121とニツケルめつき銅
板（厚さ3mm,93×80mm）201をはんだ（Pb−60wt％Sn）
付け201し（図示を省略）、素子103A,103Bにアルミニウ
ムワイヤ（線径500μｍ）105による配線および入出力端
子106を設け、そして樹脂パツケージ202を取付けるとと
もに樹脂203を充填して（いずれも図示省略）、第９図
（ｂ）に示す回路を有するパワーモジユール装置200を
完成した。 このパワーモジユール装置200は、最終的にインバー
タ装置に組み込まれた。このインバータ装置は、第２表
に示す性能を有している。この他、同インバータ装置
は、過負荷短絡下（700V）でも素子破壊することがな
く、安全動作領域の広いことが確認された。これは、素
子そのものの性能向上と相まつて、実装構成の改善によ
りジユール装置200に優れた瞬時放熱性を付与できたこ
とによる。 更に、同インバータ装置によれば、5kHz前後の高周波
スイツチングにてモータ回転数制御が可能となり、商用
電源周波数で駆動した場合とほぼ同等の騒音に低減でき
た。 実施例９ 実施例８と同様のプロセスを経て回路基板10及びこれ
を用いた光結合装置200を完成させた。この際回路基板
（1.5×1mm）10には第10図に示すように、銅層の代わり
に金層101,111、そして121を無電解めつき法（厚さ10μ
ｍ）により設けた。また、第11図に示すように、回路基
板10の金層101上に化合物半導体レーザダイオード素子
（出力100mW,0.7×0.7mm）103をはんだ（Au−Si）104に
より固着し（図示を省略）、素子103に金線（線径27μ
ｍ）105による配線を設け、銅支持板201上に回路基板10
をはんだ（Au−Si）付け201（図示を省略）した後、シ
リコン受光素子と化学的に結合させて（図示を省略）光
結合装置200を完成した。 発光素子において最も懸念される点は、装置200の稼
働過程における光出力低下、即ち寿命の低下である。こ
の寿命低下の程度は、発光素子の動作時の温度と極めて
密接に関連する。本実施例における装置200は、ダイオ
ード素子103から銅支持板201に至る全ての界面が緻密に
構成されているため、素子103の稼働時の温度を下げる
ことが可能となつた。この結果、例えば25℃稼働の場合
1.5倍（当社比）と大幅に寿命を延長できた。 本発明において、回路基板10はパワー素子とその制御
回路用素子とが同一基板上に搭載されてその効果は最大
限に発揮される。しかし、回路基板10およびそれを用い
た電子装置200は、パワー素子のみあるいは大きな発熱
を伴わない回路素子のみが搭載される場合であつても、
何等支障を受けるものではない。 〔発明の効果〕 以上に詳述したように、本発明によれば、厚膜製造プ
ロセスとの整合性に優れるパワー素子搭載用メタライズ
領域を有する回路基板が得られ、この結果性能及び信頼
性の高い電子装置が得られる。
第１図（ａ），（ｂ），（ｃ），（ｄ），（ｅ），
（ｆ），（ｇ）は本発明に係るパワー素子を搭載した回
路基板の断面図とその製作工程を示す図、第２図
（ａ），（ｂ）は本発明に係る回路基板を用いた電子装
置の断面図とその装置の一例を示す回路図、第３図
（ａ），（ｂ）は本発明に係る電子装置の出力電圧，入
力電流，閉路率と配電器回転数との関係を示す線図、第
４図（ａ），（ｂ），（ｃ），（ｄ），（ｅ）は本発明
に係るパワー素子を搭載した回路基板の断面図とその製
作工程を示す図、第５図は入力，出力電圧波形を示す線
図、第６図（ａ），（ｂ）はボロン濃度と金属層厚さ，
線間もれ電流との関係を示す線図、第６図（ｃ），
（ｄ）は電気抵抗率と金属層厚さ，線間もれ電流との関
係を示す線図、第７図は接着強度とシリコン−ゲルマニ
ウム層形成温度との関係を示す線図、第８図（ａ），
（ｂ），（ｃ），（ｄ）は複数のパワー素子を搭載する
回路基板の斜視図とその製造工程を示す図、第９図
（ａ），（ｂ）は本発明に係る回路基板にIGBT素子及び
ダイオード素子を搭載した電子装置の斜視図及びその一
例を示す回路図、第10図は本発明に係る回路基板の斜視
図、第11図は本発明に係る回路基板にレーザダイオード
を搭載した電子装置の斜視図である。 10……本発明に係る回路基板、11,12,102,112,122……
シリコン層、100……窒化アルミニウム焼結体基板、10
1,111……金属層、103……トランジスタチツプ、113A…
…抵抗体、113B……ガラスコート、113C……チツプコン
デンサ、113D……モールドトランジスタ、201……パツ
ケージ。
（ｆ），（ｇ）は本発明に係るパワー素子を搭載した回
路基板の断面図とその製作工程を示す図、第２図
（ａ），（ｂ）は本発明に係る回路基板を用いた電子装
置の断面図とその装置の一例を示す回路図、第３図
（ａ），（ｂ）は本発明に係る電子装置の出力電圧，入
力電流，閉路率と配電器回転数との関係を示す線図、第
４図（ａ），（ｂ），（ｃ），（ｄ），（ｅ）は本発明
に係るパワー素子を搭載した回路基板の断面図とその製
作工程を示す図、第５図は入力，出力電圧波形を示す線
図、第６図（ａ），（ｂ）はボロン濃度と金属層厚さ，
線間もれ電流との関係を示す線図、第６図（ｃ），
（ｄ）は電気抵抗率と金属層厚さ，線間もれ電流との関
係を示す線図、第７図は接着強度とシリコン−ゲルマニ
ウム層形成温度との関係を示す線図、第８図（ａ），
（ｂ），（ｃ），（ｄ）は複数のパワー素子を搭載する
回路基板の斜視図とその製造工程を示す図、第９図
（ａ），（ｂ）は本発明に係る回路基板にIGBT素子及び
ダイオード素子を搭載した電子装置の斜視図及びその一
例を示す回路図、第10図は本発明に係る回路基板の斜視
図、第11図は本発明に係る回路基板にレーザダイオード
を搭載した電子装置の斜視図である。 10……本発明に係る回路基板、11,12,102,112,122……
シリコン層、100……窒化アルミニウム焼結体基板、10
1,111……金属層、103……トランジスタチツプ、113A…
…抵抗体、113B……ガラスコート、113C……チツプコン
デンサ、113D……モールドトランジスタ、201……パツ
ケージ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山田 一二 茨城県日立市久慈町4026番地 株式会社 日立製作所日立研究所内 (72)発明者 遠藤 恒雄 長野県小諸市大字柏木190番地 株式会 社日立製作所小諸工場内 (72)発明者 金井 紀洋士 茨城県勝田市大字高場2520番地 株式会 社日立製作所佐和工場内 (72)発明者 平賀 良 東京都千代田区神田駿河台４丁目６番地 株式会社日立製作所内
Claims (3)
- 【請求項１】セラミックス電気絶縁基板の所定部に、不
純物濃度1017cm-3以上又は室温の電気抵抗率２×10-1Ω
・cm以下の半導体物質からなる半導体物質層を有するこ
とを特徴とする回路基板。 - 【請求項２】特許請求の範囲第１項において、該回路基
板の所定部に前記半導体物質層を介して半導体素子が設
けられていることを特徴とする電子装置。 - 【請求項３】セラミックス電気絶縁基板を４族元素と３
族元素もしくは５族元素とを含む気相物質及びキャリヤ
ガスとともに700℃ないし1400℃に加熱し、該セラミッ
クス電気絶縁基板に該３族元素もしくは５族元素を含有
する４族元素からなる半導体物質を不純物濃度1017cm-3
以上又は抵抗率２×10-1Ω・cm以下になるように被着し
て半導体物質層を形成し、該半導体物質層を選択的に除
去した後、該半導体物質層の非除去部分の所定部に金属
層を設けることを特徴とする回路基板の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63208393A JP2650976B2 (ja) | 1988-08-24 | 1988-08-24 | 回路基板とそれを用いた電子装置及び製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63208393A JP2650976B2 (ja) | 1988-08-24 | 1988-08-24 | 回路基板とそれを用いた電子装置及び製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0258364A JPH0258364A (ja) | 1990-02-27 |
| JP2650976B2 true JP2650976B2 (ja) | 1997-09-10 |
Family
ID=16555516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63208393A Expired - Lifetime JP2650976B2 (ja) | 1988-08-24 | 1988-08-24 | 回路基板とそれを用いた電子装置及び製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2650976B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH058971U (ja) * | 1991-07-16 | 1993-02-05 | 京セラ株式会社 | 多数個取りセラミツク基板 |
| JP5313781B2 (ja) * | 2009-06-23 | 2013-10-09 | 日本特殊陶業株式会社 | ヒータ駆動装置 |
-
1988
- 1988-08-24 JP JP63208393A patent/JP2650976B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0258364A (ja) | 1990-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6613605B2 (en) | Interconnection method entailing protuberances formed by melting metal over contact areas | |
| US6197435B1 (en) | Substrate | |
| JPH11195854A (ja) | 基板とその製造法、基板に好適な金属接合体 | |
| JP3449458B2 (ja) | 回路基板 | |
| JP2650976B2 (ja) | 回路基板とそれを用いた電子装置及び製法 | |
| JP2002111188A (ja) | 配線基板 | |
| JP2002057444A (ja) | 配線基板 | |
| JPH09315876A (ja) | 金属−セラミックス複合基板及びその製造法 | |
| JP4683768B2 (ja) | 配線基板 | |
| JP2001024296A (ja) | セラミック回路基板 | |
| JP4721533B2 (ja) | セラミック回路基板 | |
| JPH04290488A (ja) | 非酸化物系セラミックス回路基板の製法および該基板を用いた電子装置の製法 | |
| JP3808376B2 (ja) | 配線基板 | |
| JP3808357B2 (ja) | 配線基板 | |
| JP4454183B2 (ja) | 配線基板の製造方法 | |
| JP2003234552A (ja) | 配線基板 | |
| JPH02226749A (ja) | 高出力回路部品用ヒートシンク | |
| JP4721534B2 (ja) | セラミック回路基板 | |
| JP2004259770A (ja) | 熱電交換モジュール用セラミック基板 | |
| JPH04129103A (ja) | 銅系導体ペースト組成物及び電子回路基板 | |
| JP2003007923A (ja) | 配線基板 | |
| JPH04177752A (ja) | 非酸化物系セラミックス又はそれを主体とする回路基板とその製法及び上記回路基板を用いた電子装置 | |
| JP2003115655A (ja) | 配線基板 | |
| JP2000340913A (ja) | セラミック回路基板 | |
| JP2001127390A (ja) | 配線基板 |