JP2647688B2 - ゲイントラッキングが改善された、アナログ信号をｐｃｍ変換するための回路 - Google Patents
ゲイントラッキングが改善された、アナログ信号をｐｃｍ変換するための回路Info
- Publication number
- JP2647688B2 JP2647688B2 JP63109970A JP10997088A JP2647688B2 JP 2647688 B2 JP2647688 B2 JP 2647688B2 JP 63109970 A JP63109970 A JP 63109970A JP 10997088 A JP10997088 A JP 10997088A JP 2647688 B2 JP2647688 B2 JP 2647688B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- filter
- pcm
- analog signal
- circuit means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
- H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【発明の詳細な説明】 ［発明の利用分野］ 本発明はゲイントラッキングが改善された音声信号の
ようなアナログ信号をPCM変換するための回路に係る。
ようなアナログ信号をPCM変換するための回路に係る。
［従来の技術］ 近年PCM（パルスコード変調）符号処理は非常に普及
して電話システムの中でもっとも用いられている変調方
法となっている。あらゆる可能な電話接続に基準を定め
る（ヨーロッパにおけるCCITTのような）各種の国際的
推薦の中で（通常“コンボチップ”として知らてれいる
集積回路によって構成されている）PCMコンバータに関
するものにより特に正弦波と想定される入力信号のレベ
レが変化する際のゲインの誤差（即ちゲイントラッキン
グ）を制限するためのマスクが公知である。
して電話システムの中でもっとも用いられている変調方
法となっている。あらゆる可能な電話接続に基準を定め
る（ヨーロッパにおけるCCITTのような）各種の国際的
推薦の中で（通常“コンボチップ”として知らてれいる
集積回路によって構成されている）PCMコンバータに関
するものにより特に正弦波と想定される入力信号のレベ
レが変化する際のゲインの誤差（即ちゲイントラッキン
グ）を制限するためのマスクが公知である。
［発明が解決しようとする課題］ アナログ−デジタル変換はアナログ信号に強制的にた
だプリセットされた離散的値しか取らせない量子化装置
及び量子化された信号をサンプリングし連続したサンプ
ルをエンコーダに供給するサンプラにより行なわれる。
アナログ−デジタル変換により周知の如くエンコードさ
れる信号の中に量子化誤差が導入されるので理想的な
“コンボチップ”に対してさえもエンコードされた信号
の中にゲインの誤差に等価な対応誤差が生ずる。
だプリセットされた離散的値しか取らせない量子化装置
及び量子化された信号をサンプリングし連続したサンプ
ルをエンコーダに供給するサンプラにより行なわれる。
アナログ−デジタル変換により周知の如くエンコードさ
れる信号の中に量子化誤差が導入されるので理想的な
“コンボチップ”に対してさえもエンコードされた信号
の中にゲインの誤差に等価な対応誤差が生ずる。
［発明の目的］ 本発明の目的は既知の回路より良好で理想的であると
みなされるものよりも実際に良好なゲイントラッキング
を有するPCM変換回路（“コンボチップ”）を提供する
にある。
みなされるものよりも実際に良好なゲイントラッキング
を有するPCM変換回路（“コンボチップ”）を提供する
にある。
［課題を解決するための手段］ 上記目的は下記のアナログ信号PCM変換回路で達成さ
せられるがその他の目的及び効果についても明らかとな
ろう。即ち、アナログ信号が入力される入力端子（IN）
を有する多段フィルタ10、該多段フィルタ10により駆動
され受け入れたアナログ信号に基づく量子化信号を発生
する量子化装置12、該量子化装置12により駆動され上記
アナログ信号カットオフ周波数の実質上２倍の周波数で
上記量子化信号をサンプリングするサンプラ14、該サン
プラ14により駆動されるPCMエンコーダ16とより成るア
ナログ信号をPCM変換する回路において、上記量子化装
置12が、上記アナログ信号と量子化信号との間の差を表
す差信号を検知する回路手段を具備し、フィードバック
回路手段18が該回路手段と上記フィルタ10のある段との
間に結合され上記差信号をフィードバックし、該回路手
段の出力20から上記フィルタ10の出力端子OUTへ至る全
伝達関数をローパス濾波に一致させた。
せられるがその他の目的及び効果についても明らかとな
ろう。即ち、アナログ信号が入力される入力端子（IN）
を有する多段フィルタ10、該多段フィルタ10により駆動
され受け入れたアナログ信号に基づく量子化信号を発生
する量子化装置12、該量子化装置12により駆動され上記
アナログ信号カットオフ周波数の実質上２倍の周波数で
上記量子化信号をサンプリングするサンプラ14、該サン
プラ14により駆動されるPCMエンコーダ16とより成るア
ナログ信号をPCM変換する回路において、上記量子化装
置12が、上記アナログ信号と量子化信号との間の差を表
す差信号を検知する回路手段を具備し、フィードバック
回路手段18が該回路手段と上記フィルタ10のある段との
間に結合され上記差信号をフィードバックし、該回路手
段の出力20から上記フィルタ10の出力端子OUTへ至る全
伝達関数をローパス濾波に一致させた。
［実施例］ 以下、本発明を添付の図面に示された特に好まれる実
施態様に基づき詳細に説明する。
施態様に基づき詳細に説明する。
第１図は従来の技術によるゲインの誤差及び理想的な
ゲイントラッキングを限定するマスクを示す図である。
ゲイントラッキングを限定するマスクを示す図である。
dBで示された入力信号レベルの函数として同じくdBで
示されたゲインの変化を示す第１図において２つの細線
でマスクが示されておりCCITTの推薦によればこの２つ
の細線の間にゲインの変化曲線が含まれなければならな
い。このマスクは−10dBm0のゲインに合せてある。即ち
正弦波入力信号が絶対標準の−10dBm0に等しい場合にゲ
インが測定されていると想定されている。
示されたゲインの変化を示す第１図において２つの細線
でマスクが示されておりCCITTの推薦によればこの２つ
の細線の間にゲインの変化曲線が含まれなければならな
い。このマスクは−10dBm0のゲインに合せてある。即ち
正弦波入力信号が絶対標準の−10dBm0に等しい場合にゲ
インが測定されていると想定されている。
第２図は従来の技術によるPCM変換回路を示す。この
回路は代表的には音声信号であるアナログ入力信号Vin
を受けるハイパスフイルタ10を具備する。この信号Vin
は当業者の一般の基準に基づきカットオフ周波数をサン
プリング周波数fsの1/2以下としてローパスフイルタ
（図示せず）で予め濾波されているものとする。ハイパ
スフィルタ10の出力信号VoutはPCMコンバータ11に入り
同コンバータは離散値列の値を強制的に取る出力信号VQ
を段階的に形成するこの分野の専門家には知られている
量子化装置12、量子化装置の出力信号VQをを受け同信号
を多くの場合、8kHzの所望の周波数fsでサンプルして量
子化されサンプルされたVQSを発生するサンプラ14及びP
CMパルスで信号VQSをエンコードするエンコーダ16を含
む。
回路は代表的には音声信号であるアナログ入力信号Vin
を受けるハイパスフイルタ10を具備する。この信号Vin
は当業者の一般の基準に基づきカットオフ周波数をサン
プリング周波数fsの1/2以下としてローパスフイルタ
（図示せず）で予め濾波されているものとする。ハイパ
スフィルタ10の出力信号VoutはPCMコンバータ11に入り
同コンバータは離散値列の値を強制的に取る出力信号VQ
を段階的に形成するこの分野の専門家には知られている
量子化装置12、量子化装置の出力信号VQをを受け同信号
を多くの場合、8kHzの所望の周波数fsでサンプルして量
子化されサンプルされたVQSを発生するサンプラ14及びP
CMパルスで信号VQSをエンコードするエンコーダ16を含
む。
PCMエンコーダは典型的には漸近標準と信号のサンプ
ルを逐次に比較して作動し一致に変換の終りで回路の加
算ノード（adder node）にサンプルと標準との間の残留
差（残差）を出す。この形式のPCMエンコーダの一例が
「NMOS技術を用いたセグメント化されたμ−255規則のP
CM音声エンコーダ」（“A Segmented μ−255 Law PCM
Voice Encoder Utilizing NMOS Technology",Yannis P
Tsividis et al.,IEEE J.Solid−Sta−te Circuits,Vo
l.SC−11,pp.740−747,Dec.1976）に記載されている。
ルを逐次に比較して作動し一致に変換の終りで回路の加
算ノード（adder node）にサンプルと標準との間の残留
差（残差）を出す。この形式のPCMエンコーダの一例が
「NMOS技術を用いたセグメント化されたμ−255規則のP
CM音声エンコーダ」（“A Segmented μ−255 Law PCM
Voice Encoder Utilizing NMOS Technology",Yannis P
Tsividis et al.,IEEE J.Solid−Sta−te Circuits,Vo
l.SC−11,pp.740−747,Dec.1976）に記載されている。
第３図に示されているように本発明に係るPCM変換回
路は第２図の段階10、12、14、16の他に残差フィードバ
ック回路18を含み、同回路はPCMコンバータの加算ノー
ド20からくる上記の残差を受け、同残差を適当な濾波処
理のような更に他の処理を受けハイパスフィルタ10の段
階に投入して、残差フィードバック回路18の入力からハ
イパスフィルタ10の出力に至る伝達関数の全体がローパ
ス濾波処理と等価となる。
路は第２図の段階10、12、14、16の他に残差フィードバ
ック回路18を含み、同回路はPCMコンバータの加算ノー
ド20からくる上記の残差を受け、同残差を適当な濾波処
理のような更に他の処理を受けハイパスフィルタ10の段
階に投入して、残差フィードバック回路18の入力からハ
イパスフィルタ10の出力に至る伝達関数の全体がローパ
ス濾波処理と等価となる。
第３図に示された回路装置により、第１図の主旨と等
しい、第４図に示したゲイントラッキングが得られる。
明らかにこのゲイントラッキングは、第１図に理想的な
ものとして示されているものよりも改善されている。
しい、第４図に示したゲイントラッキングが得られる。
明らかにこのゲイントラッキングは、第１図に理想的な
ものとして示されているものよりも改善されている。
本願発明者は、この結果に対する論理的な理由を充分
に把握していないが、残差のフィードバックは量子化の
誤差を更に一様に分散させる効果を有し、離散的量子化
レベルから他のレベルに信号が移行する際に生じる誤差
のピークを排除するように思われる。
に把握していないが、残差のフィードバックは量子化の
誤差を更に一様に分散させる効果を有し、離散的量子化
レベルから他のレベルに信号が移行する際に生じる誤差
のピークを排除するように思われる。
第５図には本発明の更に特定な実施例が示されてい
る。第３図のハイパスフィルタ10は入力端子IN及び出力
端子OUTを有し、３つの演算増幅器30、32、34が設けら
れており、同増幅器は既知の方法で結合積分コンデンサ
36及びスイッチトキャパシタ38と相互結合されている。
残差フィードバック18は単なるスイッチトキャパシタ40
として設けられており、同コンデンサは交互にPCMコン
バータ11の加算ノード20から充電され、フィルタ10の第
３の演算増幅器34に放電する。加算ノード20からフィル
タOUT端子への伝達関数はローパス濾波処理に相当する
ものとみなすことができる。
る。第３図のハイパスフィルタ10は入力端子IN及び出力
端子OUTを有し、３つの演算増幅器30、32、34が設けら
れており、同増幅器は既知の方法で結合積分コンデンサ
36及びスイッチトキャパシタ38と相互結合されている。
残差フィードバック18は単なるスイッチトキャパシタ40
として設けられており、同コンデンサは交互にPCMコン
バータ11の加算ノード20から充電され、フィルタ10の第
３の演算増幅器34に放電する。加算ノード20からフィル
タOUT端子への伝達関数はローパス濾波処理に相当する
ものとみなすことができる。
残差フィードバック回路18は単なるスイッチトキャパ
シタが設けられる代りに、信号に異なる濾波処理を行な
うような複合回路であってもよく、残差のフィードバッ
クはフィルタの他の段例えばその入力端子INに戻されて
もよい。
シタが設けられる代りに、信号に異なる濾波処理を行な
うような複合回路であってもよく、残差のフィードバッ
クはフィルタの他の段例えばその入力端子INに戻されて
もよい。
以上本発明の特に好まれる実施態様につき記載した
が、この分野における専門家にとって、本発明の要旨を
逸脱することなく改善ならびに変更が容易に可能である
ことは当然である。
が、この分野における専門家にとって、本発明の要旨を
逸脱することなく改善ならびに変更が容易に可能である
ことは当然である。
【図面の簡単な説明】 第１図は従来の技術によるゲインの誤差及び理想的なゲ
イントラッキングを限定するマスクを示す図である。 第２図は従来の技術によるPCM変換回路のブロックであ
る。 第３図は本発明によるPCM変換回路の特に好まれる実施
態様のブロック図である。 第４図は第３図の回路により得られたゲイントラッキン
グを示す図である。 第５図は第３図の変換回路の実用上の実施例である。 10……ハイパスフィルタ、11……PCMコンバータ 12……量子化装置、14……サンプラ 16……エンコーダ 18……残差フィードバック回路 20……加算ノード 30、32、34……演算増幅器 36……結合積分コンデンサ 38、40……スイッチトキャパシタ
イントラッキングを限定するマスクを示す図である。 第２図は従来の技術によるPCM変換回路のブロックであ
る。 第３図は本発明によるPCM変換回路の特に好まれる実施
態様のブロック図である。 第４図は第３図の回路により得られたゲイントラッキン
グを示す図である。 第５図は第３図の変換回路の実用上の実施例である。 10……ハイパスフィルタ、11……PCMコンバータ 12……量子化装置、14……サンプラ 16……エンコーダ 18……残差フィードバック回路 20……加算ノード 30、32、34……演算増幅器 36……結合積分コンデンサ 38、40……スイッチトキャパシタ
フロントページの続き (72)発明者 カルロ クリッパ イタリア国 22055 メラテ ヴィア フォンタン ５ (72)発明者 ピエランジェロ コンファロニーリ イタリア国 24040 カノニカ ダッダ ヴィア ベルガモ ６ (56)参考文献 特開 昭62−30422（ＪＰ，Ａ) 特開 昭61−65626（ＪＰ，Ａ) 特開 昭62−239618（ＪＰ，Ａ) 特開 昭47−23155（ＪＰ，Ａ)
Claims (5)
- 【請求項１】アナログ信号が入力される入力端子（IN）
を有する多段フィルタ（10）、該多段フィルタ（10）に
より駆動され受け入れたアナログ信号に基づく量子化信
号を発生する量子化装置（12）、該量子化装置（12）に
より駆動され上記アナログ信号カットオフ周波数の実質
上２倍の周波数で上記量子化信号をサンプリングするサ
ンプラ（14）、該サンプラ（14）により駆動されるPCM
エンコーダ（16）とより成るアナログ信号をPCM変換す
る回路において、上記量子化装置（12）が、上記アナロ
グ信号と量子化信号との間の差を表す差信号を検知する
回路手段を具備し、フィードバック回路手段（18）が該
回路手段と上記フィルタ（10）のある段との間に結合さ
れ上記差信号をフィードバックし、該回路手段の出力
（20）から上記フィルタ（10）の出力端子（OUT）へ至
る全伝達関数をローパス濾波に対応させたことを特徴と
するPCM変換回路。 - 【請求項２】上記フィルタ（10）がハイパスフィルタで
あることを特徴とする請求項１記載のPCM変換回路。 - 【請求項３】上記フィルタ（10）が多段（30、32、34）
で構成され、上記フィードバック回路手段（18）が終段
（34）に結合されていることを特徴とする請求項１又は
２記載のPCM変換回路。 - 【請求項４】上記フィルタ（10）が多段（30、32、34）
で構成され、上記フィードバック回路手段（18）が入力
段（30）に結合されていることを特徴とする請求項１又
は２記載のPCM変換回路。 - 【請求項５】上記フィードバック回路手段（18）がスイ
ッチトキャパシタ（40）を含むことを特徴とする前記請
求項１乃至４のいずれかに記載のPCM変換回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT20421A/87 | 1987-05-07 | ||
| IT8720421A IT1215464B (it) | 1987-05-07 | 1987-05-07 | Circuito per la conversione pcm di un segnale analogico, con miglioramento del gain-tracking. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63314916A JPS63314916A (ja) | 1988-12-22 |
| JP2647688B2 true JP2647688B2 (ja) | 1997-08-27 |
Family
ID=11166682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63109970A Expired - Fee Related JP2647688B2 (ja) | 1987-05-07 | 1988-05-06 | ゲイントラッキングが改善された、アナログ信号をｐｃｍ変換するための回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5287106A (ja) |
| EP (1) | EP0298216B1 (ja) |
| JP (1) | JP2647688B2 (ja) |
| DE (1) | DE3885948T2 (ja) |
| IT (1) | IT1215464B (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5495529A (en) * | 1992-11-26 | 1996-02-27 | Nec Corporation | Digital sound level control apparatus |
| KR100520161B1 (ko) * | 1998-12-30 | 2005-11-24 | 삼성전자주식회사 | 국설교환기와isdn키폰시스템과의코딩변환회로 |
| US6229464B1 (en) * | 1999-08-24 | 2001-05-08 | Thomson Licensing S.A. | Pulse code modulated to DC centered VSB converter |
| DE10238028B4 (de) | 2002-08-20 | 2005-11-24 | Infineon Technologies Ag | Verfahren und Vorrichtung zur Analog-Digital-Wandlung |
| JP2006303671A (ja) * | 2005-04-18 | 2006-11-02 | Digian Technology Inc | 積分器およびそれを使用する巡回型ａｄ変換装置 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5633013B2 (ja) * | 1973-09-14 | 1981-07-31 | ||
| US4035724A (en) * | 1974-05-08 | 1977-07-12 | Universite De Sherbrooke | Digital converter from continuous variable slope delta modulation to pulse code modulation |
| US3937897A (en) * | 1974-07-25 | 1976-02-10 | North Electric Company | Signal coding for telephone communication system |
| US4044306A (en) * | 1974-07-26 | 1977-08-23 | Universite De Snerbrooke | Digital converter from pulse code modulation to continuous variable slope delta modulation |
| US4109110A (en) * | 1975-02-20 | 1978-08-22 | International Standard Electric Corporation | Digital-to-analog converter |
| CA1085044A (en) * | 1975-04-03 | 1980-09-02 | Yukihiko Iijima | Composite feedback predictive code communication system for a color tv signal including a carrier chrominance signal |
| US4017849A (en) * | 1975-08-28 | 1977-04-12 | Bell Telephone Laboratories, Incorporated | Apparatus for analog to digital conversion |
| US4150367A (en) * | 1977-07-07 | 1979-04-17 | International Telephone And Telegraph Corporation | Encoder/decoder system employing pulse code modulation |
| US4288873A (en) * | 1979-11-23 | 1981-09-08 | International Standard Electric Corporation | Analogue to digital converters |
| US4509037A (en) * | 1981-06-12 | 1985-04-02 | Gould Inc. | Enhanced delta modulation encoder |
| JPS6039924A (ja) * | 1983-08-15 | 1985-03-02 | Nippon Telegr & Teleph Corp <Ntt> | アナログ・ディジタル変換器 |
| US4594575A (en) * | 1984-07-30 | 1986-06-10 | Ncr Corporation | Digital processor for speech signals |
| GB2174566B (en) * | 1985-01-16 | 1989-09-20 | Plessey Co Plc | Apparatus and method for analogue to digital conversion |
| US4860012A (en) * | 1986-02-14 | 1989-08-22 | Microchip Technology Incorporated | Integrated analog-to-digital converter |
| US4875045A (en) * | 1988-03-09 | 1989-10-17 | Northern Telecom Limited | Variable gain encoder apparatus and method |
-
1987
- 1987-05-07 IT IT8720421A patent/IT1215464B/it active
-
1988
- 1988-04-28 US US07/187,507 patent/US5287106A/en not_active Expired - Lifetime
- 1988-05-04 DE DE3885948T patent/DE3885948T2/de not_active Expired - Fee Related
- 1988-05-04 EP EP88107153A patent/EP0298216B1/en not_active Expired - Lifetime
- 1988-05-06 JP JP63109970A patent/JP2647688B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| IT8720421A0 (it) | 1987-05-07 |
| EP0298216A3 (en) | 1990-09-05 |
| JPS63314916A (ja) | 1988-12-22 |
| DE3885948T2 (de) | 1994-06-16 |
| DE3885948D1 (de) | 1994-01-13 |
| EP0298216B1 (en) | 1993-12-01 |
| EP0298216A2 (en) | 1989-01-11 |
| US5287106A (en) | 1994-02-15 |
| IT1215464B (it) | 1990-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4704600A (en) | Oversampling converter | |
| KR100625502B1 (ko) | 시그마-델타 변조기 및 신호를 디지털화하는 방법 | |
| US5870048A (en) | Oversampling sigma-delta modulator | |
| US5061928A (en) | System and method of scaling error signals of caseload second order modulators | |
| CA1178679A (en) | System for the quantization of signals | |
| KR0185999B1 (ko) | 다수의 시그마-델타 변조기로 구성된 a/d 신호 변환기 | |
| US6922161B2 (en) | Delta-Sigma modulator for reducing quantization noise and oversampling ratio (OSR) | |
| US5896101A (en) | Wide dynamic range delta sigma A/D converter | |
| EP0199745A1 (en) | ANALOG-DIGITAL CONVERTER. | |
| US6326911B1 (en) | Method and apparatus for dithering idle channel tones in delta-sigma analog-to-digital converters | |
| US5030952A (en) | Sigma-delta type analog to digital converter with trimmed output and feedback | |
| US4990914A (en) | Method and apparatus for interpolative A/D conversion | |
| NL7811731A (nl) | (b+a)-bits-a/d-omzetter met b-bits-hulp-a/d-omzetter. | |
| KR100497702B1 (ko) | 디지털데이터변환장치 | |
| US4859883A (en) | Digital circuit arrangement for quantization-noise reduction | |
| JP3113277B2 (ja) | シグマ−デルタ変調器をカスケード結合するための方法，及びシグマ−デルタ変調システム | |
| JP2647688B2 (ja) | ゲイントラッキングが改善された、アナログ信号をｐｃｍ変換するための回路 | |
| US6034629A (en) | Analog-to-digital conversion apparatus | |
| JPH07162312A (ja) | ノイズシェイパ | |
| EP1678832B1 (en) | Delta sigma modulator with integral decimation | |
| US5990818A (en) | Method and apparatus for processing sigma-delta modulated signals | |
| JPH0761021B2 (ja) | デルタ・シグマ形ａ／ｄ変換器 | |
| EP0366229A2 (en) | Noise-reducing analog-to-digital converters | |
| EP0209562B1 (en) | Apparatus for analogue to digital conversion | |
| JP3040546B2 (ja) | ノイズシェーピングａ−ｄ変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |