JP2644347B2 - ディジタル同期並入装置 - Google Patents
ディジタル同期並入装置Info
- Publication number
- JP2644347B2 JP2644347B2 JP27596589A JP27596589A JP2644347B2 JP 2644347 B2 JP2644347 B2 JP 2644347B2 JP 27596589 A JP27596589 A JP 27596589A JP 27596589 A JP27596589 A JP 27596589A JP 2644347 B2 JP2644347 B2 JP 2644347B2
- Authority
- JP
- Japan
- Prior art keywords
- phase difference
- difference
- outputs
- synchronous
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は連系されていない２つの電力系統を連系する
場合に使用されるディジタル同期並入装置に関する。
場合に使用されるディジタル同期並入装置に関する。
（従来の技術） 第３図は同期並入装置の一例のブロック図、第４図は
同期並入装置の系統適用図例である。第４図において母
線側電圧VBと送電線側電圧VLが同期した時、同期並入装
置はしゃ断器CBへの投入指令を出力し、母線側系統と送
電線側系統を並入する。第３図において同期並入装置
は、母線側電圧VB，送電線側電圧VLがそれぞれ定格電圧
の80％以上.120％以下の範囲にある時、送電線電圧検出
要素1,母線電圧検出要素２は出力する。ここで、系統並
入装置への起動指令が行なわれるとANDロジック10は出
力する。まず、第５図のようなループ系統の場合の投入
について説明する。この場合、母線側電圧VBと送電線側
電圧VLとの同期は常時とれており、各要素，各ロジック
の動きは以下の如くなる。母線側周波数fBと送電線側周
波数fLは等しいので周波数差検出要素３は出力する。母
線側周波数fBに異常がない限り、周波数下限以上確認要
素４は出力する。母線側電圧VBと送電線側電圧VLの差に
異常がない限り、電圧差確認回路５は出力する。母線側
電圧アングルθBと送電線側電圧アングルθLの位相差θ
が一定値以下なら位相差確認要素６は出力する。前記位
相差θの時間的変化が一定値以下ならループ判定要素９
は出力し、フリップフロップ15は出力保持する。以上に
より、ANDロジック11が出力し、ANDロジック13が出力
し、ループ系統投入用ANDロジック16が出力し、投入指
令用ORロジック18が出力し、同期並入装置は投入指令を
出力する。
同期並入装置の系統適用図例である。第４図において母
線側電圧VBと送電線側電圧VLが同期した時、同期並入装
置はしゃ断器CBへの投入指令を出力し、母線側系統と送
電線側系統を並入する。第３図において同期並入装置
は、母線側電圧VB，送電線側電圧VLがそれぞれ定格電圧
の80％以上.120％以下の範囲にある時、送電線電圧検出
要素1,母線電圧検出要素２は出力する。ここで、系統並
入装置への起動指令が行なわれるとANDロジック10は出
力する。まず、第５図のようなループ系統の場合の投入
について説明する。この場合、母線側電圧VBと送電線側
電圧VLとの同期は常時とれており、各要素，各ロジック
の動きは以下の如くなる。母線側周波数fBと送電線側周
波数fLは等しいので周波数差検出要素３は出力する。母
線側周波数fBに異常がない限り、周波数下限以上確認要
素４は出力する。母線側電圧VBと送電線側電圧VLの差に
異常がない限り、電圧差確認回路５は出力する。母線側
電圧アングルθBと送電線側電圧アングルθLの位相差θ
が一定値以下なら位相差確認要素６は出力する。前記位
相差θの時間的変化が一定値以下ならループ判定要素９
は出力し、フリップフロップ15は出力保持する。以上に
より、ANDロジック11が出力し、ANDロジック13が出力
し、ループ系統投入用ANDロジック16が出力し、投入指
令用ORロジック18が出力し、同期並入装置は投入指令を
出力する。
次に、第６図のような異系統の場合の投入について説
明する。異系統の場合、母線側周波数fBと送電線側周波
数fLは相異し、スリップ周波数fSを持っているのが一般
的である。そのため、ループ判定要素９は出力せず、フ
リップフロップ15も出力しない。前述のループ系統での
各要素の動きは同様に理解できるので説明は省略する。
このような状態でスリップ周波数fSに基づくサイクルで
同期を繰り返し、同期点に向って行く過程では位相差θ
は減少方向となるために位相差減少方向確認要素８が出
力し、しゃ断器の投入時間（前進時間）を考慮した出力
を行なう位相差零予測出力７が位相差零の点から前進時
間分だけ前に出力を行ない、ANDロジック12が出力す
る。従ってANDロジック14が出力し、異系統投入用イン
ヒビットロジック17が出力し、投入指令用ORロジック18
が出力し、同期並入装置は投入指令を出力する。
明する。異系統の場合、母線側周波数fBと送電線側周波
数fLは相異し、スリップ周波数fSを持っているのが一般
的である。そのため、ループ判定要素９は出力せず、フ
リップフロップ15も出力しない。前述のループ系統での
各要素の動きは同様に理解できるので説明は省略する。
このような状態でスリップ周波数fSに基づくサイクルで
同期を繰り返し、同期点に向って行く過程では位相差θ
は減少方向となるために位相差減少方向確認要素８が出
力し、しゃ断器の投入時間（前進時間）を考慮した出力
を行なう位相差零予測出力７が位相差零の点から前進時
間分だけ前に出力を行ない、ANDロジック12が出力す
る。従ってANDロジック14が出力し、異系統投入用イン
ヒビットロジック17が出力し、投入指令用ORロジック18
が出力し、同期並入装置は投入指令を出力する。
以上が従来の同期並入装置の一例の構成及び動作の説
明である。
明である。
（発明が解決しようとする課題） 第３図においてループ判定要素９の構成は例えば、0.
5度/S程度の値となるので位相差θの分解能の限界か
ら、例えば位相差θの測定間隔を５秒間として位相差θ
が2.5度未満の変化であったかを判定する手法が用いら
れる。ところがこの手法を用いると位相差θの分解能の
問題は解決されるが、第７図に示すようにスリップ周期
の整数倍が５秒となる場合には、0.5度/S以上の変化が
あるにも拘らず、変化ない、すなわち、0.5度/S未満と
見做してしまい、ループ判定要素９は出力し、フリップ
フロップ15は出力保持することとなる。このような状態
になった後で、前述した異系統並入の条件が成立して
も、異系統投入用インヒビットロジック17はロックされ
ているので投入することができないという問題を生じ
る。
5度/S程度の値となるので位相差θの分解能の限界か
ら、例えば位相差θの測定間隔を５秒間として位相差θ
が2.5度未満の変化であったかを判定する手法が用いら
れる。ところがこの手法を用いると位相差θの分解能の
問題は解決されるが、第７図に示すようにスリップ周期
の整数倍が５秒となる場合には、0.5度/S以上の変化が
あるにも拘らず、変化ない、すなわち、0.5度/S未満と
見做してしまい、ループ判定要素９は出力し、フリップ
フロップ15は出力保持することとなる。このような状態
になった後で、前述した異系統並入の条件が成立して
も、異系統投入用インヒビットロジック17はロックされ
ているので投入することができないという問題を生じ
る。
本発明は前記問題を解決するもので、位相差θがどん
な値であっても、誤ってループ判定保持しないディジタ
ル同期並入装置を提供することを目的としている。
な値であっても、誤ってループ判定保持しないディジタ
ル同期並入装置を提供することを目的としている。
［発明の構成］ （課題を解決するための手段） 本発明の一実施例である第１図に基づき説明する。
第１図に示す如く従来の同期並入装置に対して、位相
差θ測定間隔の異なる２つ以上の例えばループ判定要素
9,19が両方共に動作したときのみ、ループ系統と判定
し、フリップフロップ15が出力保持するように構成した
ものである。
差θ測定間隔の異なる２つ以上の例えばループ判定要素
9,19が両方共に動作したときのみ、ループ系統と判定
し、フリップフロップ15が出力保持するように構成した
ものである。
（作用） このようにすればスリップ周期の整数倍が一方のルー
プ判定要素の位相差θ測定間隔と等しくなっても、他方
のループ判定要素については等しくならないので前述し
た異系統並入ができないという問題は解消される。
プ判定要素の位相差θ測定間隔と等しくなっても、他方
のループ判定要素については等しくならないので前述し
た異系統並入ができないという問題は解消される。
（実施例） 本発明の一実施例である第１図，第２図に基づき以下
説明する。
説明する。
第２図はディジタル形同期並入装置の一例である。PT
から入力された母線側電圧VBは補助PT21を介してフィル
タF22に導入され、フィルタF22の出力はサンプルホール
ド回路23に導入される。同様にPTから入力された送電線
側電圧VLは補助PT21を介してフィルタF22に導入され、
フィルタF22の出力はサンプルホールド回路23に導入さ
れる。２個のサンプルホールド回路の出力はマルチプレ
クサ24に導入される。マルチプレクサ24の出力はA/D変
換器25に導入される。A/D変換器25の出力はCPU26に導入
される。起動指令はI/Oバッファー30に導入され、I/Oバ
ッファー30の出力もCPU26に導入される。CPU26はROM27
及びRAM28と接続されており、また、I/Oバッファー29に
も接続されており、投入指令出力可能な構成となてい
る。
から入力された母線側電圧VBは補助PT21を介してフィル
タF22に導入され、フィルタF22の出力はサンプルホール
ド回路23に導入される。同様にPTから入力された送電線
側電圧VLは補助PT21を介してフィルタF22に導入され、
フィルタF22の出力はサンプルホールド回路23に導入さ
れる。２個のサンプルホールド回路の出力はマルチプレ
クサ24に導入される。マルチプレクサ24の出力はA/D変
換器25に導入される。A/D変換器25の出力はCPU26に導入
される。起動指令はI/Oバッファー30に導入され、I/Oバ
ッファー30の出力もCPU26に導入される。CPU26はROM27
及びRAM28と接続されており、また、I/Oバッファー29に
も接続されており、投入指令出力可能な構成となてい
る。
次に作用を説明する。
第２図において母線側電圧VB及び系統側電圧VLはそれ
ぞれ補助PT21で絶縁され、アナログフィルタF22へ導入
される。アナログフィルタF22では折り返し周波数誤差
を発生する高調波分のカットが行なわれる。次にそれぞ
れサンプルホールド回路23に導入され、一定間隔毎にサ
ンプリングされ保持される（一般に時間角30°がサンプ
リング間隔として用いられる）。マルチプレクサ24はそ
れぞれのサンプルホールド回路から順次データを取り込
みA/D変換器25に導入する。A/D変換器25では順次、導入
されるアナログデータを順次ディジタルデータに変換し
出力する。該データはCPU26を介してRAM28にストアされ
る。このような状態で起動指令がI/Oバッファー30へ入
力されると、CPU26はそれぞれ信号入力しRAM28にストア
する。CPU26はROM27に予め書き込まれたプログラムに従
い演算を行ない、投入指令出力の条件が成立すると、I/
Oバッファー29を介して投入指令出力を行なう。CPUの実
行するプログラムの内容の一実施例は第１図の如きブロ
ック図である。
ぞれ補助PT21で絶縁され、アナログフィルタF22へ導入
される。アナログフィルタF22では折り返し周波数誤差
を発生する高調波分のカットが行なわれる。次にそれぞ
れサンプルホールド回路23に導入され、一定間隔毎にサ
ンプリングされ保持される（一般に時間角30°がサンプ
リング間隔として用いられる）。マルチプレクサ24はそ
れぞれのサンプルホールド回路から順次データを取り込
みA/D変換器25に導入する。A/D変換器25では順次、導入
されるアナログデータを順次ディジタルデータに変換し
出力する。該データはCPU26を介してRAM28にストアされ
る。このような状態で起動指令がI/Oバッファー30へ入
力されると、CPU26はそれぞれ信号入力しRAM28にストア
する。CPU26はROM27に予め書き込まれたプログラムに従
い演算を行ない、投入指令出力の条件が成立すると、I/
Oバッファー29を介して投入指令出力を行なう。CPUの実
行するプログラムの内容の一実施例は第１図の如きブロ
ック図である。
以下、第１図に基づき説明する。第１図の中で従来の
実施例である第３図と同じ部分については（従来の技
術）の項で説明済みであるため説明は省略する。
実施例である第３図と同じ部分については（従来の技
術）の項で説明済みであるため説明は省略する。
第１図においてループ判定要素9,19の構成は例えばル
ープ判定要素９の位相差θ測定間隔を５秒とした場合
は、ループ判定要素19の位相差θ測定間隔を5.1秒とす
る。なお、２つの位相差θ測定間隔の差5.1秒−0.5秒＝
0.1秒は系統上想定される最小スリップ周期未満の値に
選ぶものとする。こうすればスリップ周波数の整数倍が
一方のループ判定要素の位相差θ測定間隔と等しくなっ
ても、他方のループ判定要素については等しくならない
ため、両方のループ判定要素が同時に誤ってループ判定
を行なうことはない。故にループ判定要素９及びループ
判定要素19の出力はANDロジック20に導入され、AND条件
が成立したときのみ、フリップフロップ15は保持され異
系統投入用インヒビットロジック17はロックされて、異
系統投入時にロックされていて投入できないというよう
なことはなくなる。
ープ判定要素９の位相差θ測定間隔を５秒とした場合
は、ループ判定要素19の位相差θ測定間隔を5.1秒とす
る。なお、２つの位相差θ測定間隔の差5.1秒−0.5秒＝
0.1秒は系統上想定される最小スリップ周期未満の値に
選ぶものとする。こうすればスリップ周波数の整数倍が
一方のループ判定要素の位相差θ測定間隔と等しくなっ
ても、他方のループ判定要素については等しくならない
ため、両方のループ判定要素が同時に誤ってループ判定
を行なうことはない。故にループ判定要素９及びループ
判定要素19の出力はANDロジック20に導入され、AND条件
が成立したときのみ、フリップフロップ15は保持され異
系統投入用インヒビットロジック17はロックされて、異
系統投入時にロックされていて投入できないというよう
なことはなくなる。
前述したように同期並入装置がある条件下で実際には
投入可能な系統状態にあるにも拘らず、投入不能となる
ことがなくなる。
投入可能な系統状態にあるにも拘らず、投入不能となる
ことがなくなる。
［発明の効果］ 以上説明したように、本発明によれば同期並入装置の
投入の確実性が向上し、電力系統の運用がより一層向上
する。
投入の確実性が向上し、電力系統の運用がより一層向上
する。
第１図は本発明によるディジタル同期並入装置の一実施
例のブロック図、第２図はディジタル形同期並入装置の
ハード構成例図、第３図は従来の同期並入装置のブロッ
ク例図、第４図は同期並入装置の系統適用例図、第５図
は異系統の系統例、第６図はループ系統の系統例、第７
図はスリップ周期の整数倍が５秒となる例である。 9,19…ループ系統判定要素 15…フリップフロップ
例のブロック図、第２図はディジタル形同期並入装置の
ハード構成例図、第３図は従来の同期並入装置のブロッ
ク例図、第４図は同期並入装置の系統適用例図、第５図
は異系統の系統例、第６図はループ系統の系統例、第７
図はスリップ周期の整数倍が５秒となる例である。 9,19…ループ系統判定要素 15…フリップフロップ
Claims (2)
- 【請求項１】２つの電力系統を同期並入するために各系
統の電圧を入力し、それらの各位相差，周波数差及び電
圧値範囲を検定して投入指令を導出するディジタル同期
並入装置において、各電力系統の電圧の位相差θの変化
を異なる時間間隔t1，t2で測定する位相差変化検出要素
を少なくとも備え、前記時間間隔差｜t1−t2｜が電力系
統上で想定される前記２つの電力系統の最小のスリップ
周期未満であることを特徴とするディジタル同期並入装
置。 - 【請求項２】２つの電力系統を同期並入するために各系
統の電圧を入力し、それらの各位相差，周波数差及び電
圧値範囲を検定して投入指令を導出するディジタル同期
並入装置において、各電力系統の電圧の位相差θの変化
を異なる時間間隔t1，t2で測定する位相差変化検出要素
を少なくとも備え、前記時間間隔差｜t1−t2｜の自然数
倍がt1あるいはt2とならないよう設定することを特徴と
するディジタル同期並入装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27596589A JP2644347B2 (ja) | 1989-10-25 | 1989-10-25 | ディジタル同期並入装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27596589A JP2644347B2 (ja) | 1989-10-25 | 1989-10-25 | ディジタル同期並入装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03139125A JPH03139125A (ja) | 1991-06-13 |
| JP2644347B2 true JP2644347B2 (ja) | 1997-08-25 |
Family
ID=17562887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27596589A Expired - Lifetime JP2644347B2 (ja) | 1989-10-25 | 1989-10-25 | ディジタル同期並入装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2644347B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10291029B2 (en) * | 2016-08-18 | 2019-05-14 | General Electric Technology Gmbh | Enhanced island management application for power grid systems |
| JP7003899B2 (ja) | 2018-11-30 | 2022-02-10 | トヨタ自動車株式会社 | クランクキャップ組立体 |
-
1989
- 1989-10-25 JP JP27596589A patent/JP2644347B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03139125A (ja) | 1991-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02212941A (ja) | モジュラ冗長故障許容コンピュータシステムにおいて信号を同期するための方法及び回路 | |
| US6078870A (en) | Electricity meter with multiplexers for monitoring measurement channels | |
| JP2644347B2 (ja) | ディジタル同期並入装置 | |
| KR940006618B1 (ko) | 논리비교회로 | |
| CN110504968B (zh) | 一种双异步信号采样计数装置与方法 | |
| EP0880707B1 (en) | Phase- and frequency detector | |
| US6194918B1 (en) | Phase and frequency detector with high resolution | |
| JPH03135333A (ja) | ディジタル同期並入装置 | |
| JPH0370434A (ja) | ディジタル同期並入装置 | |
| JPH0713927A (ja) | 非同期同期変換回路 | |
| JP2945099B2 (ja) | ディジタル保護制御装置 | |
| JP3546709B2 (ja) | Ｃｔ飽和検出可能なディジタルリレー | |
| JPH0367228B2 (ja) | ||
| JP2023005569A (ja) | データ入出力装置及びデータ入出力方法 | |
| JPH03245736A (ja) | ディジタル形同期並入装置 | |
| JPH06189447A (ja) | 保護継電装置 | |
| JP2571007B2 (ja) | バイポーラ信号切換器 | |
| SU807307A1 (ru) | Устройство дл контрол согласован-НОгО ABTOMATA | |
| JP2555628B2 (ja) | データ転送回路 | |
| JPH0487553A (ja) | 検出器の故障検出装置 | |
| JP2819955B2 (ja) | 装置内誤り監視回路 | |
| JPH09261871A (ja) | 系統制御における導入母線電圧選択方式 | |
| JPH0261818B2 (ja) | ||
| JPH0742546U (ja) | 自動同期化装置 | |
| JPH04169957A (ja) | マイクロプロセッサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20090502 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090502 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20100502 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100502 Year of fee payment: 13 |