JP2639943B2 - ハードウェアデバッガ - Google Patents
ハードウェアデバッガInfo
- Publication number
- JP2639943B2 JP2639943B2 JP62229190A JP22919087A JP2639943B2 JP 2639943 B2 JP2639943 B2 JP 2639943B2 JP 62229190 A JP62229190 A JP 62229190A JP 22919087 A JP22919087 A JP 22919087A JP 2639943 B2 JP2639943 B2 JP 2639943B2
- Authority
- JP
- Japan
- Prior art keywords
- rom
- port
- debugger
- hardware
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明はCPUが搭載された装置のハードウェアのデバ
ッグを行うデバッガに関する。
ッグを行うデバッガに関する。
＜従来の技術＞ CPUが搭載された装置に故障が発生したとき、この装
置の修理を行うには故障個所を見つける作業が必要であ
るが、時間を要する場合が多い。この作業を短くするに
は、被デバッグ装置のハードウェアの構成に対応したテ
ストプログラムを用意し、このプログラムの元での各部
の波形を調べる方法が有効である。そのためにはテスト
プログラムをCPUに実行させることが必要であり、この
実行のための手段として、テストプログラムが予め格納
されたROMを被デバッグ装置のプログラムROMと差し換え
る方法、あるいはインサーキットエミュレータ（以下で
は略してICEと称する）を用いる方法が用いられてい
る。
置の修理を行うには故障個所を見つける作業が必要であ
るが、時間を要する場合が多い。この作業を短くするに
は、被デバッグ装置のハードウェアの構成に対応したテ
ストプログラムを用意し、このプログラムの元での各部
の波形を調べる方法が有効である。そのためにはテスト
プログラムをCPUに実行させることが必要であり、この
実行のための手段として、テストプログラムが予め格納
されたROMを被デバッグ装置のプログラムROMと差し換え
る方法、あるいはインサーキットエミュレータ（以下で
は略してICEと称する）を用いる方法が用いられてい
る。
＜発明が解決しようとする問題点＞ テストプログラムは、被デバッグ装置のハードウェア
の各部分毎の動作の確認のために用いられるものである
から、ハードウェアの規模に対応してテストプログラム
の種類は増加する。このテストプログラムをROMに格納
して実行させる方法は、１つのROMについて１種のテス
トプログラムしか格納できないため、各々のテストプロ
グラムに対応させて多数のROMを用意し、ハードウェア
のテスト個所を変える毎にROMの差し換えを行う必要が
ある。そのためデバッグ作業が煩雑な作業となってい
た。
の各部分毎の動作の確認のために用いられるものである
から、ハードウェアの規模に対応してテストプログラム
の種類は増加する。このテストプログラムをROMに格納
して実行させる方法は、１つのROMについて１種のテス
トプログラムしか格納できないため、各々のテストプロ
グラムに対応させて多数のROMを用意し、ハードウェア
のテスト個所を変える毎にROMの差し換えを行う必要が
ある。そのためデバッグ作業が煩雑な作業となってい
た。
一方ICEを用いる場合には、キースイッチの操作によ
って様々なテストプログラムの実行が可能であるため、
上記のような煩雑さは生じない。しかし、ICEはソフト
ウェアのデバッグを主目的とし、ハードウェアのデバッ
グも行うことができるようにとの配慮から設計されてい
るため、多くの様々な機能が搭載されている。けれども
故障個所の発見のために行われるデバッグ作業において
は、その豊富な機能の一部が使われるにすぎない。
って様々なテストプログラムの実行が可能であるため、
上記のような煩雑さは生じない。しかし、ICEはソフト
ウェアのデバッグを主目的とし、ハードウェアのデバッ
グも行うことができるようにとの配慮から設計されてい
るため、多くの様々な機能が搭載されている。けれども
故障個所の発見のために行われるデバッグ作業において
は、その豊富な機能の一部が使われるにすぎない。
ICEは、搭載された多数の機能のために高価な装置と
なっている。そのため、多くの機能のうちの一部の機能
を用いるにすぎない作業用としてICEを購入することは
見送られることが多く、デバッグ作業には煩雑さが伴っ
たままであった。
なっている。そのため、多くの機能のうちの一部の機能
を用いるにすぎない作業用としてICEを購入することは
見送られることが多く、デバッグ作業には煩雑さが伴っ
たままであった。
本発明は上記の問題点を解消するために創案されたも
のであって、その目的は、デバッグ作業を容易にする安
価なハードウェアデバッガを提供することにある。
のであって、その目的は、デバッグ作業を容易にする安
価なハードウェアデバッガを提供することにある。
＜問題点を解決するための手段＞ 上記目的を達成するため本発明のハードウェアデバッ
ガは、被デバッガ装置のプログラムROMを交換するため
のROMソケットに接続可能なROMソケット用コネクタと、
第１、第２のポートからアクセスされ第１のポートがRO
Mソケット用コネクタを介して被デバッガ装置のROMソケ
ットに接続されたデュアルポートRAM部と、デバッグプ
ログラムを格納するための不揮発性メモリ部と、不揮発
性メモリ部のデバッグプログラムを読み出してデュアル
ポートRAM部にその第２のポートを介して転送するコン
トロール部とを備えた構成にしている。
ガは、被デバッガ装置のプログラムROMを交換するため
のROMソケットに接続可能なROMソケット用コネクタと、
第１、第２のポートからアクセスされ第１のポートがRO
Mソケット用コネクタを介して被デバッガ装置のROMソケ
ットに接続されたデュアルポートRAM部と、デバッグプ
ログラムを格納するための不揮発性メモリ部と、不揮発
性メモリ部のデバッグプログラムを読み出してデュアル
ポートRAM部にその第２のポートを介して転送するコン
トロール部とを備えた構成にしている。
＜作用＞ デュアルポートRAM部に格納されたデバッグプログラ
ムがコントロール部により読み出されて、デュアルポー
トRAM部にその第２のポートを介して転送される。被デ
バッガ装置のROMソケットに接続されたプログラムROMを
抜いてROMソケット用コネクタを接続し、この状態で被
デバッガ装置のCPUを作動させると、デュアルポートRAM
部がその第１のポートを介してアクセスされ、デュアル
ポートRAM部上のデバッグプログラムが被デバッガ装置
で処理される。
ムがコントロール部により読み出されて、デュアルポー
トRAM部にその第２のポートを介して転送される。被デ
バッガ装置のROMソケットに接続されたプログラムROMを
抜いてROMソケット用コネクタを接続し、この状態で被
デバッガ装置のCPUを作動させると、デュアルポートRAM
部がその第１のポートを介してアクセスされ、デュアル
ポートRAM部上のデバッグプログラムが被デバッガ装置
で処理される。
＜実施例＞ 第１図は本発明の電気的構成の一実施例を示すブロッ
ク線図である。
ク線図である。
図において、RS232C等の規格に従った信号線111が導
かれた通信インターフェース部11は、コントロール部13
と双方向に接続されている。またこのコントロール部13
にはキースイッチ12からの出力が導入されるとともに、
LCD表示部17に対して出力信号の送出を行っている。そ
して不揮発性メモリ部14を構成するRAM141はコントロー
ル部13と双方向の接続となっている。このRAM141には、
電源切断時にデータ保持を行うための補助電力を供給す
るバックアップ電池142が接続されている。
かれた通信インターフェース部11は、コントロール部13
と双方向に接続されている。またこのコントロール部13
にはキースイッチ12からの出力が導入されるとともに、
LCD表示部17に対して出力信号の送出を行っている。そ
して不揮発性メモリ部14を構成するRAM141はコントロー
ル部13と双方向の接続となっている。このRAM141には、
電源切断時にデータ保持を行うための補助電力を供給す
るバックアップ電池142が接続されている。
デュアルポートRAM部15の第２のポート22には、コン
トロール部13からの出力が導入されており、第１のポー
ト21にはROMソケット用コネクタ16が接続されている。
トロール部13からの出力が導入されており、第１のポー
ト21にはROMソケット用コネクタ16が接続されている。
第２図はデュアルポートRAM部15の詳細な電気的構成
を示すブロック線図である。
を示すブロック線図である。
デェアルポートRAM部15はCMOSRAM153を中心として構
成されており、このCMOSRAM153のアドレス線、データ
線、コントロール線は、共に２つのバッファ151、152に
導かれている。バッファ151からは、第１のポート21の
主な要素となる信号線21a（アドレス線、データ線、コ
ントロール線）が送出されるとともに、バッファ151を
活性化するセレクト信号21bが送出されており、これら
はともにROMソケット用コネクタ16に導かれている。以
上に示すように第１のポート21は、信号線21aとセレク
ト信号21bとからなる構成となっている。
成されており、このCMOSRAM153のアドレス線、データ
線、コントロール線は、共に２つのバッファ151、152に
導かれている。バッファ151からは、第１のポート21の
主な要素となる信号線21a（アドレス線、データ線、コ
ントロール線）が送出されるとともに、バッファ151を
活性化するセレクト信号21bが送出されており、これら
はともにROMソケット用コネクタ16に導かれている。以
上に示すように第１のポート21は、信号線21aとセレク
ト信号21bとからなる構成となっている。
バッファ152についても同様であり、ROMソケット用コ
ネクタ16に変わってコントロール部13に接続されている
ことが異なるのみである。
ネクタ16に変わってコントロール部13に接続されている
ことが異なるのみである。
そのためCMOSRAM153に対しては、第１のポート21と第
２のポート22の双方からアクセスが可能な構成となって
いる。
２のポート22の双方からアクセスが可能な構成となって
いる。
CMOSRAM153の電源ピン1531には２つのダイオードD1、
D2のカソードが並列に導かれており、D1のアノード側15
32は被デバッグ装置の電源に接続されるようになってい
て、本実施例においては、ROMソケット用コネクタ16の
電源ピンに導かれている。他方のダイオードD2のアノー
ド側は、第１図に示すバックアップ電池142に導かれて
いる（第１図においては信号の流れを見やすいものとす
るため、その図示を省略している）。
D2のカソードが並列に導かれており、D1のアノード側15
32は被デバッグ装置の電源に接続されるようになってい
て、本実施例においては、ROMソケット用コネクタ16の
電源ピンに導かれている。他方のダイオードD2のアノー
ド側は、第１図に示すバックアップ電池142に導かれて
いる（第１図においては信号の流れを見やすいものとす
るため、その図示を省略している）。
そのため、被デバッグ装置の側の電源が断となった
り、あるいはROMソケット用コネクタ16が抜き取られた
状態で、本装置本体の電源を断とした場合にも、CMOSRA
M153内に格納されたデータは消えることなく保持され、
データの再書込みを行う必要のない構成となっている。
り、あるいはROMソケット用コネクタ16が抜き取られた
状態で、本装置本体の電源を断とした場合にも、CMOSRA
M153内に格納されたデータは消えることなく保持され、
データの再書込みを行う必要のない構成となっている。
以下に本発明に係る装置の動作について説明する。
被デバッグ装置には8085の名称で知られるCPUが用い
られており、この装置の特定のポートの１つのビット線
に関連したハードウェアのデバッグを行うとする。
られており、この装置の特定のポートの１つのビット線
に関連したハードウェアのデバッグを行うとする。
被デバッグ装置に本来搭載されている動作プログラム
の元では、このビット線に対するアクセスは数秒に１回
の割合でしか行われず、しかも極めて幅の狭いパルス信
号が１つ送出されるに過ぎない。そのためオシロスコー
プ等を接続して波形の観測を行った場合にも、動作の良
否についての判定が難しい。
の元では、このビット線に対するアクセスは数秒に１回
の割合でしか行われず、しかも極めて幅の狭いパルス信
号が１つ送出されるに過ぎない。そのためオシロスコー
プ等を接続して波形の観測を行った場合にも、動作の良
否についての判定が難しい。
以上のことからテストプログラムは、このビット線に
対して短い時間間隔でアクセスするように構成される。
テストプログラムはホストコンピュータ（図示されてい
ない）を用いてアセンブラ等により作製され、その他の
テストプログラムとともに通信線111を用いて本装置に
伝送される。
対して短い時間間隔でアクセスするように構成される。
テストプログラムはホストコンピュータ（図示されてい
ない）を用いてアセンブラ等により作製され、その他の
テストプログラムとともに通信線111を用いて本装置に
伝送される。
これらのテストプログラムは通信インターフェース部
11を介して、コントロール部13により、RAM141に転送さ
れ、そこに格納される。テストプログラムの格納が終了
すると通信線111は切り離され、本装置は被デバッグ装
置の元へと携帯されていく。このときRAM141内のデータ
はバックアップ電池142から供給される電力によって保
持される。
11を介して、コントロール部13により、RAM141に転送さ
れ、そこに格納される。テストプログラムの格納が終了
すると通信線111は切り離され、本装置は被デバッグ装
置の元へと携帯されていく。このときRAM141内のデータ
はバックアップ電池142から供給される電力によって保
持される。
被デバッグ装置のアドレス０から始まるROMを取り除
き、そこにROMソケット用コネクタ16を差し込むことに
よって、本装置と被デバッグ装置とは接続される。
き、そこにROMソケット用コネクタ16を差し込むことに
よって、本装置と被デバッグ装置とは接続される。
キースイッチ12を操作することによってRAM141内のデ
ータは、コントロール部13により第２のポート22を介し
てCMOSRAM153に転送される（このときバッファ152は信
号線22bによって活性化され、バッファ151はハイインピ
ーダンスとなっている）。
ータは、コントロール部13により第２のポート22を介し
てCMOSRAM153に転送される（このときバッファ152は信
号線22bによって活性化され、バッファ151はハイインピ
ーダンスとなっている）。
テストプログラムはそのテストの内容毎に１つのブロ
ックとなっていて、それぞれのブロックには番号が割付
られている。このブロックの１つ（上記テストプログラ
ム）がCMOSRAM153に転送される。LCD表示部17には割付
られていた番号が表示され、転送されたテストプログラ
ムの種類を示している。
ックとなっていて、それぞれのブロックには番号が割付
られている。このブロックの１つ（上記テストプログラ
ム）がCMOSRAM153に転送される。LCD表示部17には割付
られていた番号が表示され、転送されたテストプログラ
ムの種類を示している。
CMOSRAM153へのプログラムの転送が終了すると、信号
線22bによりバッファ152はハイインピーダンスとなる。
線22bによりバッファ152はハイインピーダンスとなる。
被デバッグ装置のリセットが解除されると、被デバッ
グ装置に搭載されていたCPUにより、アドレス信号がCMO
SRAM153に供給される（バッファ151はセレクト信号21b
によって活性化されている）。そのためテストプログラ
ムはCMOSRAM153から出力され、バッファ151を介してROM
ソケット用コネクタ16に導かれ、CPUによって読み取ら
れる（これらの信号のやり取りは信号線21aを介して行
われる）。つまりテストプログラムがCPUによって実行
される。
グ装置に搭載されていたCPUにより、アドレス信号がCMO
SRAM153に供給される（バッファ151はセレクト信号21b
によって活性化されている）。そのためテストプログラ
ムはCMOSRAM153から出力され、バッファ151を介してROM
ソケット用コネクタ16に導かれ、CPUによって読み取ら
れる（これらの信号のやり取りは信号線21aを介して行
われる）。つまりテストプログラムがCPUによって実行
される。
そのため上記のビット線には短い時間間隔でパルスが
現れるので、オシロスコープを接続したときハードウエ
アに以上がない場合にはパルスが十分な明るさの揮線に
よって管面に表示される。ハードウェアが不良の場合に
はこのパルスは管面に現れない。
現れるので、オシロスコープを接続したときハードウエ
アに以上がない場合にはパルスが十分な明るさの揮線に
よって管面に表示される。ハードウェアが不良の場合に
はこのパルスは管面に現れない。
なお本発明は上記実施例に限定されることなく、対象
となるCPUについてはその他のCPU、例えば6800の商品名
で知られるCPU等についても適用することが可能であ
り、さらには２つのROMソケット用コネクタ等を用い、1
6ビットのデータの送出をデュアルポートRAM部から行う
ことにより、データ幅が16ビットのCPUに対しても同様
に適用することが可能である。
となるCPUについてはその他のCPU、例えば6800の商品名
で知られるCPU等についても適用することが可能であ
り、さらには２つのROMソケット用コネクタ等を用い、1
6ビットのデータの送出をデュアルポートRAM部から行う
ことにより、データ幅が16ビットのCPUに対しても同様
に適用することが可能である。
またデュアルポートRAM部15については、CMOSRAM153
以外に通常のNMOSのメモリ素子等を使用することが可能
である。
以外に通常のNMOSのメモリ素子等を使用することが可能
である。
また不揮発性メモリ部14についてはその他の構成とし
て、3.5インチのフロップディスク等を用いることが可
能である。
て、3.5インチのフロップディスク等を用いることが可
能である。
＜発明の効果＞ 以上、本発明に係るハードウェアデバッガによる場
合、被デバッガ装置のROMソケットにROMソケット用コネ
クタを接続するだけで、デバッグプログラムを当該装置
で処理させることができる構成となっているので、デバ
ッグ作業が非常に容易となる。しかも構成が非常に簡単
であるので、インサーキットエミュレータを用いる場合
に比べると遥かにコスト安になるというメリットがあ
る。
合、被デバッガ装置のROMソケットにROMソケット用コネ
クタを接続するだけで、デバッグプログラムを当該装置
で処理させることができる構成となっているので、デバ
ッグ作業が非常に容易となる。しかも構成が非常に簡単
であるので、インサーキットエミュレータを用いる場合
に比べると遥かにコスト安になるというメリットがあ
る。
第１図は本発明の電気的構成の一実施例を示すブロック
線図、第２図はデュアルポートRAM部の詳細な電気的構
成を示すブロック線図である。 12……キースイッチ、13……コントロール部、14……不
揮発性メモリ部、15……デュアルポートRAM部、16……R
OMソケット用コネクタ、21……第１のポート、22……第
２のポート。
線図、第２図はデュアルポートRAM部の詳細な電気的構
成を示すブロック線図である。 12……キースイッチ、13……コントロール部、14……不
揮発性メモリ部、15……デュアルポートRAM部、16……R
OMソケット用コネクタ、21……第１のポート、22……第
２のポート。
Claims (1)
- 【請求項１】被デバッガ装置のデバッグを行うためのデ
バッグプログラムを当該装置で処理させるためのハード
ウェアデバッガであって、被デバッガ装置のプログラム
ROMを交換するためのROMソケットに接続可能なROMソケ
ット用コネクタと、第１、第２のポートからアクセスさ
れ第１のポートがROMソケット用コネクタを介して被デ
バッガ装置のROMソケットに接続されたデュアルポートR
AM部と、デバッグプログラムを格納するための不揮発性
メモリ部と、不揮発性メモリ部のデバッグプログラムを
読み出してデュアルポートRAM部にその第２のポートを
介して転送するコントロール部とを備えたことを特徴と
するハードウェアデバッガ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62229190A JP2639943B2 (ja) | 1987-09-11 | 1987-09-11 | ハードウェアデバッガ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62229190A JP2639943B2 (ja) | 1987-09-11 | 1987-09-11 | ハードウェアデバッガ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6472241A JPS6472241A (en) | 1989-03-17 |
| JP2639943B2 true JP2639943B2 (ja) | 1997-08-13 |
Family
ID=16888215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62229190A Expired - Lifetime JP2639943B2 (ja) | 1987-09-11 | 1987-09-11 | ハードウェアデバッガ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2639943B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5681689A (en) * | 1995-08-14 | 1997-10-28 | Eastman Kodak Company | Photographic material containing acrylate or acrylamide based yellow dye-forming couplers |
| JP2001318107A (ja) * | 2000-05-01 | 2001-11-16 | Nhk Spring Co Ltd | 導電性接触子 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61163445A (ja) * | 1985-01-12 | 1986-07-24 | Sankyo Denshi Kk | コンピユ−タの開発支援システム |
| JPS61204703A (ja) * | 1985-03-06 | 1986-09-10 | Nippon Denso Co Ltd | エンジン制御コンピユ−タシステムの開発装置 |
-
1987
- 1987-09-11 JP JP62229190A patent/JP2639943B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6472241A (en) | 1989-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1205848A1 (en) | Embedded microcontroller bound-out chip as preprocessor for a logic analyser | |
| US6073253A (en) | Enhanced reset and built-in self-test mechanisms for single function and multifunction input/output devices | |
| KR20010006193A (ko) | 소형의 트레이스 기록 기억장치를 포함하는 디버그 인터페이스 | |
| US7873874B2 (en) | System and method for controlling synchronous functional microprocessor redundancy during test and analysis | |
| IES990080A2 (en) | Integrated circuit with embedded emulator and emulation system for use with such an integrated circuit | |
| JPS6244618B2 (ja) | ||
| US4454577A (en) | Linked data systems | |
| CA2022238C (en) | Programmable fault insertion circuit | |
| CN115543875A (zh) | 一次性可编程存储器控制系统和fpga | |
| TWI726405B (zh) | 開機程序除錯系統及其主機與方法 | |
| US4298935A (en) | Interface circuit for coupling an automated maintenance system to a CPU | |
| JP2639943B2 (ja) | ハードウェアデバッガ | |
| US4156132A (en) | Automatic fault injection apparatus and method | |
| US7210064B2 (en) | Program controlled unit and method for debugging programs executed by a program controlled unit | |
| US10970191B2 (en) | Semiconductor device and debug method | |
| JP3736980B2 (ja) | マイクロコントローラの評価装置および評価方法 | |
| CN112182586B (zh) | 一种mcu读写保护的测试方法、装置及系统 | |
| JPH06180657A (ja) | コンピュータシステムボードの試験方法及び装置 | |
| JP2003263339A (ja) | デバック機能内蔵型マイクロコンピュータ | |
| TWI530782B (zh) | 伺服器 | |
| US20070198816A1 (en) | Emulation system for a single-chip multiple-microcontroller and emulation method thereof | |
| US20210089430A1 (en) | Chip having debug memory interface and debug method thereof | |
| JPH0277986A (ja) | 半導体集積回路及びエミュレータ | |
| US7194401B2 (en) | Configuration for in-circuit emulation of a program-controlled unit | |
| JP2557941Y2 (ja) | Ｃｐｕボードデバッグ装置 |