JP2638497B2 - シェーディング補正装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ファクシミリ、イメー
ジスキャナ、デジタル複写機等に用いられるシェーディ
ング補正装置に関する。

【０００２】

【従来の技術】従来、原稿を読取って電気信号に変換す
る処理を行うこの種の装置においては、光電変換素子の
光感度の差によって均一な反射率の原稿を読取った場合
でも均一な電気的出力が得られない。

【０００３】さらに原稿を照明する光源も、均一に照明
することは困難であり、光学レンズを使用するとコサイ
ン四乗則による画像中央部と周辺部の光量不均一が重な
るため、これらの要因を電気的に補正して均一な電気信
号に変換することが一般的に行なわれていた。

【０００４】これはシェーディング補正と呼ばれ、照明
系、光電変換素子、光学系に起因するムラを、シェーデ
ィング補正データとしてあらかじめ記憶しておき、原稿
から読取られた画像データがこの値からどれだけ変化し
たか計算し、原稿の濃淡を決定する画像処理の手法であ
る。

【０００５】ところが、照明として利用される光源が不
均一に劣化したり、イメージセンサの光感度が同様に不
均一に劣化すると、記憶していたシェーディング補正デ
ータを更新しなければ、原稿の濃淡に対する画像処理の
結果が不適当になり、原稿を読取った画像データが原稿
と異なるシェーディング歪を発生するという問題があっ
た。

【０００６】この問題を回避するため、実開平１−１０
３９６８にはこのシェーディング歪補正回路とその技術
が開示されている。

【０００７】図７は従来技術によるシェーディング補正
装置のブロック図であり、一次元のイメージセンサ１の
プラテンローラ２が回転することで、原稿３を順次読取
り、画像信号４として出力する。

【０００８】この画像信号４はＡＧＣ増幅回路５で増幅
され、信号の最大値がＡ／Ｄ（アナログ／デジタル）変
換回路６のダイナミックレンジに合わせて増幅度が変化
する様に構成されている。

【０００９】このＡ／Ｄ変換回路６によってデジタル化
された画像信号は、シェーディング補正回路８で照明
系、光学系、光電変換素子の感度ムラを補正され、シェ
ーディング補正出力信号９として正規化された画像信号
となる。

【００１０】またシェーディング補正回路８は、シェー
ディング補正演算回路１０とシェーディング補正メモリ
１１から構成されており、原稿３の読取りの前に校正ス
イッチ８ａをＯＮしてあらかじめ、白紙をイメージセン
サ１で読取っておき、白基準レベルとしてシェーディン
グ補正メモリ１１に取込んでおく。

【００１１】またプラテンローラ２に黒いゴムの材質の
ものを使用することで、原稿３の読取りの前に黒基準と
してシェーディング補正メモリ１１に取込んでおく。

【００１２】以上の様にしてシェーディング補正メモリ
１１中には、イメージセンサの全ビットに対する白基準
レベルと黒基準レベルが蓄えられたので、原稿３の読取
り時にＡ／Ｄ変換回路６から出力されるＡ／Ｄ変換出力
信号７と同期して取出す。

【００１３】そして各ビットの白基準と黒基準のデータ
から、入力された信号のレベルがどの割合になるかをシ
ェーディング補正演算回路１０が比例計算してシェーデ
ィング補正出力信号９として出力する様に構成されてい
る。

【００１４】この方法によって照明系、光電変換素子の
劣化のムラが発生しても、定期的に校正することで、シ
ェーディング補正歪の発生を防止することが可能にな
る。

【００１５】

【発明が解決しようとする課題】ところが、白基準レベ
ルをシェーディング補正メモリ１１に設定する為には、
白紙を読み取らせる必要があり、必要に応じて定期的に
メンテナンスする必要があった。

【００１６】このためには、特別に白紙を用意しなけれ
ばならず、しかも原稿読取装置を校正モードに設定した
上で白紙を読み取らせて白基準レベルを取り込ませ、そ
の後校正モードを解除する必要があり、使用者の負担が
多い欠点があった。

【００１７】またこの校正を行なわなければ、照明系、
光電変換素子の劣化に対応出来ない欠点があった。

【００１８】読取り原稿から白基準レベルを得る為に
は、白部を選択的に検出しなければ白基準レベルに誤差
が出る上に、地色が白でない紙の読取を行う可能性があ
り、その上原稿の白部のムラを白基準レベルとして取り
込んでしまうと、シェーディング歪を発生するので特別
に選定された白紙の白基準を用いて校正する必要があっ
た。

【００１９】また、図８（ｂ）に示す様に白基準１２を
イメージセンサ１に読取らせ、シェーディング補正メモ
リ１１に書き込み、その後図８（ａ）によって原稿を読
取る方法では、自動的に行える利点はあるものの、機構
的に装置が複雑になる欠点があった。その他にはプラテ
ンローラ２に白色のゴムを使用して、白基準とする方法
が知られており、機構的に簡単であるが装置が長期間運
転すると原稿の通紙によってプラテンローラ２が汚れ、
白基準が狂うことは避けられず、補正が不完全になる欠
点があった。

【００２０】本発明は、前記の問題点を解決するため、
読取った原稿全体から白色部のデータをサンプルしてシ
ェーディング補正データとし、シェーディング補正メモ
リ１１に蓄えられたシェーディング補正データと演算し
ある割合で置換してゆくことで、照明系、光電変換素子
の劣化に追従して適切なシェーディング補正を行えるシ
ェディング補正装置を得ることを目的とする。

【００２１】

【課題を解決するための手段】本発明によれば、光電変
換手段にそれぞれ対応したシェーディング補正データを
保持するシェーディング補正データ保持手段と、前記光
電変換手段の電気信号の出力差を補正するシェーディン
グ補正手段と、前記光電変換手段が出力した前記信号の
ピークデータをそれぞれ保持するピーク保持手段と、原
稿の読取によって前記シェーディング補正データ保持手
段の前記シェーディング補正データを少なくとも一定割
合残し、他を前記ピーク保持手段の前記ピークデータに
よって置換するデータ置換手段とを有することを特徴と
するシェーディング補正装置が得られる。

【００２２】また、本発明によれば、前記ピーク保持手
段に保持された前記ピークデータが所定値以下または以
上であるとき、前記シェーディング補正データの置換を
行なわない有効判定手段を有することを特徴とするシェ
ーディング補正装置が得られる。

【００２３】また、本発明によれば、前記シェーディン
グ補正データの置換を原稿読取後に行う制御手段を有す
ることを特徴とするシェーディング補正装置が得られ
る。

【００２４】また、本発明によれば、前記ピーク保持手
段と、前記シェーディング補正手段が先入れ先出しメモ
リ（ＦＩＦＯ）によって構成されていることを特徴とす
るシェーディング補正装置が得られる。

【００２５】また、本発明によれば、前記シェーディン
グ補正データ保持手段が不揮発性メモリによって構成さ
れていることを特徴とするシェーディング補正装置が得
られる。

【００２６】また、本発明によれば、前記ピークデータ
と前記シェーディング補正データの演算を各画素毎に順
次行う制御手段を有することを特徴とするシェーディン
グ補正装置が得られる。

【００２７】また、本発明によれば、前記データ置換手
段がソフトウエアによって構成されていることを特徴と
するシェーディング補正装置が得られる。

【００２８】また、本発明によれば、前記有効判定手段
がソフトウエアによって構成されていることを特徴とす
るシェーディング補正装置が得られる。

【００２９】また、本発明によれば、前記データ置換手
段によって置換されるシェーディング補正データの置換
率が０．００１から０．５までの間にあることを特徴と
するシェーディング補正装置が得られる。

【００３０】更に、本発明によれば、光電変換手段にそ
れぞれ対応したシェーディング補正データを保持するシ
ェーディング補正データ保持手段と、前記光電変換手段
の出力差を補正するシェーディング補正手段と、前記光
電変換手段が出力した前記信号のピークデータをそれぞ
れ保持するピーク保持手段と、原稿の読取によって前記
シェーディング補正データ保持手段の前記シェーディン
グ補正データを少なくとも一定割合残し、他を前記ピー
ク保持手段の前記ピークデータによって置換するデータ
置換手段と、前記ピーク保持手段に保持された前記ピー
クデータが所定値以下または以上であるとき、前記シェ
ーディング補正データの置換を行わない有効判定手段と
を有することを特徴とするシェーディング補正装置が得
られる。

【００３１】

【実施例】図１は本発明の一実施例を示すブロック図で
あり、図２は本発明の他の実施例を示すブロック図であ
る。また図３は図２中のシェーディング補正回路を詳細
に示すブロック図である。また図４は本発明のシェーデ
ィング補正回路の動作を示すタイミングチャートであ
る。

【００３２】説明の煩雑さを避けるために、イメージセ
ンサは一次元のモノクロームで、２０４８ビットの光電
変換素子から構成されているものとして説明する。

【００３３】本発明によるシェーディング補正装置にお
いても、従来技術と同様にデジタル化された画像信号が
Ａ／Ｄ変換出力信号７、としてシェーディング補正回路
８に入力される。ここでは説明の為にこの信号は、原稿
３の反射率に比例した８ビットのデジタル信号（“０”
で黒レベル、“２５５”で白レベル）とし、以降の処理
は複数ビットにより処理を行うものとして説明する。

【００３４】シェーディング補正回路８は白ピークホー
ルドメモリ２２、シェーディング補正メモリ１１、シェ
ーディング補正演算回路１０、データ置換回路３４を含
んで構成されている。

【００３５】さらにこのデータ置換回路３４は乗算器２
４、加算器２５、正規化演算回路３９等を含んで構成さ
れている。

【００３６】また図２は図１に有効幅検出回路３２を付
加したもので、装置の使用目的によって図１の構成と使
い分ける必要がある。

【００３７】図１および図２におけるシェーディング補
正メモリ１１とシェーディング補正演算回路１０は、従
来技術と同様に動作して、シェーディング補正出力信号
９を出力する。

【００３８】白ピークホールドメモリ２２は原稿３、副
走査方向に読取ることで、イメージセンサ１の各画素が
出力する黒部のデータを無視し、最大値である白のデー
タを書き込んで、原稿３の白ピークデータを集める働き
をする。

【００３９】データ置換回路３４は白ピークホールドメ
モリ２２の画素データによってシェーディング補正メモ
リ１１の内容のある割合を置換する動作を行う。

【００４０】図２ではこの置換が、白ピークホールドメ
モリ２２で得られた画素データのうち白色でない部分に
ついては、有効幅検出回路３２によって禁止する様に制
御している。以降、シェーディング補正回路８を図３に
よって説明する。

【００４１】本発明によるシェーディング補正装置を動
作させるにあたり、最初に１度シェーディング補正メモ
リ１１にシェーディング補正データとして白基準を入力
する必要があり、初期化モードに設定して白紙を読取ら
せる。

【００４２】このデータは初期化信号４５によってマル
チプレクサ２８を通じてシェーディング補正メモリ１１
に、２０４８画素分が書き込まれる。

【００４３】従ってこのメモリを不揮発性のものを使用
するか、バッテリバックアップをすることによって、例
えば工場出荷時に初期化を行うだけで済ますことが出来
る。その後に、初期化モードを解除して、原稿３、を読
取らせると、まずタイミング制御回路４６、はクリア信
号４２、を発生し、白ピークホールドメモリ２２、の内
容を全て“０”にクリアする。

【００４４】次に一主走査方向の最初の画素の画像デー
タが、クロック４１、に同期してＡ／Ｄ変換出力信号
７、としてシェーディング補正演算回路１０に入力され
る。同時にＦＩＦＯとなっているシェーディング補正メ
モリ１１から最初の補正データが入力されることで従来
技術と同様にシェーデング補正の計算を行ってシェーデ
ィング補正信号９として出力する。

【００４５】このときマルチプレクサ２７はＡ側を選択
しているので最初のシェーディング補正信号２９は、ま
たシェーディング補正メモリ１１に書き込まれる。この
動作を２０４８回行うことによって、一主走査方向のシ
ェーディング補正信号九が連続的に出力される。

【００４６】次にプラテンローラ２を回転させ、原稿３
の次のラインの読取りを行う。

【００４７】また一方、Ａ／Ｄ変換出力信号７はコンパ
レータ２０に入力され、白ピークホールドメモリ２２の
内容と比較される。この内容は原稿３の読取前に“０”
にクリアされているので、入力された画像信号の方が大
きくコンパレータ２０はマルチプレクサ２１に対して信
号を送り、ＦＩＦＯを構成している白ピークホールドメ
モリ１１にＡ／Ｄ変換出力信号７を順に書き込む。

【００４８】この動作を２０４８回繰返すと、イメージ
センサ１が出力した画像データが１ライン分書き込まれ
ることになる。次のラインの画像データは白ピークホー
ルドメモリ１１のデータより小さい場合は書き込まれな
いので、常に大きいデータだけが書き込まれる。従って
原稿３の副主走査方向の読取を終了した時に、白ピーク
ホールドメモリ２２の２０４８個のデータは、それぞれ
に対応するイメージセンサ１の画素が出力した最大値が
記憶されていることになる。有効幅検出回路３２が付加
されている本例では、白ピークホールドメモリ２２とシ
ェーディング補正メモリ１１のデータが同時に読み出さ
れ、正規化演算回路３０でシェーディング補正がな行わ
れる。このデータは白ピークホールド正規化信号３１と
して有効幅検出回路３２に出力される。

【００４９】この状態を図５で説明する。もし、イメー
ジセンサの主走査方向幅より小さい幅の原稿を本装置で
読み取った場合、白ピークホールド正規化信号３１は、
プラテンローラ２に黒いゴムの材質を使用しておくこと
によって２０４８個の画素のうち、原稿を読めなかった
ものは黒レベル５２に近い信号となり、図５（ａ）の状
態となる。

【００５０】また、原稿３の中央に黒いスジが入ったも
のを読み取ると、図５（ｂ）の様に、この領域に対応す
る信号は、黒レベル５２に近い信号となる。

【００５１】さらに、原稿３の地色が白色でない場合は
図５（ｃ）の状態となる。有効幅検出回路３２は入力さ
れた信号が、スレシホールドレベル５１より大きい場合
にはそのビットを有効と判定して記憶し、２０４８個の
データについて判定をする動作を行う。

【００５２】これは、後に書き込み信号４４が入力する
と、有効幅検出信号３３としてマルチプレクサ２７に出
力し、原稿３の白ピークを読み取ることが出来た画素だ
けを白基準データとして処理を行うために行なわれる。

【００５３】以上の様にして原稿３から白基準データが
読み取られた領域の判定が終了すると、次にピークホー
ルドメモリ２２の白基準データによってシェーディング
補正メモリ１１の内容を更新する動作を行う。

【００５４】クロック４１に同期してＦＩＦＯを構成し
ている白ピークホールドメモリ２２とシェーディング補
正メモリ１１から最初の画素に対応するデータが読み出
されると、白ピークホールド信号２３は乗算器２４によ
って定数ｋ（≦１）が掛けられ加算器２５でシェーデン
グ補正信号２９と加算される。この加算器出力信号２６
は、同様にＦＩＦＯを構成するバッファメモリ４０に書
き込まれ、２０４８このクロック４１が発生した後に演
算が終了する。

【００５５】一方、加算器出力信号２６は同時にコンパ
レータ３５に入力されて、最大値レジスタ３７の内容と
比較されて、大きいものがマルチプレクサ３６を通じて
最大値レジスタ３７に書き込まれる。

【００５６】最大値レジスタ３７はクリアＢ信号によっ
てリセットされているので、２０４８個の加算器出力信
号２６の中で最大のものが入っていることになる。

【００５７】次にバッファメモリ４０のデータを正規化
演算回路３９に対してクロック４１に同期して送り、最
大値レジスタ信号３８で正規化されてマルチプレクサ２
７に出力する。

【００５８】この時に書き込み信号４４が、タイミング
制御回路４６によって発生し、有効幅検出信号３３が有
効幅検出回路３２から発生する。この信号によってマル
チプレクサ２７を切換えて、正規化演算回路３９の出力
信号をシェーディング補正メモリ１１に書き込み、原稿
３から白基準データが得られた画素に対してデータの更
新が行なわれる。

【００５９】これを２０４８画素行ってシェーディング
補正メモリ１１の更新は終了し、原稿３の読取動作を終
了する。

【００６０】次に本発明のシェーディング補正回路の演
算について図６を使用して説明する。なお原稿３はイメ
ージセンサ１の全幅と等しい場合とする。

【００６１】白ピークホールドメモリ２２に入っている
２０４８画素分の白ピークホールド信号２３をＶp とし
て横軸にセンサ画素、縦軸に画像データの符号の最大値
を“１”に正規化したグラフによって示す。

【００６２】前述したＡＧＣ増幅回路５の動作で１ライ
ンの最大値がＡ／Ｄ変換回路６の最大値に合わせてデジ
タル化してあるため、８ビット符号であれば“２５５”
が縦軸の“１”に対応することになる。

【００６３】白ピークホールド信号（Ｖp ）２３は乗算
器２４で１より小さい値である定数ｋを掛けるが、２^-n
であればｎビット分ＬＳＢ側にデータをシフトするだけ
で良いのでここでは１／６４を掛けることにして説明す
る。

【００６４】従ってＶp はｋ・Ｖp として１２ビットの
データになり、最大値がｋになる。これを加算器２５で
シェーディング補正信号２９と加算すると、１２ビット
の信号（Ｖs ＋ｋ＋Ｖp ）となる。

【００６５】この最大値をＶmax として求め、（１／Ｖ
max ）・（Ｖs ＋ｋ・Ｖp ）とすれば正規化が行える。

【００６６】１枚の原稿３の読取りによってシェーディ
ング補正信号（Ｖs ）２９は１／（１＋ｋ）に減少し、
残りは原稿３から読み取った白基準データで置換された
ことになる。そこでｋの値を大きく設定すれば急激に、
またｋを小さく設定すれば緩やかに置き換わることにな
る。

【００６７】ｋ＝１のとき 原稿読取回路 Ｖs 初 回 １ １ ０．５ ２ ０．２５ ３ ０．１２５ ４ ０．０６２５ ５ ０．０３１２５ ６ ０．０１５６２５ ７ ０．００７８１２５ ８ ０．００３９０６２５ ９ ０．００１９５３１２５ ： ： となって９回目で１／２５６より小さくなり、８ビット
のＶs で表現出来なくなることが分かる。そこでこの回
数を求めれば初期の白基準データが全て置き換わる時点
を求められるので照明系、光電変換素子の劣化速度と合
わせてｋの値を設定すれば良いことが分かる。

【００６８】従って、この値を算出すると ｋ 原稿読取回数 １／６４ ３５８ １／１２８ ７１３ １／２５６ １４２３ １／５１２ ２８４２ １／１０２４ ５６８２ ｋの値を小さくすればシェーディング補正信号の追従が
緩やかになり、原稿白部のムラの影響が少なくなるが、
加算器２５、バッファメモリ４０のビット数が多くな
り、回路が複雑になるので装置の目的に合わせて設定す
れば良い。

【００６９】一般的に望ましいｋとしては ０．００１≦ｋ≦１ の範囲である。前述の様に１回の演算でシェーディング
補正信号（Ｖs ）２９は１／（１＋ｋ）に減少するの
で、置換する割合はｋ／（１＋ｋ）として表現すること
が出来る。従ってこの置換率Ｒは ０．００１≦Ｒ≦０．５ 程度の範囲が望ましい。

【００７０】また、この値は演算ビット数が８ビットで
ある本例の場合で、演算ビット数が少なければ、同じｋ
の値でも初期の白基準データが全て置き換わる時点が早
くなるのは明らかである。

【００７１】前に説明した有効幅検出回路３２は、プラ
テンローラ２が黒いゴム等の材質を利用して、黒基準を
取ってシェーディング補正を行う等の場合や、シェーデ
ィング補正信号の置換率が大きい場合に付加する必要が
ある。

【００７２】これは原稿の平坦化による効果が少なく、
原稿が白地でないものや、黒い縦スジの入ったものを読
取った場合に、シェーディング補正データが追従する割
合が大きいからである。

【００７３】従って装置の使用目的に合わせて使い分け
る必要がある。

【００７４】以上説明した様に、ｋの値に適当に設定す
ることで、照明系、光電変換素子の経時変化に自動的に
追従することが可能である。

【００７５】また、原稿の地色が白色でなかったり、黒
い縦スジの部分ではシェーディング補正メモリの更新が
行なわれないのでシェーディング歪を発生することはな
い。

【００７６】本実施例においては説明の複雑化を避ける
ため、シェーディング補正が白基準だけで行なわれる様
に説明したが、黒基準を導入することも可能である。そ
の方法は、黒基準用のＦＩＦＯによるシェーディング補
正を設け、原稿の読取りの前あるいは後に、これに黒基
準データを書き込む。そして図３のシェーディング補正
メモリ１１と並列して動作させる。そして正規化演算回
路３０およびシェーディング補正演算回路１０に対して
白基準、黒基準のデータを出力する。そして入力された
Ａ／Ｄ変換出力信号７と白ピークホールド信号２３のそ
れぞれの信号レベルがどの割合になるかを比例計算すれ
ば良い。

【００７７】また、本実施例中の白ピークホールドメモ
リ２２、シェーディング補正メモリ１１、バッファメモ
リ４０はＦＩＦＯ型のもので説明したが、ＲＡＭに格納
したデータを順に処理しても良い。

【００７８】さらに、本実施例のシェーディング補正回
路をソフトウエアで実現することも可能であり、白ピー
クホールドメモリ２２、シェーディング補正メモリ１
１、バッファメモリ４０をＣＰＵが管理するメモリの特
定領域に割当てて、前述の演算をプログラムによって実
行させれば良い。

【００７９】また本実施例は、一次元のモノクロームの
イメージセンサを用いて説明したが、当然、二次元イメ
ージセンサや、カラーでも適用可能であることは明らか
である。

【００８０】

【発明の効果】以上の様に本発明によれば原稿の白部の
ムラは平均化され、シェーディング補正データになるの
で、シェーディング歪を発生せず、自動的に照明系や光
電変換素子の劣化に追従してシェーディング補正が行え
る効果がある。

【００８１】従って特別に白紙を用意して校正を行う必
要がなく、メンテナンスフリーでしかも装置の運用によ
る汚れの影響を受けず白基準データを取り込むことが出
来る。

【００８２】さらに機構的にも従来と同じ構成で良く、
電気的な回路によって処理が可能であることから、ＬＳ
Ｉ化に適し、小型化やコスト低減が可能な利点がある。

【図面の簡単な説明】

【図１】本発明の一実施例に係るシェーディング補正装
置の構成を示すブロック図である。

【図２】本発明の他の実施例に係るシェーディング補正
装置の構成を示すブロック図である。

【図３】本発明の一実施例に係るシェーディング補正回
路の構成を示すブロック図である。

【図４】本発明の一実施例に係るシェーディング補正回
路の動作を説明するためのタイミングチャートである。

【図５】本発明の一実施例に係るシェーディング補正装
置における有効幅検出回路の動作を説明するためのグラ
フを示す図である。

【図６】本発明の一実施例に係るシェーディング補正回
路の演算方式を説明するためのグラフを示す図である。

【図７】従来のシェーディング補正装置の構成の一例を
示すブロック図である。

【図８】従来のシェーディング補正装置の一例の動作状
態を説明するためのブロック図であり、（ａ）は原稿読
取時、（ｂ）は白基準校正時の動作状態を示す。

【符号の説明】

１ イメージセンサ ２ プラテンローラ ３ 原稿 ４ 画像信号 ５ ＡＧＣ増幅回路 ６ Ａ／Ｄ変換回路 ７ Ａ／Ｄ変換出力信号 ８ シェーディング補正回路 ９ シェーディング補正出力信号 １０ シェーディング補正演算回路 １１ シェーディング補正メモリ １２ 白基準 １３ プリント板 １４ 光源 １５ センサアレイ ２０ コンパレータ ２１ マルチプレクサ ２２ 白ピークホールドメモリ ２３ 白ピークホールド信号（Ｖp ） ２４ 乗算器 ２５ 加算器 ２６ 加算器出力信号 ２７ マルチプレクサ ２８ マルチプレクサ ２９ シェーディング補正信号（Ｖs ） ３０ 正規化演算回路 ３１ 白ピークホールド正規化信号 ３２ 有効幅検出回路 ３３ 有効幅検出信号 ３４ データ置換回路 ３５ コンパレータ ３６ マルチプレクサ ３７ 最大値レジスタ ３８ 最大値レジスタ信号（Ｖmax ） ３９ 正規化演算回路 ４０ バッファメモリ ４１ クロック ４２ クリアＡ信号 ４３ クリアＢ信号 ４４ 書込み信号 ４５ 初期化信号 ４６ タイミング制御回路 ５０ 白レベル ５１ スレッシュホールドレベル ５２ 黒レベル

Claims (10)

(57)【特許請求の範囲】
1. 【請求項１】 光電変換手段にそれぞれ対応したシェー
   ディング補正データを保持するシェーディング補正デー
   タ保持手段と、 前記光電変換手段の電気信号の出力差を補正するシェー
   ディング補正手段と、 前記光電変換手段が出力した前記信号のピークデータを
   それぞれ保持するピーク保持手段と、 原稿の読取によって前記シェーディング補正データ保持
   手段の前記シェーディング補正データを少なくとも一定
   割合残し、他を前記ピーク保持手段の前記ピークデータ
   によって置換するデータ置換手段とを有することを特徴
   とするシェーディング補正装置。
2. 【請求項２】 請求項１記載のシェーディング補正装置
   において、前記ピーク保持手段に保持された前記ピーク
   データが所定値以下または以上であるとき、前記シェー
   ディング補正データの置換を行なわない有効判定手段を
   有することを特徴とするシェーディング補正装置。
3. 【請求項３】 請求項１記載のシェーディング補正装置
   において、前記シェーディング補正データの置換を原稿
   読取後に行う制御手段を有することを特徴とするシェー
   ディング補正装置。
4. 【請求項４】 請求項１記載のシェーディング補正装置
   において、前記ピーク保持手段と、前記シェーディング
   補正手段が先入れ先出しメモリ（ＦＩＦＯ）によって構
   成されていることを特徴とするシェーディング補正装
   置。
5. 【請求項５】 請求項１記載のシェーディング補正装置
   において、前記シェーディング補正データ保持手段が不
   揮発性メモリによって構成されていることを特徴とする
   シェーディング補正装置。
6. 【請求項６】 請求項１記載のシェーディング補正装置
   において、前記ピークデータと前記シェーディング補正
   データの演算を各画素毎に順次行う制御手段を有するこ
   とを特徴とするシェーディング補正装置。
7. 【請求項７】 請求項１記載のシェーディング補正装置
   において、前記データ置換手段がソフトウエアによって
   構成されていることを特徴とするシェーディング補正装
   置。
8. 【請求項８】 請求項２記載のシェーディング補正装置
   において、前記有効判定手段がソフトウエアによって構
   成されていることを特徴とするシェーディング補正装
   置。
9. 【請求項９】 請求項１記載のシェーディング補正装置
   において、前記データ置換手段によって置換されるシェ
   ーディング補正データの置換率が０．００１から０．５
   までの間にあることを特徴とするシェーディング補正装
   置。
10. 【請求項１０】 光電変換手段にそれぞれ対応したシェ
    ーディング補正データを保持するシェーディング補正デ
    ータ保持手段と、前記光電変換手段の出力差を補正する
    シェーディング補正手段と、前記光電変換手段が出力し
    た前記信号のピークデータをそれぞれ保持するピーク保
    持手段と、原稿の読取によって前記シェーディング補正
    データ保持手段の前記シェーディング補正データを少な
    くとも一定割合残し、他を前記ピーク保持手段の前記ピ
    ークデータによって置換するデータ置換手段と、前記ピ
    ーク保持手段に保持された前記ピークデータが所定値以
    下または以上であるとき、前記シェーディング補正デー
    タの置換を行わない有効判定手段とを有することを特徴
    とするシェーディング補正装置。