JP2633721B2 - Network type electronic components for surface mounting - Google Patents

Network type electronic components for surface mounting

Info

Publication number
JP2633721B2
JP2633721B2 JP2293097A JP29309790A JP2633721B2 JP 2633721 B2 JP2633721 B2 JP 2633721B2 JP 2293097 A JP2293097 A JP 2293097A JP 29309790 A JP29309790 A JP 29309790A JP 2633721 B2 JP2633721 B2 JP 2633721B2
Authority
JP
Japan
Prior art keywords
conductor pattern
terminal
network
substrate
type electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2293097A
Other languages
Japanese (ja)
Other versions
JPH04165603A (en
Inventor
滋 蒲原
薫 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=17790386&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2633721(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2293097A priority Critical patent/JP2633721B2/en
Publication of JPH04165603A publication Critical patent/JPH04165603A/en
Application granted granted Critical
Publication of JP2633721B2 publication Critical patent/JP2633721B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Non-Adjustable Resistors (AREA)

Description

【発明の詳細な説明】 (イ)産業上の利用分野 この発明は、ネットワーク抵抗器、コンデンサアレイ
等の面実装用ネットワーク型電子部品に関する。
The present invention relates to a network type electronic component for surface mounting such as a network resistor and a capacitor array.

(ロ)従来の技術 従来、ネットワーク抵抗器には、第7図に示すよう
に、基板71上に、複数個の抵抗72を形成し、これらの抵
抗72の一端を導体パターン73で共通に接続し、コモン端
子部(電極)74に接続する一方、抵抗72の他端を個別の
導体パターン75を経て、それぞれ個別の端子部76に接続
したものがある。
(B) Conventional technology Conventionally, a network resistor has a plurality of resistors 72 formed on a substrate 71 as shown in FIG. 7, and one ends of these resistors 72 are commonly connected by a conductor pattern 73. In some cases, the other end of the resistor 72 is connected to an individual terminal section 76 via an individual conductor pattern 75 while being connected to a common terminal section (electrode) 74.

(ハ)発明が解決しようとする課題 上記した従来のネットワーク抵抗器は、各端子部74、
76の間隔は一定であるが、二辺の端子部の配置数が相違
し、コモン用の端子部も一辺のみに設けられている。し
たがって二辺の端子は互いに対称ではない。そのため、
第7図のネットワーク抵抗器を第8図に示すように、配
線回路81の配線パッド82に実装する場合、チップ搭載の
角度が180゜ずれて逆方向になると誤配線になるという
問題があった。また、二辺の端子部の配置数が同じで
も、コモン用の端子部は一辺のみに設けられているの
で、回路的にやはり対称でない。そのためチップが180
゜逆に搭載されると、やはり誤配線となるという問題が
あった。
(C) Problems to be Solved by the Invention The above-described conventional network resistor has the following features:
Although the interval of 76 is constant, the number of terminals on two sides is different, and a terminal for common is also provided on only one side. Therefore, the terminals on the two sides are not symmetric with each other. for that reason,
When the network resistor shown in FIG. 7 is mounted on the wiring pad 82 of the wiring circuit 81 as shown in FIG. 8, there is a problem that if the chip mounting angle is shifted by 180 ° and becomes the opposite direction, incorrect wiring will occur. . Further, even if the number of terminals on the two sides is the same, the terminal for the common is provided on only one side, so that the circuit is not symmetrical. 180 chips
゜ If mounted on the contrary, there is also a problem that incorrect wiring will occur.

この発明は、上記問題点に着目してなされたものであ
って、搭載方向が、正逆いずれでも、誤配線を生じない
面実装用ネットワーク型電子部品を提供することを目的
としている。
SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and has as its object to provide a surface-mounting network-type electronic component that does not cause erroneous wiring regardless of whether the mounting direction is forward or reverse.

(ニ)課題を解決するための手段及び作用 この発明の面実装用ネットワーク型電子部品は、基板
上に、端子部を含むコモン電極用導体パターン複数個の
端子部を含む個別電極用導体パターンが形成され、コモ
ン電極導体パターンと各個別電極パターン間に抵抗膜層
及び/又は誘電体膜層が電気的に接続され、各導体パタ
ーンの端子部が露出して、前記基板の相対する二辺の辺
縁にそれぞれ等間隔において配置されるものにおいて、
前記基板は四隅に角部を有し、前記コモン電極導体パタ
ーンが、少なくとも2個の端子部と、この端子部を共通
に接続する導体パターン部とを有し、これら端子部を互
いに前記二辺の逆の端部から等距離の位置に配置するよ
うにしている。
(D) Means and Action for Solving the Problems In the surface-mounting network-type electronic component of the present invention, a conductor pattern for an individual electrode including a plurality of terminal portions is provided on a substrate. The resistive film layer and / or the dielectric film layer are electrically connected between the common electrode conductor pattern and each individual electrode pattern, the terminal portions of each conductor pattern are exposed, and two opposite sides of the substrate are formed. In those arranged at equal intervals on the periphery,
The substrate has corner portions at four corners, and the common electrode conductor pattern has at least two terminal portions and a conductor pattern portion commonly connecting the terminal portions, and these terminal portions are connected to each other by the two sides. Is arranged at a position equidistant from the opposite end.

この面実装用ネットワーク型電子部品では、各端子部
が等間隔であるとともに、コモン用の端子部が少なくと
も2個、二辺で互いに対称にしているので、配線回路の
配線パターンに、チップ搭載の正逆いずれの場合でも誤
配線となることはない。
In this surface mount network type electronic component, the terminals are equally spaced, and at least two common terminals are symmetrical on two sides. In either case, no miswiring occurs.

(ホ)実施例 以下、実施例により、この発明をさらに詳細に説明す
る。
(E) Examples Hereinafter, the present invention will be described in more detail with reference to examples.

第1図は、この発明の一実施例を示すネットワーク抵
抗器の概略図である。この実施例ネットワーク抵抗器1
は、アルミナセラミック等の基板2の相対する長辺部2
a、2bに、複数の端子部3-1、3-2、…、3-10が等間隔で
設けられている。このうち、端子部3-5と3-10は基板2
の互いに逆の端部2c、2dから等間隔の位置に配置される
コモン電極用導体パターン4の端子部であり、導体パタ
ーン部(保護膜7で被覆された部分)で共通に連結され
ている。各端子部3-1、…、3-4と、3-6、…3-9は、それ
ぞれ相対する位置に配置される個別電極用導体パターン
6-1,…,6-4、6-6,…6-9の端子部であり、この各端子部3
-1、…、3-4と、3-6、…、3-9の導体パターン6-1、…、
6-4と6-6、…、6-9と導体パターン4間にそれぞれ抵抗
膜5-1、…、5-4及び5-6、…、5-9が形成されている。こ
の実施例ネットワーク抵抗器1のパターン構造の一例を
示すと、第3図に示す通りであり、第3図のA−A線で
切断した断面図を第4図に示している。図に示す通り、
導体パターン4、6-1、…、6-4、6-6,…6-9の端子部を
除いた部分と、抵抗膜層5-1、…、5-4、5-6、…、5-9
覆い、保護膜7が形成されている。
FIG. 1 is a schematic diagram of a network resistor showing one embodiment of the present invention. This embodiment network resistor 1
Are opposite long sides 2 of a substrate 2 such as an alumina ceramic.
A and 2b are provided with a plurality of terminal portions 3-1 , 3-2 ,..., 3-10 at equal intervals. Of these terminals 3-5 and 3-10
Of the common electrode conductor patterns 4 arranged at equal intervals from the opposite ends 2c and 2d of the common electrode, and are commonly connected by conductor pattern portions (portions covered with the protective film 7). . Each terminal unit 3 -1, ..., 3 and -4, 3-6, ... 3-9, the individual electrode conductors are disposed in each opposite position pattern
6 -1 ,..., 6 -4 , 6 -6 ,.
-1 , ..., 3-4 and 3-6 , ..., 3-9 conductor patterns 6-1 , ...,
6-4 and 6 -6, ..., 6 -9 and the conductive pattern 4 respectively resistance film 5 -1 between, ..., 5 4 and 5 -6, ..., 5 -9 are formed. An example of the pattern structure of the network resistor 1 of this embodiment is as shown in FIG. 3, and FIG. 4 is a sectional view taken along line AA of FIG. As shown in the figure,
Conductor patterns 4 and 6 -1, ..., 6-4, 6 -6, ... 6 -9 and portions excluding the terminal portion of a resistive layer 5 -1, ..., 5 -4, 5 -6, ..., A protective film 7 is formed covering 5-9 .

上記導体パターン4、6-1、…、6-4、6-6、…、6-9
は、金、銀等の厚膜、又は薄膜で形成され、端子部
3-1、…、3-10は、Ni、ハンダ等のメッキ処理が施され
る。保護膜7としてはガラス、樹脂等が使用される。
The conductor patterns 4, 6 -1 ,..., 6 -4 , 6 -6 ,..., 6 -9 are formed of a thick film or a thin film of gold, silver, or the like.
3 -1 ,..., 3 -10 are plated with Ni, solder, or the like. Glass, resin, or the like is used as the protective film 7.

この実施例ネットワーク抵抗器1を配線基板8に実装
する場合、第2図に示すように、配線回路基板8に設け
られる配線パッド9-1、9-2、…、9-10にネットワーク抵
抗器1の端子部3-1、3-2、…、3-10が対応するように配
置し、各パッドと、端子部をハンダ付けすることにな
る。この場合、9-5、9-10がコモン用パッド電極であ
り、その他のパッド9-1、…、9-4、及び9-6、…、9-10
は、個別用のパッド電極である。
When the network resistor 1 of this embodiment is mounted on a wiring board 8, as shown in FIG. 2, the network resistors are mounted on wiring pads 9-1 , 9-2 ,..., 9-10 provided on the wiring circuit board 8. 1 of the terminal portion 3 -1, 3 -2, ..., 3 -10 are arranged so as to correspond, and each pad, so that soldering the terminal portions. In this case, 9 -5 and 9 -10 are pad electrodes for common, and the other pads 9 -1 , ..., 9 -4 , and 9 -6 , ..., 9 -10
Is a pad electrode for individual use.

今、第2図に示す状態、つまり端子部3-5と、パッド
部9-5が対応する状態に対し、ネットワーク抵抗器1が1
80゜逆に配線回路基板8上に搭載された場合に、配線パ
ッド9-5に対し、端子部3-10が対応してハンダ付けされ
ることになるが、この場合、端子部3-5と3-10がともに
コモン端子として導体パターン部より共通接続されてい
るので、何ら支障なく、誤配線を生ずることもなく、し
たがってネットワーク抵抗器1を実装する場合、方向を
考慮する必要がない。また、従来のネットワーク抵抗器
であれば、自動実装において、方向が違う場合に、180
゜方向を変えて載置する必要があるが、この実施例ネッ
トワークでは、最大90゜の角度変更によって適正な位置
にネットワークを配置することができ、非常に便利であ
る。
Now, the state shown in FIG. 2, i.e. the terminal portion 3 -5, to state that the pad portion 9 -5 corresponds, resistor networks 1 1
When mounted on the printed circuit board 8 in reverse, the terminals 3-10 are soldered to the wiring pads 9-5 . In this case, the terminals 3-5 And 3-10 are commonly connected as common terminals from the conductor pattern portion, so that there is no problem and no erroneous wiring occurs. Therefore, when mounting the network resistor 1, there is no need to consider the direction. In the case of conventional network resistors, if the direction is different in automatic mounting, 180
必要 It is necessary to change the direction of the network, but in this embodiment, the network can be arranged at an appropriate position by changing the angle up to 90 °, which is very convenient.

なお、第2図において、コモン端子部3-10は、ダミー
ランド電極9-10に接続されているが、ダミーランド電極
9-10から別の回路へ導体パターンを形成し、導体ライン
4をジャンパ線として利用してもよい。
In the second view, the common terminal 3 -10 has been connected to the dummy land electrodes 9 -10, the dummy land electrodes
A conductor pattern may be formed from 9 -10 to another circuit, and the conductor line 4 may be used as a jumper line.

この実施例ネットワーク抵抗器は、デジタル信号回路
のプルアップ、プルダウン抵抗として使用されることが
多いが、第6図に示すように、端子電極9-6、9-7、…、
9-10の間バスライン10-1、…、10-5を通すことにより、
容易にパターンが形成される。また、第5図は、この発
明の他の実施例を示すネットワーク抵抗器の概略図であ
る。第5図において、第1図と、同一番号を付したもの
は、同一のものを示している。
The network resistor of this embodiment is often used as a pull-up / pull-down resistor of a digital signal circuit, but as shown in FIG. 6, the terminal electrodes 9 -6 , 9 -7,.
By passing bus lines 10 -1 , ..., 10 -5 during 9 -10
A pattern is easily formed. FIG. 5 is a schematic view of a network resistor showing another embodiment of the present invention. In FIG. 5, the same reference numerals as in FIG. 1 denote the same components.

この実施例をネットワーク抵抗器では、第1図と同様
に抵抗膜層5-1、…、5-4、5-6、…、5-9がそれぞれ個別
端子部3-1、…、3-4、3-6、…、3-9とコモン用の導体パ
ターン4間にそれぞれ接続されており、基板2の上面に
構成されている。これに対し、抵抗膜層11-1、11-2
…、11-4及び11-6、…、11-9は、基板言2の裏面におい
て、一方は個別電極3-1、3-2、…、3-4、3-6、…、3-9
にそれぞれ接続されるとともに、共通的にコモン端子部
3-5と3-10に接続されている。そして、この実施例で
は、3-5の端子部をVcc用、3-10をグランド用として使用
することにより、ターミネータ回路として構成すること
ができる。
The resistor networks this embodiment, FIG. 1 as well as the resistance film layer 5-1, ..., 5 -4, 5 -6, ..., 5 -9 each individual terminal unit 3-1, ..., 3 - 4 , 3 -6 ,..., 3 -9 and the common conductor pattern 4, respectively, and are formed on the upper surface of the substrate 2. On the other hand, the resistance film layers 11 -1 , 11 -2 ,
..., 11 -4 and 11 -6, ..., 11 -9, in the back surface of the substrate words 2, one individual electrode 3-1, 3-2, ..., 3 -4, 3-6, ..., 3 - 9
To the common terminal
Connected to 3-5 and 3-10 . Then, in this embodiment, 3 -5 terminal portion for Vcc of, by using 3 -10 for the ground, can be configured as a terminator circuit.

なお、上記実施例では、抵抗体はいずれも8素子であ
るが、4素子あるいは16素子等、抵抗素子数は適宜必要
に応じて変更することができる。
In the above embodiment, each of the resistors has eight elements. However, the number of resistance elements such as four elements or sixteen elements can be appropriately changed as needed.

また、上記従来例と本願発明の実施例について、従来
例は、凹型の端子部を示し、実施例は、凸型の端子部に
ついて図示してあるが、本願発明において、これらはい
ずれの形状であってもよいこと言うまでもない。
Further, with respect to the above conventional example and the embodiment of the present invention, the conventional example shows a concave terminal portion, and the embodiment shows a convex terminal portion. Needless to say, it may be.

また、上記実施例は、複数の端子部と、共通端子部間
にそれぞれ抵抗膜層が形成される場合のネットワーク抵
抗器について説明したが、この発明はこれに限ることな
く、個別電極端子部と、コモン電極端子部間に誘電体膜
層を形成するコンデンサアレイ等にも適用できる。
Further, in the above embodiment, the network resistor in the case where the resistance film layer is formed between the plurality of terminal portions and the common terminal portion has been described. However, the present invention is not limited to this, and the individual electrode terminal portion and Also, the present invention can be applied to a capacitor array or the like in which a dielectric film layer is formed between common electrode terminals.

(ヘ)発明の効果 この発明によれば、コモン電極用導体パターンの端子
部が導体パターン部で共通に接続されると共に、基板の
二辺の逆の端部から等距離の位置に配置されるので、つ
まり端子部が基板の対角線上に位置するので、電子部品
の実装方向が180゜ずれて逆の状態になっても、誤配線
となることはなく、搭載方向が正逆いずれの方向でも誤
配線が生じす、非常に取扱いが便利となる。
(F) Effects of the Invention According to the present invention, the terminal portions of the conductor pattern for the common electrode are commonly connected by the conductor pattern portion, and are arranged at the same distance from the opposite ends of the two sides of the substrate. Therefore, since the terminals are located on the diagonal line of the board, even if the mounting direction of the electronic components is shifted by 180 ° and is reversed, there is no erroneous wiring, and the mounting direction can be either forward or reverse. Erroneous wiring occurs and handling becomes very convenient.

これに関連して、電子部品を実装する場合に、たとえ
ば角度がずれていても、従来の場合は180゜の修正が必
要であるが、本発明においては90゜以内の修正で済む。
In connection with this, when mounting electronic components, for example, even if the angle is shifted, a correction of 180 ° is required in the conventional case, but in the present invention, a correction of 90 ° or less is sufficient.

又、基板が四隅に角部を有しているので、例えば回路
基板等に実装する場合、周知のチップ抵抗等のチップ部
品で行われるのと同様に、角部を画像認識して容易に自
動実装できる。
Also, since the substrate has corners at four corners, for example, when mounting on a circuit board or the like, the corners are image-recognized and automatically automated in the same way as with a well-known chip component such as a chip resistor. Can be implemented.

更には、画実装用タイプであるため、例えばDIP(デ
ュアル・インライン・パッケージ)に比べて、基板の高
密度化を図ることができる。
Furthermore, since it is an image mounting type, the density of the substrate can be increased as compared with, for example, a DIP (dual in-line package).

【図面の簡単な説明】[Brief description of the drawings]

第1図は、この発明の一実施例を示すネットワーク抵抗
器の概略構成図、第2図は、同実施例ネットワーク抵抗
器を回路基板に実装する場合の説明図、第3図は、同実
施例ネットワーク抵抗器のパターン配置の一例を示す
図、第4図は、同実施例ネットワーク抵抗器の第3図の
A−A線で切断した断面図、第5図は、この発明の他の
実施例を示すネットワーク抵抗器の概略構成図、第6図
は、第1図に示した実施例ネットワーク抵抗器をデジタ
ル回路のプルダウンあるいはプルアップ抵抗とする場合
のバスライン配置パターンを示す図、第7図は、従来の
ネットワーク抵抗器の概略構成図、第8図は、同従来の
ネットワーク抵抗器を回路基板に実装する場合の説明図
である。 1:ネットワーク抵抗器、 2:基板、 3-1・3-2・…・3-4・3-6・…・3-9:個別用の端子部、 3-5・3-10:コモン用の端子部、 4:コモン用の導体パターン、 5-1・…・5-4・5-6・…・5-9:抵抗膜層、 6-1・…・6-4・6-6・…・6-9:個別用の導体パターン、 7:保護膜。
FIG. 1 is a schematic configuration diagram of a network resistor showing one embodiment of the present invention, FIG. 2 is an explanatory diagram of a case where the network resistor is mounted on a circuit board, and FIG. FIG. 4 shows an example of a pattern arrangement of a network resistor, FIG. 4 is a cross-sectional view of the network resistor taken along line AA in FIG. 3, and FIG. 5 is another embodiment of the present invention. FIG. 6 is a schematic configuration diagram of a network resistor showing an example. FIG. 6 is a diagram showing a bus line arrangement pattern when the network resistor of the embodiment shown in FIG. 1 is used as a pull-down or pull-up resistor of a digital circuit. FIG. 1 is a schematic configuration diagram of a conventional network resistor, and FIG. 8 is an explanatory diagram when the conventional network resistor is mounted on a circuit board. 1: Network resistor, 2: Board, 3-1 , 3-2 , ..., 3-4 , 3-6 , ..., 3-9 : Individual terminal, 3-5 , 3-10 : Common terminal portion of the 4: conductor pattern for the common, 5-1, ..., 5 -4-5-6, ..., 5 -9: resistive film layer, 6-1, ..., 6-4, 6 -6 - … 6-9 : Individual conductor pattern, 7: Protective film.

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 実開 昭57−78636(JP,U) 実開 昭63−70107(JP,U) 実開 平3−32403(JP,U) 実開 平3−92006(JP,U) 実開 平2−92905(JP,U) ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A 57-78636 (JP, U) JP-A 63-70107 (JP, U) JP-A 3-32403 (JP, U) JP-A 3- 92006 (JP, U) Hikaru 2-92905 (JP, U)

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】基板上に、端子部を含むコモン電極用導体
パターンと複数個の端子部を含む個別電極用導体パター
ンが形成され、コモン電極用導体パターンと各個別電極
用導体パターン間に抵抗膜層及び/又は誘電体膜層が電
気的に接続され、各導体パターンの端子部が露出して、
前記基板の相対する二辺の辺縁にそれぞれ等間隔におい
て配置される面実装用ネットワーク型電子部品におい
て、 前記基板は四隅に角部を有し、前記コモン電極用導体パ
ターンは、少なくとも2個の端子部と、この端子部を共
通に接続する導体パターン部とを有し、これら端子部を
互いに前記二辺の逆の端部から等距離の位置に配置して
なることを特徴とする面実装用ネットワーク型電子部
品。
1. A conductor pattern for a common electrode including a terminal portion and a conductor pattern for an individual electrode including a plurality of terminal portions are formed on a substrate, and a resistance between the common electrode conductor pattern and each of the individual electrode conductor patterns is formed. The film layer and / or the dielectric film layer are electrically connected, and the terminal portions of each conductor pattern are exposed,
In the surface-mounted network-type electronic component arranged at equal intervals on two opposite sides of the substrate, the substrate has corners at four corners, and the common electrode conductor pattern has at least two Surface mounting, comprising: a terminal portion; and a conductor pattern portion commonly connecting the terminal portions, wherein the terminal portions are arranged at equal distances from opposite ends of the two sides. Network type electronic parts.
JP2293097A 1990-10-29 1990-10-29 Network type electronic components for surface mounting Expired - Lifetime JP2633721B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2293097A JP2633721B2 (en) 1990-10-29 1990-10-29 Network type electronic components for surface mounting

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2293097A JP2633721B2 (en) 1990-10-29 1990-10-29 Network type electronic components for surface mounting

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP7327646A Division JPH08213201A (en) 1995-12-15 1995-12-15 Surface-mounting type chip network resistor

Publications (2)

Publication Number Publication Date
JPH04165603A JPH04165603A (en) 1992-06-11
JP2633721B2 true JP2633721B2 (en) 1997-07-23

Family

ID=17790386

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2293097A Expired - Lifetime JP2633721B2 (en) 1990-10-29 1990-10-29 Network type electronic components for surface mounting

Country Status (1)

Country Link
JP (1) JP2633721B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3885965B2 (en) 2002-03-25 2007-02-28 箕輪興亜株式会社 Surface mount chip network components

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6020923Y2 (en) * 1980-10-29 1985-06-22 株式会社村田製作所 CR circuit element
JPS61142402U (en) * 1985-02-23 1986-09-03

Also Published As

Publication number Publication date
JPH04165603A (en) 1992-06-11

Similar Documents

Publication Publication Date Title
US6727798B2 (en) Flip chip resistor and its manufacturing method
US4860166A (en) Integrated circuit termination device
US4785141A (en) Wiring structure of termination circuit
JP2633721B2 (en) Network type electronic components for surface mounting
EP1104225B1 (en) Surface mounting component and mounted structure of surface mounting component
JP3983392B2 (en) Chip type parts
JPH0963805A (en) Square chip resistor
JP2969977B2 (en) Multiple chip parts
JP3216373B2 (en) Chip type capacitor network components
JP2563859B2 (en) Surface mount hybrid IC terminal structure
JP2932728B2 (en) Chip-type network electronic components
JP3136760B2 (en) Chip type three-terminal capacitor
JPH08213201A (en) Surface-mounting type chip network resistor
JP2528436B2 (en) Manufacturing method of circuit board device
JPH08779Y2 (en) Multilayer printed board
JPS62132396A (en) Mounting of chip parts
JPH06350025A (en) Semiconductor device
JPH071845Y2 (en) Integrated circuit package
JPS6381901A (en) Chip resistor
JPH0350616Y2 (en)
JPS6318688A (en) Ceramic package
JPS5956701A (en) Chip resistor
JP2003109802A (en) Rectangular chip resistor and its manufacturing method
JPH08162310A (en) Chip type resistance network
JPH0512860B2 (en)