JP2629236B2 - 半導体基板の熱処理方法 - Google Patents
半導体基板の熱処理方法Info
- Publication number
- JP2629236B2 JP2629236B2 JP2253488A JP2253488A JP2629236B2 JP 2629236 B2 JP2629236 B2 JP 2629236B2 JP 2253488 A JP2253488 A JP 2253488A JP 2253488 A JP2253488 A JP 2253488A JP 2629236 B2 JP2629236 B2 JP 2629236B2
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial layer
- heat treatment
- znse
- semiconductor
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Led Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体基板の熱処理方法に関し、特に、化
合物半導体のエピタキシャル層にイオン注入された不純
物の電気的活性化のための熱処理に適用して好適なもの
である。
合物半導体のエピタキシャル層にイオン注入された不純
物の電気的活性化のための熱処理に適用して好適なもの
である。
本発明による半導体基板の熱処理方法は、伝導性基板
上に形成された半導体エピタキシャル層に不純物をイオ
ン注入した後、上記半導体エピタキシャル層の厚さ方向
に電位勾配を形成した状態で熱処理を行うようにしてい
る。これによって、半導体エピタキシャル層中の点欠陥
密度の低減を図ることができる。
上に形成された半導体エピタキシャル層に不純物をイオ
ン注入した後、上記半導体エピタキシャル層の厚さ方向
に電位勾配を形成した状態で熱処理を行うようにしてい
る。これによって、半導体エピタキシャル層中の点欠陥
密度の低減を図ることができる。
従来より、例えばZnSeやGaAsのような化合物半導体に
不純物をイオン注入した後には、この注入不純物の電気
的活性化のために、不活性ガス中またはこの化合物半導
体の構成元素の雰囲気中で熱処理（アニール）が行われ
ている。
不純物をイオン注入した後には、この注入不純物の電気
的活性化のために、不活性ガス中またはこの化合物半導
体の構成元素の雰囲気中で熱処理（アニール）が行われ
ている。
しかしながら、上述の従来の熱処理方法を使用した場
合には、高温で熱平衡状態を経るため、熱処理後の化合
物半導体中の空孔等の点欠陥密度が高くなってしまう。
特に、不純物を高濃度にイオン注入した場合には、不純
物と点欠陥との複合体が生成されるため、結晶性の劣化
が生じたり、伝導型等の物性の制御が困難である等の問
題があった。
合には、高温で熱平衡状態を経るため、熱処理後の化合
物半導体中の空孔等の点欠陥密度が高くなってしまう。
特に、不純物を高濃度にイオン注入した場合には、不純
物と点欠陥との複合体が生成されるため、結晶性の劣化
が生じたり、伝導型等の物性の制御が困難である等の問
題があった。
従って本発明の目的は、半導体エピタキシャル層中の
点欠陥密度の低減を図ることができる半導体基板の熱処
理方法を提供することにある。
点欠陥密度の低減を図ることができる半導体基板の熱処
理方法を提供することにある。
本発明は、伝導性基板（例えばGaAs基板１）上に形成
された半導体エピタキシャル層（例えばZnSeエピタキシ
ャル層２）に不純物イオン注入した後、半導体エピタキ
シャル層の厚さ方向に電位勾配を形成した状態で熱処理
を行うようにした半導体基板の熱処理方法である。
された半導体エピタキシャル層（例えばZnSeエピタキシ
ャル層２）に不純物イオン注入した後、半導体エピタキ
シャル層の厚さ方向に電位勾配を形成した状態で熱処理
を行うようにした半導体基板の熱処理方法である。
上記した手段によれば、半導体エピタキシャル層の厚
さ方向に電位勾配すなわち電界が存在することにより、
熱処理時に注入不純物が電気的に活性化されることによ
り発生するキャリアは半導体エピタキシャル層から移動
し、このため熱処理時における半導体エピタキシャル層
中のキャリア密度は小さくなる。従って、キャリアの存
在に起因する自己補償効果による空孔の生成を抑制する
ことができる。また、イオン化された空孔も同様に半導
体エピタキシャル層から移動する。この結果、空孔や不
純物−空孔複合体の密度が減少するので、半導体エピタ
キシャル層中の点欠陥密度の低減を図ることができる。
さ方向に電位勾配すなわち電界が存在することにより、
熱処理時に注入不純物が電気的に活性化されることによ
り発生するキャリアは半導体エピタキシャル層から移動
し、このため熱処理時における半導体エピタキシャル層
中のキャリア密度は小さくなる。従って、キャリアの存
在に起因する自己補償効果による空孔の生成を抑制する
ことができる。また、イオン化された空孔も同様に半導
体エピタキシャル層から移動する。この結果、空孔や不
純物−空孔複合体の密度が減少するので、半導体エピタ
キシャル層中の点欠陥密度の低減を図ることができる。
以下、本発明の一実施例について図面を参照しながら
説明する。この実施例は、GaAs基板上に形成されたZnSe
エピタキシャル層の熱処理に本発明を適用した実施例で
ある。
説明する。この実施例は、GaAs基板上に形成されたZnSe
エピタキシャル層の熱処理に本発明を適用した実施例で
ある。
本実施例においては、第３図に示すように、まず例え
ばｎ型で伝導性のGaAs基板１の一方の主面に例えばアン
ドープのZnSeエピタキシャル層２を例えば分子線エピタ
キシー（MBE）法によりエピタキシャル成長させる。こ
のGaAs基板１の厚さは例えば300μｍであり、ZnSeエピ
タキシャル層２の厚さは例えば２μｍである。次に、こ
のZnSeエピタキシャル層２に例えばＮのようなZnSeに対
するｐ型不純物を例えばエネルギー200keV、ドーズ量３
×1012〜１×1014/cm2の条件でイオン注入する（不純物
が注入された領域に点描を付す）。なお、ZnSeに対する
ｐ型不純物としては、Ｎの他にLi、Na、Ｐ、As等を用い
ることができる。次に、GaAs基板１の他方の主面に例え
ばInのような金属の電極３を形成した後、アロイを行う
ことによりGaAs基板１にオーミックコンタクトさせる。
ばｎ型で伝導性のGaAs基板１の一方の主面に例えばアン
ドープのZnSeエピタキシャル層２を例えば分子線エピタ
キシー（MBE）法によりエピタキシャル成長させる。こ
のGaAs基板１の厚さは例えば300μｍであり、ZnSeエピ
タキシャル層２の厚さは例えば２μｍである。次に、こ
のZnSeエピタキシャル層２に例えばＮのようなZnSeに対
するｐ型不純物を例えばエネルギー200keV、ドーズ量３
×1012〜１×1014/cm2の条件でイオン注入する（不純物
が注入された領域に点描を付す）。なお、ZnSeに対する
ｐ型不純物としては、Ｎの他にLi、Na、Ｐ、As等を用い
ることができる。次に、GaAs基板１の他方の主面に例え
ばInのような金属の電極３を形成した後、アロイを行う
ことによりGaAs基板１にオーミックコンタクトさせる。
次に第１図に示すように、このGaAs基板１上にZnSeエ
ピタキシャル層２を形成したもの二枚をそれぞれのZnSe
エピタキシャル層２の表面同士が密着するように重ね合
わせる。このようにZnSeエピタキシャル層２の表面同士
を密着させるのは、後に行う熱処理時にこのZnSeエピタ
キシャル層２の表面からZnやSeおよび注入不純物が蒸発
するのを防止するためである。この後、各GaAs基板１に
形成された電極３間に電圧Ｅを印加する。この時のGaAs
基板１及びZnSeエピタキシャル層２の厚さ方向の電位分
布は第２図に示すようになる。この場合、GaAs基板１の
抵抗が低いため、電圧Ｅは実質的にZnSeエピタキシャル
層２にのみかかる。この結果、これらのZnSeエピタキシ
ャル層２の厚さ方向には電位勾配すなわち電界が存在す
る。上記電圧Ｅは、上述のようにGaAs基板１の厚さが30
0μｍ、ZnSeエピタキシャル層２の厚さが２μｍの場
合、例えば0.1〜20Vである。この0.1Vという下限は、後
述の熱処理時にZnSeエピタキシャル層２からキャリアや
イオン化された空孔を移動させるために必要な値であ
り、20Vという上限は、電圧の突き抜けを防止するため
に必要な値である。
ピタキシャル層２を形成したもの二枚をそれぞれのZnSe
エピタキシャル層２の表面同士が密着するように重ね合
わせる。このようにZnSeエピタキシャル層２の表面同士
を密着させるのは、後に行う熱処理時にこのZnSeエピタ
キシャル層２の表面からZnやSeおよび注入不純物が蒸発
するのを防止するためである。この後、各GaAs基板１に
形成された電極３間に電圧Ｅを印加する。この時のGaAs
基板１及びZnSeエピタキシャル層２の厚さ方向の電位分
布は第２図に示すようになる。この場合、GaAs基板１の
抵抗が低いため、電圧Ｅは実質的にZnSeエピタキシャル
層２にのみかかる。この結果、これらのZnSeエピタキシ
ャル層２の厚さ方向には電位勾配すなわち電界が存在す
る。上記電圧Ｅは、上述のようにGaAs基板１の厚さが30
0μｍ、ZnSeエピタキシャル層２の厚さが２μｍの場
合、例えば0.1〜20Vである。この0.1Vという下限は、後
述の熱処理時にZnSeエピタキシャル層２からキャリアや
イオン化された空孔を移動させるために必要な値であ
り、20Vという上限は、電圧の突き抜けを防止するため
に必要な値である。
次に、上述のように各GaAs基板１の電極３間に電圧Ｅ
を印加した状態で所定時間熱処理を行った後、この電圧
Ｅを印加したままの状態で室温に冷却する。上記熱処理
温度は、例えば300〜550℃とする。この300℃という下
限は注入不純物の電気的活性化のために必要な温度であ
り、550℃という上限は、ZnSeエピタキシャル層２の結
晶がこわれるのを防止するために必要な温度である。
を印加した状態で所定時間熱処理を行った後、この電圧
Ｅを印加したままの状態で室温に冷却する。上記熱処理
温度は、例えば300〜550℃とする。この300℃という下
限は注入不純物の電気的活性化のために必要な温度であ
り、550℃という上限は、ZnSeエピタキシャル層２の結
晶がこわれるのを防止するために必要な温度である。
本実施例によれば、上述のようにZnSeエピタキシャル
層２の厚さ方向に電位勾配すなわち電界を存在させた状
態で熱処理を行っているので、次のような利点がある。
すなわち、ZnSeエピタキシャル層２の厚さ方向に電界が
存在することにより、熱処理時に注入不純物が電気的に
活性化されることにより発生するキャリア（ホール）は
ZnSeエピタキシャル層２から移動し、このため熱処理時
におけるZnSeエピタキシャル層２中のキャリア密度は小
さくなる。従って、キャリアの存在に起因する自己補償
効果による空孔の生成を抑制することができる。また、
イオン化された空孔も同様にZnSeエピタキシャル層２か
ら移動する。本実施例においては、熱処理後には上述の
ように電圧Ｅを印加したままの状態で室温に冷却してい
るので、この空孔が存在しない状態が室温まで保持され
る。この結果、熱処理後のZnSeエピタキシャル層２中の
空孔や不純物−空孔複合体の密度が減少するので、この
ZnSeエピタキシャル層２中の点欠陥密度の低減を図るこ
とができる。これによって、良質のZnSeエピタキシャル
層２を得ることができる。また、従来得ることが困難で
あったｐ型のZnSeエピタキシャル層２を得ることが可能
である。さらに、最大キャリア濃度の増大を図ることも
できる。
層２の厚さ方向に電位勾配すなわち電界を存在させた状
態で熱処理を行っているので、次のような利点がある。
すなわち、ZnSeエピタキシャル層２の厚さ方向に電界が
存在することにより、熱処理時に注入不純物が電気的に
活性化されることにより発生するキャリア（ホール）は
ZnSeエピタキシャル層２から移動し、このため熱処理時
におけるZnSeエピタキシャル層２中のキャリア密度は小
さくなる。従って、キャリアの存在に起因する自己補償
効果による空孔の生成を抑制することができる。また、
イオン化された空孔も同様にZnSeエピタキシャル層２か
ら移動する。本実施例においては、熱処理後には上述の
ように電圧Ｅを印加したままの状態で室温に冷却してい
るので、この空孔が存在しない状態が室温まで保持され
る。この結果、熱処理後のZnSeエピタキシャル層２中の
空孔や不純物−空孔複合体の密度が減少するので、この
ZnSeエピタキシャル層２中の点欠陥密度の低減を図るこ
とができる。これによって、良質のZnSeエピタキシャル
層２を得ることができる。また、従来得ることが困難で
あったｐ型のZnSeエピタキシャル層２を得ることが可能
である。さらに、最大キャリア濃度の増大を図ることも
できる。
第４図は、ｐ型不純物としてＮをイオン注入した後、
電圧Ｅとして1Vを印加した状態でN2雰囲気中において47
0℃で10分間熱処理を行ったZnSeエピタキシャル層２の
フォトルミネッセンススペクトルの一例を示す。また、
第５図は、電圧Ｅを印加しない状態で上述と同様な条件
で熱処理を行ったZnSeエピタキシャル層２のフォトルミ
ネッセンススペクトルの一例を示す。これらのフォトル
ミネッセンススペクトルは、励起光源としてHe−Cdレー
ザー（波長3250Å）を用いて得られたものであり、測定
温度は4Kである。これらのフォトルミネッセンススペク
トルにおいて、波長4500Å付近に現れるピークａ及び波
長4600Å付近に現れるピークｂは、バンド端近傍の発光
によるもので、これらのピークａ、ｂの強度が大きいほ
ど結晶性が良好であることを示す。また、波長5200Å付
近に現れるピークｃは、不純物−空孔複合体による発光
によるもので、このピークｃの強度が小さいほどこの不
純物−空孔複合体の濃度が小さいことを示す。
電圧Ｅとして1Vを印加した状態でN2雰囲気中において47
0℃で10分間熱処理を行ったZnSeエピタキシャル層２の
フォトルミネッセンススペクトルの一例を示す。また、
第５図は、電圧Ｅを印加しない状態で上述と同様な条件
で熱処理を行ったZnSeエピタキシャル層２のフォトルミ
ネッセンススペクトルの一例を示す。これらのフォトル
ミネッセンススペクトルは、励起光源としてHe−Cdレー
ザー（波長3250Å）を用いて得られたものであり、測定
温度は4Kである。これらのフォトルミネッセンススペク
トルにおいて、波長4500Å付近に現れるピークａ及び波
長4600Å付近に現れるピークｂは、バンド端近傍の発光
によるもので、これらのピークａ、ｂの強度が大きいほ
ど結晶性が良好であることを示す。また、波長5200Å付
近に現れるピークｃは、不純物−空孔複合体による発光
によるもので、このピークｃの強度が小さいほどこの不
純物−空孔複合体の濃度が小さいことを示す。
第４図と第５図とを比較すると、ピークｃの強度を基
準とした場合のピークｂの強度は第５図よりも第４図の
方が大きい。このことから、上述のようにZnSeエピタキ
シャル層２の厚さ方向に電界が存在する状態で熱処理を
行った場合には、電界が存在しない状態で熱処理を行っ
た場合に比べて、熱処理後のZnSeエピタキシャル層２の
結晶性は良好であり、不純物−空孔複合体の濃度も小さ
いことがわかる。
準とした場合のピークｂの強度は第５図よりも第４図の
方が大きい。このことから、上述のようにZnSeエピタキ
シャル層２の厚さ方向に電界が存在する状態で熱処理を
行った場合には、電界が存在しない状態で熱処理を行っ
た場合に比べて、熱処理後のZnSeエピタキシャル層２の
結晶性は良好であり、不純物−空孔複合体の濃度も小さ
いことがわかる。
以上、本発明の実施例につき具体的に説明したが、本
発明は、上述の実施例に限定されるものではなく、本発
明の技術的思想に基づく各種の変形が可能である。
発明は、上述の実施例に限定されるものではなく、本発
明の技術的思想に基づく各種の変形が可能である。
例えば、上述の実施例においては、２つのZnSeエピタ
キシャル層２の表面同士を密着させた状態で熱処理を行
っているが、例えば第６図に示すように、ZnSeエピタキ
シャル層２の上に注入不純物等の蒸発を防止するために
例えばSiO2膜のような絶縁膜４を形成し、さらにこの絶
縁膜４の上に電極５を形成して、この電極５と電極３と
の間に電圧Ｅを印加した状態で熱処理を行うことによっ
ても上述の実施例と同様な効果がある。また、上述の実
施例で用いたｎ型GaAs基板１の代わりにｐ型GaAs基板を
用いることが可能であることは勿論、例えばGe基板のよ
うな他の種類の伝導性基板を用いることが可能である。
さらに、本発明は、ZnTe、CdTe、ZnS、HgTe等のZnSe以
外のII−VI族化合物半導体のエピタキシャル層や、例え
ばGaAsのようなIII−Ｖ族化合物半導体のエピタキシャ
ル層、さらには他の種類の半導体エピタキシャル層の熱
処理を行う場合にも適用することが可能である。
キシャル層２の表面同士を密着させた状態で熱処理を行
っているが、例えば第６図に示すように、ZnSeエピタキ
シャル層２の上に注入不純物等の蒸発を防止するために
例えばSiO2膜のような絶縁膜４を形成し、さらにこの絶
縁膜４の上に電極５を形成して、この電極５と電極３と
の間に電圧Ｅを印加した状態で熱処理を行うことによっ
ても上述の実施例と同様な効果がある。また、上述の実
施例で用いたｎ型GaAs基板１の代わりにｐ型GaAs基板を
用いることが可能であることは勿論、例えばGe基板のよ
うな他の種類の伝導性基板を用いることが可能である。
さらに、本発明は、ZnTe、CdTe、ZnS、HgTe等のZnSe以
外のII−VI族化合物半導体のエピタキシャル層や、例え
ばGaAsのようなIII−Ｖ族化合物半導体のエピタキシャ
ル層、さらには他の種類の半導体エピタキシャル層の熱
処理を行う場合にも適用することが可能である。
本発明によれば、伝導性基板上に形成された半導体エ
ピタキシャル層に不純物をイオン注入した後、上記半導
体エピタキシャル層の厚さ方向に電位勾配を形成した状
態で熱処理を行うようにしているので、熱処理時に不純
物が電気的に活性化されることにより発生するキャリア
やイオン化された空孔を半導体エピタキシャル層から移
動させることができ、これによって半導体エピタキシャ
ル層中の点欠陥密度の低減を図ることができる。
ピタキシャル層に不純物をイオン注入した後、上記半導
体エピタキシャル層の厚さ方向に電位勾配を形成した状
態で熱処理を行うようにしているので、熱処理時に不純
物が電気的に活性化されることにより発生するキャリア
やイオン化された空孔を半導体エピタキシャル層から移
動させることができ、これによって半導体エピタキシャ
ル層中の点欠陥密度の低減を図ることができる。
第１図は本発明の一実施例による半導体基板の熱処理方
法を説明するための断面図、第２図は第１図に示すGaAs
基板及びZnSeエピタキシャル層の厚さ方向の電位分布を
示すグラフ、第３図は本発明の一実施例で用いる半導体
基板の熱処理方法を説明するための断面図、第４図はそ
の厚さ方向に電界が存在した状態で熱処理を行ったZnSe
エピタキシャル層のフォトルミネッセンススペクトルの
一例を示すグラフ、第５図はその厚さ方向に電界が存在
しない状態で熱処理を行ったZnSeエピタキシャル層のフ
ォトルミネッセンススペクトルの一例を示すグラフ、第
６図は本発明の変形例を示す断面図である。 図面における主要な符号の説明 1:GaAs基板、2:ZnSeエピタキシャル層、 ３、5:電極、4:絶縁膜。
法を説明するための断面図、第２図は第１図に示すGaAs
基板及びZnSeエピタキシャル層の厚さ方向の電位分布を
示すグラフ、第３図は本発明の一実施例で用いる半導体
基板の熱処理方法を説明するための断面図、第４図はそ
の厚さ方向に電界が存在した状態で熱処理を行ったZnSe
エピタキシャル層のフォトルミネッセンススペクトルの
一例を示すグラフ、第５図はその厚さ方向に電界が存在
しない状態で熱処理を行ったZnSeエピタキシャル層のフ
ォトルミネッセンススペクトルの一例を示すグラフ、第
６図は本発明の変形例を示す断面図である。 図面における主要な符号の説明 1:GaAs基板、2:ZnSeエピタキシャル層、 ３、5:電極、4:絶縁膜。
Claims (1)
- 【請求項１】伝導性基板上に形成された半導体エピタキ
シャル層に不純物をイオン注入した後、上記半導体エピ
タキシャル層の厚さ方向に電位勾配を形成した状態で熱
処理を行うようにしたことを特徴とする半導体基板の熱
処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2253488A JP2629236B2 (ja) | 1988-02-02 | 1988-02-02 | 半導体基板の熱処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2253488A JP2629236B2 (ja) | 1988-02-02 | 1988-02-02 | 半導体基板の熱処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01196838A JPH01196838A (ja) | 1989-08-08 |
| JP2629236B2 true JP2629236B2 (ja) | 1997-07-09 |
Family
ID=12085467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2253488A Expired - Fee Related JP2629236B2 (ja) | 1988-02-02 | 1988-02-02 | 半導体基板の熱処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2629236B2 (ja) |
-
1988
- 1988-02-02 JP JP2253488A patent/JP2629236B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01196838A (ja) | 1989-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Nishizawa et al. | Liquid phase epitaxy of GaP by a temperature difference method under controlled vapor pressure | |
| US4639275A (en) | Forming disordered layer by controlled diffusion in heterojunction III-V semiconductor | |
| Pankove et al. | Electroluminescence in GaN | |
| US3309553A (en) | Solid state radiation emitters | |
| RU2127478C1 (ru) | Сине-зеленый лазерный диод | |
| Destefanis | Ion implantation in Hg1− xCdxTe | |
| Pankove et al. | Photoluminescence of Zn‐implanted GaN | |
| JP2908815B2 (ja) | 少なくとも１．４電子ボルトの禁止帯幅を有する広禁止帯幅半導体の結晶のドーピング方法 | |
| US4904618A (en) | Process for doping crystals of wide band gap semiconductors | |
| US5818859A (en) | Be-containing II-VI blue-green laser diodes | |
| JP2629236B2 (ja) | 半導体基板の熱処理方法 | |
| Lim et al. | High p‐type doping of ZnSe using Li3N diffusion | |
| JP2676816B2 (ja) | 半導体基板の熱処理方法 | |
| JPH0728097B2 (ja) | 半導体レ−ザ | |
| JPH0831620B2 (ja) | 半導体発光装置 | |
| JPH0992930A (ja) | 半導体装置 | |
| JP4060438B2 (ja) | 低転位密度の薄膜成長法 | |
| KR100459579B1 (ko) | 베릴륨을함유한ⅱ-ⅵ족청색-녹색레이저다이오드 | |
| JP2993654B2 (ja) | 電極構造 | |
| Sakurai et al. | Impurity Distribution in ZnSe p‐n Junctions Prepared by Ga Diffusion in p‐Type ZnSe | |
| JPS59172278A (ja) | ＺｎＳｅ多色発光素子 | |
| JPH03283578A (ja) | 半導体結晶の製造方法 | |
| JPH09153639A (ja) | 光起電力型赤外線受光素子とその製造方法 | |
| Kobayashi et al. | Modulation‐doped ZnSe: Mn dc thin‐film electroluminescent devices | |
| JPS60143680A (ja) | Ｍｉｓ型発光ダイオ−ド |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |