JP2628072B2 - Liquid crystal display device and manufacturing method thereof - Google Patents

Liquid crystal display device and manufacturing method thereof

Info

Publication number
JP2628072B2
JP2628072B2 JP18299088A JP18299088A JP2628072B2 JP 2628072 B2 JP2628072 B2 JP 2628072B2 JP 18299088 A JP18299088 A JP 18299088A JP 18299088 A JP18299088 A JP 18299088A JP 2628072 B2 JP2628072 B2 JP 2628072B2
Authority
JP
Japan
Prior art keywords
film
transparent
electrode
semiconductor
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18299088A
Other languages
Japanese (ja)
Other versions
JPH0233131A (en
Inventor
隆 鈴木
秋男 三村
大 渡辺
悦子 木村
洋 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP18299088A priority Critical patent/JP2628072B2/en
Publication of JPH0233131A publication Critical patent/JPH0233131A/en
Application granted granted Critical
Publication of JP2628072B2 publication Critical patent/JP2628072B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はMIS(金属−絶縁物−半導体)トランジスタ
アレイを用いたディスプレイのためのアクティブマトリ
クス基板に関するものである。
Description: TECHNICAL FIELD The present invention relates to an active matrix substrate for a display using an MIS (metal-insulator-semiconductor) transistor array.

(従来の技術) 従来のアクティブマトリクスを用いたディスプレイパ
ネルの1セル分の回路図を第5図に示す。同図におい
て、走査線65は薄膜トランジスタ(TFT)52のゲートに
接続されており、TFT52がオンされると信号線61の信号
は、電荷保持容量53、信号線61と走査線65との交差部分
に設けられた電荷保持容量55、および信号線61とGND線
との交差部分に設けられた電荷保持容量56に電荷として
蓄積される。信号線61からの信号は、再びデータが書込
まれるまで、この容量53,55,56により保持され、同時に
液晶54を駆動する。ここでVcは共通電極信号である。
(Prior Art) FIG. 5 shows a circuit diagram of one cell of a display panel using a conventional active matrix. In the figure, a scanning line 65 is connected to a gate of a thin film transistor (TFT) 52, and when the TFT 52 is turned on, a signal of a signal line 61 is changed to a charge storage capacitor 53, an intersection of the signal line 61 and the scanning line 65. Are stored as electric charges in the charge holding capacitance 55 provided in the first and second and the charge holding capacitance 56 provided in the intersection of the signal line 61 and the GND line. The signal from the signal line 61 is held by the capacitors 53, 55, and 56 until the data is written again, and simultaneously drives the liquid crystal 54. Here, Vc is a common electrode signal.

第6図は従来のアクティブマトリクス基板の1セル分
の構造を示した平面図であり、第7図は第6図のC−D
線断面図である。前記TFT52と電荷保持容量53の構造は
特開昭62−148929号公報に記載されている。
FIG. 6 is a plan view showing the structure of one cell of a conventional active matrix substrate, and FIG. 7 is a CD of FIG.
It is a line sectional view. The structures of the TFT 52 and the charge storage capacitor 53 are described in JP-A-62-148929.

TFT52は、基板1上にゲート電極8を形成した後ゲー
ト絶縁膜74を全面に形成し、さらにトランジスタ52の能
動領域となる半導体層63を形成する逆スタガ構造であ
り、電荷保持容量53は、基板1上に形成された共通電極
9を上方に、絶縁膜74を介して画素電極64を配置した構
造である。
The TFT 52 has an inverted staggered structure in which a gate electrode 8 is formed on a substrate 1, a gate insulating film 74 is formed on the entire surface, and a semiconductor layer 63 which is an active region of the transistor 52 is further formed. The pixel electrode 64 is arranged above the common electrode 9 formed on the substrate 1 with an insulating film 74 interposed therebetween.

この従来構造の作成プロセスでは、ゲート電極8及び
共通電極9を形成するためのホト・エッチング、半導体
層63を形成するためのホト・エッチング、および画素電
極64及び信号線61を形成するためのホト・エッチング
と、計3回のホト・エッチングでTFT52及び電荷保持容
量53が形成される。
In the manufacturing process of this conventional structure, photo etching for forming the gate electrode 8 and the common electrode 9, photo etching for forming the semiconductor layer 63, and photo etching for forming the pixel electrode 64 and the signal line 61 are performed. The TFT 52 and the charge storage capacitor 53 are formed by etching and photo etching three times in total.

また、実際にこの基板をアクティブマトリクス基板と
して用いる場合は、絶縁膜74の下に形成されたゲート電
極8及び共通電極9を外部配線と電気的に接続するため
に、絶縁膜74にコンタクトホールを開けなければなら
ず、計4回のホト・エッチング工程が必要となる。
When this substrate is actually used as an active matrix substrate, a contact hole is formed in the insulating film 74 to electrically connect the gate electrode 8 and the common electrode 9 formed under the insulating film 74 to external wiring. Must be opened, requiring a total of four photo-etching steps.

(発明が解決しようとする課題) 上記した従来技術は、ホト・エッチング工程が多いた
めに製造工程が複雑であり、これが歩留りを向上させる
うえでの大きな障害となっていた。
(Problems to be Solved by the Invention) In the above-mentioned conventional technology, the manufacturing process is complicated due to many photo-etching processes, and this has been a major obstacle in improving the yield.

本発明は、上記した問題を解決し、ホト・エッチング
工程数を減じ、歩留りを向上させることが可能な半導体
装置およびその製造方法を提供することにある。
An object of the present invention is to provide a semiconductor device capable of solving the above-mentioned problems, reducing the number of photo-etching steps, and improving the yield, and a method for manufacturing the same.

(課題を解決するための手段) 上記した問題点を解決するために、本発明は、絶縁性
基板の主表面に互いに近接して配置された薄膜半導体素
子およびコンデンサ部からなる半導体装置において、 絶縁性基板の主表面に透明導電膜を形成し、その後、
該透明導電膜をパターニングして前記薄膜半導体素子の
信号線および前記コンデンサ部の共通電極を形成し、そ
の後、前記絶縁性基板、信号線、および下側電極の表面
に、半導体薄膜、絶縁膜、および導電膜を積層し、その
後、前記半導体薄膜、絶縁膜、および導電膜を同形状に
エッチングして前記薄膜半導体素子および透明電極コン
デンサを形成するようにした点に特徴がある。
(Means for Solving the Problems) In order to solve the above-mentioned problems, the present invention relates to a semiconductor device including a thin film semiconductor element and a capacitor portion arranged close to each other on a main surface of an insulating substrate. Forming a transparent conductive film on the main surface of the conductive substrate,
The transparent conductive film is patterned to form a signal line of the thin film semiconductor element and a common electrode of the capacitor portion, and then, on the surface of the insulating substrate, the signal line, and the lower electrode, a semiconductor thin film, an insulating film, And a conductive film are laminated, and thereafter, the semiconductor thin film, the insulating film, and the conductive film are etched into the same shape to form the thin film semiconductor element and the transparent electrode capacitor.

(作用) このような構成によれば、ホト・エッチング工程が、
薄膜半導体素子の信号線および前記コンデンサ部の共
通電極の形成するためのエッチング、前記半導体薄
膜、絶縁膜、および導電膜を同形状に形成するためのエ
ッチング、の2回となる。
(Operation) According to such a configuration, the photo-etching step
Etching for forming the signal line of the thin film semiconductor element and the common electrode of the capacitor portion and etching for forming the semiconductor thin film, the insulating film, and the conductive film in the same shape are performed twice.

さらに、上記した構成によれば、薄膜半導体素子のゲ
ート電極およびコンデンサ部の共通電極が表面に露出し
た構造となるため、これらを外部配線と接続させるスル
ーホールを開孔するためのホト・エッチング工程を省略
することができるようになり、製造歩留まりを向上させ
ることができると共に、製造コストをも削減することが
できるようになる。
Further, according to the above configuration, since the gate electrode of the thin film semiconductor element and the common electrode of the capacitor portion are exposed on the surface, a photo-etching step for opening through holes for connecting these to external wiring is provided. Can be omitted, the production yield can be improved, and the production cost can be reduced.

(実施例) 以下に、本発明の実施例を図面を用いて説明する。Example An example of the present invention will be described below with reference to the drawings.

第3図は本発明を適用したアクティブマトリックス基
板を構成するTFT1セル分の構造を示した平面図、第2図
はその回路図であり、前記と同一の符号は同一または同
等部分を表わしている。
FIG. 3 is a plan view showing a structure of one TFT constituting an active matrix substrate to which the present invention is applied, and FIG. 2 is a circuit diagram thereof. The same reference numerals as those described above denote the same or equivalent parts. .

第2図において、回路の基本的な動作、たとえばデー
タの書込み方法、および電荷の保持方法等は前記第5図
に関して説明した従来技術と同じである。
In FIG. 2, the basic operation of the circuit, for example, the method of writing data, the method of retaining charges, and the like are the same as those of the prior art described with reference to FIG.

第1図は第3図のA−B線での断面図である。 FIG. 1 is a cross-sectional view taken along line AB in FIG.

同図において、透明絶縁性基板1の表面には信号線61
および画素電極64が透明導電膜によって形成されてい
る。
In the figure, a signal line 61 is provided on the surface of a transparent insulating substrate 1.
The pixel electrode 64 is formed of a transparent conductive film.

さらに、透明絶縁性基板1の表面に接し、かつ前記信
号線61および画素電極64の一部を覆う領域、および画素
電極64の表面には、それぞれTFTのチャネルとなる半導
体膜4および電荷の保持容量となる半導体膜5が形成さ
れている。
Further, the semiconductor film 4 serving as a TFT channel and the holding of electric charges are respectively provided in a region in contact with the surface of the transparent insulating substrate 1 and covering a part of the signal line 61 and the pixel electrode 64, and in the surface of the pixel electrode 64. A semiconductor film 5 serving as a capacitor is formed.

さらに、半導体膜4および半導体膜5の表面には、そ
れぞれTFTのゲート絶縁膜6および電荷の保持容量とな
る絶縁膜7が、それぞれ前記半導体膜4および半導体膜
5と同形状で形成されている。
Further, on the surfaces of the semiconductor film 4 and the semiconductor film 5, a gate insulating film 6 of a TFT and an insulating film 7 serving as a charge storage capacitor are formed in the same shape as the semiconductor film 4 and the semiconductor film 5, respectively. .

さらに、絶縁膜6および絶縁膜7の表面には、それぞ
れゲート電極8および共通電極9が、それぞれ前記ゲー
ト絶縁膜6および絶縁膜7と同形状で形成されている。
Further, a gate electrode 8 and a common electrode 9 are formed on the surfaces of the insulating film 6 and the insulating film 7, respectively, in the same shape as the gate insulating film 6 and the insulating film 7, respectively.

また、前記透明絶縁性基板1の対向部分には透明対向
基板11が設置されており、その表面には対向電極10が形
成されている。
Further, a transparent counter substrate 11 is provided on a portion facing the transparent insulating substrate 1, and a counter electrode 10 is formed on the surface thereof.

このような構成を有する本実施例では、共通電極9と
画素電極64とによって、第2図に示された電荷保持容量
(CSTG)53が形成される。
In this embodiment having such a configuration, the common electrode 9 and the pixel electrode 64 form the charge storage capacitor (C STG ) 53 shown in FIG.

第4図は第1図に示すアクティブマトリクスセルの製
造プロセスを示した断面図であり、第1図と同一の符号
は同一または同等部分を表わしている。透明基板1とし
ては、ガラスもしくはパイレックス、コーニングのよう
な絶縁性の高融点ガラスを用いる。他の絶縁性の小さな
透明基板を用いる場合は、基板1表面にSiO2膜等の透明
絶縁性膜をCVD法やスパッタ法等により堆積した後に用
いる。
FIG. 4 is a sectional view showing a manufacturing process of the active matrix cell shown in FIG. 1, and the same reference numerals as those in FIG. 1 represent the same or equivalent parts. As the transparent substrate 1, glass or insulating high-melting glass such as Pyrex or Corning is used. When using another transparent substrate having a small insulating property, a transparent insulating film such as a SiO 2 film is deposited on the surface of the substrate 1 by a CVD method, a sputtering method, or the like.

まず、透明基板1上に透明導電膜である、不純物がド
ープされたSi膜420を減圧CVD法やプラズマCVD等により
形成する[同図(a)]。
First, an impurity-doped Si film 420, which is a transparent conductive film, is formed on the transparent substrate 1 by a low-pressure CVD method, a plasma CVD method, or the like (FIG. 1A).

次に、該Si膜420を必要な形状にホト・エッチングし
て信号線61及び画素電極64を形成する[同図(b)]。
このとき、透明導電膜となるSi膜420は、光が透過する
ように300nm以下の膜厚で堆積する。また、該Si膜を直
接基板1に被着する代わりに、従来から行われているよ
うに、金やアルミニウム等の金属膜を50nm以下程度の光
を透過するぐらいの膜厚で透明基板1上に薄く被着し、
さらにその表面に不純物がドープされたSi膜を300nm以
下の膜厚で形成したショットキー接合を有する膜を形成
するようにしてもよい。また、ITO(Indium Tin Oxi
d)、あるいは酸化スズ等の透明導電膜に不純物をドー
プした半導体薄膜等の多層膜を用いてもよい。
Next, the Si film 420 is photo-etched into a required shape to form the signal line 61 and the pixel electrode 64 [FIG.
At this time, the Si film 420 serving as a transparent conductive film is deposited with a thickness of 300 nm or less so as to transmit light. Instead of directly attaching the Si film to the substrate 1, as is conventionally done, a metal film such as gold or aluminum is formed on the transparent substrate 1 to a thickness of about 50 nm or less to transmit light. Thinly,
Further, a film having a Schottky junction in which a Si film doped with impurities is formed with a thickness of 300 nm or less on the surface may be formed. In addition, ITO (Indium Tin Oxi
d) Alternatively, a multilayer film such as a semiconductor thin film in which a transparent conductive film such as tin oxide is doped with an impurity may be used.

次に、チャネル層となる半導体膜(Si等)430をプラ
ズマCVD法や減圧CVD法等のCVD法、スパッタ法等により
形成する。さらに、半導体膜430上に、ゲート絶縁膜及
び電荷保持容量の誘電体となる絶縁膜(SiO2膜、SiN
膜、Ta2O3膜等)440をプラズマCVD法や常圧CVD法等のCV
D法、あるいはスパッタ法等により形成する。ここで、
前記絶縁膜440は半導体膜430をO2プラズマ雰囲気等で表
面酸化することにより形成してもよい。また、絶縁膜44
0は半導体酸化膜上にTa2O3膜等の絶縁膜を積層した多層
膜でもよい。
Next, a semiconductor film (eg, Si) 430 to be a channel layer is formed by a CVD method such as a plasma CVD method or a low pressure CVD method, a sputtering method, or the like. Further, on the semiconductor film 430, an insulating film (SiO 2 film, SiN
Film, Ta 2 O 3 film, etc.) 440 to CV by plasma CVD method or normal pressure CVD method
It is formed by a D method or a sputtering method. here,
The insulating film 440 may be formed by oxidizing the surface of the semiconductor film 430 in an O 2 plasma atmosphere or the like. Also, the insulating film 44
0 may be a multilayer film in which an insulating film such as a Ta 2 O 3 film is laminated on a semiconductor oxide film.

その後、前記絶縁膜440上に、ゲート電極、走査線配
線となる導電膜(Al,Cr,dopedSi,ITO,SnO2膜等)450を
さらに堆積する[同図(c)]。
Thereafter, on the insulating film 440, a conductive film (Al, Cr, doped Si, ITO, SnO 2 film, etc.) 450 serving as a gate electrode and a scanning line is further deposited [FIG.

その後、導電膜450をレジストを用いて必要な形状に
マスキングし、該導電膜450がAl膜であればNaDH、Si膜
であればHNO3/HFの混合液等の適宜の薬液によってウエ
ットエッチングし、ゲート電極8及び電荷保持容量の共
通電極9を形成する。更に該ゲート電極8および共通電
極9をマスクにして自己整合的に絶縁膜440をウエット
エッチングし、ゲート絶縁膜6及び電荷保持容量を誘電
体7を形成する。このとき、絶縁膜440がSiO2膜であれ
ば、エッチング液としてHFを用いる。更にゲート絶縁膜
6および誘電体7をマスクとして自己整合的に半導体膜
430をエッチングし、チャネル層4および半導体層5を
形成する。このとき、半導体膜がSi膜であれば、エッチ
ング液としてHNO3/HFの混合液を用いる。
Thereafter, the conductive film 450 is masked into a required shape using a resist, and if the conductive film 450 is an Al film, it is wet-etched with an appropriate chemical such as a mixed solution of NaDH and HNO 3 / HF if the conductive film 450 is a Si film. Then, a gate electrode 8 and a common electrode 9 of the charge storage capacitor are formed. Further, the insulating film 440 is wet-etched in a self-aligned manner using the gate electrode 8 and the common electrode 9 as a mask to form the gate insulating film 6 and the dielectric 7 having the charge storage capacitor. At this time, if the insulating film 440 is a SiO 2 film, HF is used as an etchant. Further, the semiconductor film is self-aligned using the gate insulating film 6 and the dielectric 7 as a mask.
The channel layer 4 and the semiconductor layer 5 are formed by etching 430. At this time, if the semiconductor film is a Si film, a mixed solution of HNO 3 / HF is used as an etchant.

ここで、このプロセスに用いる半導体膜430は非晶質
シリコン、多結晶シリコン等の真性半導体ならば何でも
よいが、特に、低温(約600℃以下)で形成できる減圧C
VD法で堆積後、レーザーアニールした多結晶シリコン膜
が特に良好である。
Here, the semiconductor film 430 used in this process is not particularly limited as long as it is an intrinsic semiconductor such as amorphous silicon or polycrystalline silicon.
Polycrystalline silicon films that have been laser annealed after deposition by the VD method are particularly good.

また、本実施例においては、以下に説明する応用技術
を適用することができる。
Further, in the present embodiment, the applied technology described below can be applied.

(1)トランジスタ部のオフ電流を保持するために、ト
ランジスタ部の上側および下側の少なくとも一方、また
は、対向基板のトランジスタの投影領域に遮光膜を設け
る。
(1) A light-shielding film is provided on at least one of the upper and lower sides of the transistor portion or a projection region of the transistor on the counter substrate in order to hold off-state current of the transistor portion.

(2)アクティブマトリクス基板の表面を流れるリーク
電流を防止するために、トランジスタ及び電荷保持容量
形成後、この上に絶縁膜を堆積する。
(2) In order to prevent a leak current flowing on the surface of the active matrix substrate, after forming the transistor and the charge storage capacitor, an insulating film is deposited thereon.

(3)アクティブマトリクス基板上に、アクティブマト
リクス用の駆動回路、即ちシフトレジスタやサンプルホ
ールド回路及び走査回路を形成する。
(3) A drive circuit for an active matrix, that is, a shift register, a sample hold circuit, and a scanning circuit are formed on an active matrix substrate.

なお、上記した実施例においては、TFTのゲート電極
および電荷保持容量の共通電極となる導電膜450のみを
マスクを用いてエッチングし、その下側に形成されてい
る絶縁膜、半導体膜は自己整合的に順番にエッチングす
るものとして説明したが、これはサンドエッチングを防
ぐためのものである。
Note that in the above embodiment, only the conductive film 450 serving as a common electrode of the TFT gate electrode and the charge storage capacitor is etched using a mask, and the insulating film and the semiconductor film formed thereunder are self-aligned. Although it has been described that the etching is performed sequentially, this is for preventing sand etching.

それ故に、サイドエッチングが起こりにくいドライエ
ッチングあるいはイオンミリング等の適宜の手段を用い
てエッチングするのであれば、前記マスクを用いて全て
の膜をエッチングするようにしても良い。なお、この場
合も、エッチングしようとする膜の材質に合わせて反応
ガスを選択する必要がある。
Therefore, if etching is performed using appropriate means such as dry etching or ion milling in which side etching hardly occurs, all the films may be etched using the mask. Also in this case, it is necessary to select a reactive gas according to the material of the film to be etched.

また、上記した実施例においては、基板1を透明基板
であるものとして説明したが、前記アクティブマトリッ
クス基板を反射型の液晶表示装置に用いるのであれば、
透明基板の代わりに、表面が鏡面状であるSi基板等を用
いても良い。
In the above-described embodiment, the substrate 1 is described as being a transparent substrate. However, if the active matrix substrate is used for a reflective liquid crystal display device,
Instead of a transparent substrate, a Si substrate or the like having a mirror-like surface may be used.

(発明の効果) 以上の説明から明らかなように、本発明によれば、ホ
ト・エッチング工程を減らして製造工程を簡略化するこ
とができるので、歩留まりを向上させることができると
共に、製造コストをも削減することができるようにな
る。
(Effects of the Invention) As is clear from the above description, according to the present invention, the manufacturing process can be simplified by reducing the number of photo-etching steps, so that the yield can be improved and the manufacturing cost can be reduced. Can also be reduced.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明を適用したアクティブマトリックス型液
晶表示装置の断面図、第2図はアクティブマトリックス
基板の1セル分の回路図、第3図は第1図の平面図、第
4図は本発明の製造工程を示した断面図、第5図は従来
のアクティブマトリックス基板の回路図、第6図は従来
のアクティブマトリックス基板の1セル分の平面図、第
7図は第6図のC−D線での断面図である。 1……透明基板、4……半導体膜、8……ゲート電極、 9……共通電極、61……信号線、64……画素電極
1 is a sectional view of an active matrix type liquid crystal display device to which the present invention is applied, FIG. 2 is a circuit diagram of one cell of an active matrix substrate, FIG. 3 is a plan view of FIG. 1, and FIG. FIG. 5 is a cross-sectional view showing a manufacturing process of the invention, FIG. 5 is a circuit diagram of a conventional active matrix substrate, FIG. 6 is a plan view of one cell of the conventional active matrix substrate, and FIG. It is sectional drawing in the D line. 1 ... Transparent substrate, 4 ... Semiconductor film, 8 ... Gate electrode, 9 ... Common electrode, 61 ... Signal line, 64 ... Pixel electrode

───────────────────────────────────────────────────── フロントページの続き (72)発明者 木村 悦子 茨城県日立市久慈町4026番地 株式会社 日立製作所日立研究所内 (72)発明者 金子 洋 茨城県日立市久慈町4026番地 株式会社 日立製作所日立研究所内 (56)参考文献 特開 昭61−183622(JP,A) 特開 昭58−21863(JP,A) ──────────────────────────────────────────────────の Continued on the front page (72) Inventor Etsuko Kimura 4026 Kuji-cho, Hitachi City, Ibaraki Prefecture Inside Hitachi, Ltd.Hitachi Research Laboratories (72) Inventor Hiroshi Kaneko 4026 Kuji-cho, Hitachi City, Ibaraki Prefecture Hitachi Research, Ltd. In-house (56) References JP-A-61-183622 (JP, A) JP-A-58-21863 (JP, A)

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】対向配置されて液晶を封止する一対の絶縁
性基板及び透明絶縁性基板と、 前記絶縁性基板の主表面にマトリックス状に形成された
透明画素電極と、 前記各透明画素電極間の列方向の間隙のそれぞれに、前
記透明画素電極と同時に形成された複数の信号線と、 前記各透明画素電極間の行方向の間隙のそれぞれに形成
された複数の走査線と、 前記各走査線間のそれぞれの間隙に、その一部が前記透
明画素電極と対向するように、前記走査線と同時に形成
された複数の共通電極線と、 前記各走査線と各信号線との交点にそれぞれ形成され、
ソース/ドレイン領域の一方が信号線に接続され、他方
が透明画素電極に接続され、ゲート電極が走査線に接続
された複数の薄膜半導体素子と、 前記走査線および共通電極線の投影領域であって、少な
くとも前記走査線と信号線との間および前記共通電極線
と透明画素電極との間に積層された絶縁膜および半導体
膜とを具備し、 前記共通電極線、絶縁膜、半導体膜、および透明画素電
極の積層は透明電極コンデンサを構成することを特徴と
する液晶表示装置。
1. A pair of insulative substrates and a transparent insulative substrate which are disposed opposite to each other to seal liquid crystal, a transparent pixel electrode formed in a matrix on a main surface of the insulative substrate, and each of the transparent pixel electrodes A plurality of signal lines formed at the same time as the transparent pixel electrodes in each of the gaps in the column direction, a plurality of scanning lines formed in each of the gaps in the row direction between the transparent pixel electrodes, In each gap between the scanning lines, a plurality of common electrode lines formed simultaneously with the scanning lines, such that a part thereof faces the transparent pixel electrode, at an intersection of each of the scanning lines and each of the signal lines. Each formed,
One of the source / drain regions is connected to a signal line, the other is connected to a transparent pixel electrode, and the gate electrode is a plurality of thin film semiconductor elements connected to a scanning line; and a projection region of the scanning line and the common electrode line. An insulating film and a semiconductor film laminated at least between the scanning line and the signal line and between the common electrode line and the transparent pixel electrode; the common electrode line, the insulating film, the semiconductor film, and A liquid crystal display device wherein the transparent pixel electrodes are laminated to form a transparent electrode capacitor.
【請求項2】前記絶縁性基板の主表面に透明絶縁膜が被
着されたことを特徴とする特許請求の範囲第1項記載の
液晶表示装置。
2. The liquid crystal display device according to claim 1, wherein a transparent insulating film is provided on a main surface of said insulating substrate.
【請求項3】前記絶縁性基板は透明であることを特徴と
する特許請求の範囲第1項または第2項記載の液晶表示
装置。
3. The liquid crystal display device according to claim 1, wherein said insulating substrate is transparent.
【請求項4】特許請求の範囲第1項記載の液晶表示装置
の製造方法であって、 絶縁性基板の主表面に透明導電膜を形成し、その後、該
透明導電膜をパターニングして前記信号線および透明画
素電極を同時に形成する工程と、 前記絶縁性基板、信号線および透明画素電極の表面に半
導体薄膜を形成する工程と、 前記半導体薄膜の表面に絶縁膜を形成する工程と、 前記絶縁膜の表面に導電膜を形成する工程と、 前記半導体薄膜、絶縁膜、および導電膜を同形状にエッ
チングして、前記薄膜半導体素子および透明電極コンデ
ンサを形成する工程とを含むことを特徴とする液晶表示
装置の製造方法。
4. A method for manufacturing a liquid crystal display device according to claim 1, wherein a transparent conductive film is formed on a main surface of an insulating substrate, and then the transparent conductive film is patterned to form the signal. Simultaneously forming a line and a transparent pixel electrode; forming a semiconductor thin film on the surface of the insulating substrate, the signal line and the transparent pixel electrode; forming an insulating film on the surface of the semiconductor thin film; Forming a conductive film on the surface of the film; and etching the semiconductor thin film, the insulating film, and the conductive film into the same shape to form the thin film semiconductor element and the transparent electrode capacitor. A method for manufacturing a liquid crystal display device.
【請求項5】前記半導体薄膜、絶縁膜および導電膜を同
形状にエッチングする工程は、 前記導電膜をパターニングして、前記走査線および共通
電極線を同時に形成する工程と、 前記走査線および共通電極線をマスクとして前記絶縁膜
を自己整合的にパターニングし、前記薄膜半導体素子の
ゲート絶縁膜および前記透明電極コンデンサの第1の誘
電体膜を形成する工程と、 前記ゲート絶縁膜および第1の誘電体膜をマスクとして
前記半導体薄膜を自己整合的にパターニングし、前記薄
膜半導体素子の能動領域および前記透明電極コンデンサ
の第2の誘電体膜を形成する工程とからなることを特徴
とする特許請求の範囲第4項記載の液晶表示装置の製造
方法。
5. The step of etching the semiconductor thin film, the insulating film and the conductive film to have the same shape, the step of patterning the conductive film and simultaneously forming the scanning line and the common electrode line, Patterning the insulating film in a self-aligned manner using the electrode lines as a mask to form a gate insulating film of the thin-film semiconductor element and a first dielectric film of the transparent electrode capacitor; and A step of patterning the semiconductor thin film in a self-aligned manner using a dielectric film as a mask to form an active region of the thin film semiconductor element and a second dielectric film of the transparent electrode capacitor. 5. The method for manufacturing a liquid crystal display device according to claim 4.
JP18299088A 1988-07-22 1988-07-22 Liquid crystal display device and manufacturing method thereof Expired - Fee Related JP2628072B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18299088A JP2628072B2 (en) 1988-07-22 1988-07-22 Liquid crystal display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18299088A JP2628072B2 (en) 1988-07-22 1988-07-22 Liquid crystal display device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH0233131A JPH0233131A (en) 1990-02-02
JP2628072B2 true JP2628072B2 (en) 1997-07-09

Family

ID=16127827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18299088A Expired - Fee Related JP2628072B2 (en) 1988-07-22 1988-07-22 Liquid crystal display device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2628072B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7776645B2 (en) 2003-06-06 2010-08-17 Pioneer Corporation Organic semiconductor device and its manufacturing method

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2662290B1 (en) * 1990-05-15 1992-07-24 France Telecom METHOD FOR PRODUCING A DISPLAY SCREEN WITH ACTIVE MATRIX AND STORAGE CAPACITORS AND SCREEN OBTAINED BY THIS PROCESS.
JP3173926B2 (en) 1993-08-12 2001-06-04 株式会社半導体エネルギー研究所 Method of manufacturing thin-film insulated gate semiconductor device and semiconductor device thereof
JP3127894B2 (en) * 1998-07-24 2001-01-29 日本電気株式会社 Active matrix type liquid crystal display

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61183622A (en) * 1985-02-08 1986-08-16 Seiko Instr & Electronics Ltd Thin film transistor device and its manufacture
JPS61243613A (en) * 1985-04-20 1986-10-29 コニカ株式会社 Formation of transparent conducting layer
JPH0760231B2 (en) * 1987-01-07 1995-06-28 富士通株式会社 Liquid crystal driving thin film transistor matrix

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7776645B2 (en) 2003-06-06 2010-08-17 Pioneer Corporation Organic semiconductor device and its manufacturing method

Also Published As

Publication number Publication date
JPH0233131A (en) 1990-02-02

Similar Documents

Publication Publication Date Title
EP0419160B1 (en) Amorphous silicon semiconductor devices
US5166816A (en) Liquid crystal display panel with reduced pixel defects
CN100508200C (en) Thin film transistor array base plate and its making method
JPH0553147A (en) Liquid crystal display device and production thereof
JPH07104312A (en) Production of liquid crystal display device
JP3226836B2 (en) Liquid crystal display device and manufacturing method thereof
JP2682997B2 (en) Liquid crystal display device with auxiliary capacitance and method of manufacturing liquid crystal display device with auxiliary capacitance
JP2780681B2 (en) Active matrix liquid crystal display panel and manufacturing method thereof
JPS62109085A (en) Active matrix
JP2584290B2 (en) Manufacturing method of liquid crystal display device
JPH1048664A (en) Liquid crystal display device and its production
JP2628072B2 (en) Liquid crystal display device and manufacturing method thereof
JP2702294B2 (en) Active matrix substrate
JPH08213626A (en) Thin film semiconductor device and its manufacture
JP2668317B2 (en) Active matrix panel
JP3167817B2 (en) Active matrix liquid crystal display
JP2639980B2 (en) Liquid crystal display
JPH0239103B2 (en)
JPH0330308B2 (en)
JPH0568708B2 (en)
KR100267995B1 (en) Lcd and its fabrication method
JPS6144467A (en) Thin film transistor
JPH08262491A (en) Liquid crystal display element and its production
JPH03790B2 (en)
JP4167796B2 (en) LIQUID CRYSTAL DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees