JPH07104312A - Production of liquid crystal display device - Google Patents

Production of liquid crystal display device

Info

Publication number
JPH07104312A
JPH07104312A JP24533693A JP24533693A JPH07104312A JP H07104312 A JPH07104312 A JP H07104312A JP 24533693 A JP24533693 A JP 24533693A JP 24533693 A JP24533693 A JP 24533693A JP H07104312 A JPH07104312 A JP H07104312A
Authority
JP
Japan
Prior art keywords
insulating film
active layer
electrode
semiconductor active
auxiliary capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24533693A
Other languages
Japanese (ja)
Inventor
Kenichi Kitai
健一 北井
Susumu Ooima
進 大今
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP24533693A priority Critical patent/JPH07104312A/en
Publication of JPH07104312A publication Critical patent/JPH07104312A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

PURPOSE:To improve the light transmittance of the pixel parts of the liquid crystal display device and to reduce its electric power consumption. CONSTITUTION:This process produces the liquid crystal display device in the following manner: Thin-film transistors(TFTs) are arranged in the respective pixel parts for driving the plural pixel parts arranged in a matrix form. Each TFT has a semiconductor active layer 12 formed with a source region 12c, a channel region 12a and a drain region 12b and a gate electrode 14 disposed via a gate insulating film 13a on the channel region 12a of the semiconductor active layer 12. The pixel parts are provided with auxiliary capacitance electrodes 15 facing display electrodes 17 via interlayer insulating films 16. In the process described above, the semiconductor thin films constituting the auxiliary capacitance electrodes 15 and the semiconductor thin films constituting the semiconductor active layers 12 of the TFTs are formed by the same thin film forming stage.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、液晶表示装置の製造方
法に関するものであり、特にマトリクス状に配置された
画素部を薄膜トランジスタ(以下、TFTという)を用
いて駆動するアクティブマトリクス型の液晶表示装置の
製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a liquid crystal display device, and more particularly, to an active matrix type liquid crystal display in which pixel portions arranged in a matrix are driven by using thin film transistors (hereinafter referred to as TFTs). The present invention relates to a method for manufacturing a device.

【0002】[0002]

【従来の技術】近年、TFTを用いた液晶ディスプレイ
が、TV、ビデオカメラ、ノート型パソコンの表示ディ
スプレイ等に用いられてきており、大画面化、高精細化
とともに、消費電力の低減等が図られている。
2. Description of the Related Art In recent years, liquid crystal displays using TFTs have been used as display displays for TVs, video cameras, notebook type personal computers, etc., and have achieved large screens, high definition, and reduced power consumption. Has been.

【0003】消費電力の低減を図るためにはバックライ
トに消費される電力を低減させることが有効である。そ
のためには、液晶ディスプレイにおける光透過率を向上
させることが必要となる。
In order to reduce the power consumption, it is effective to reduce the power consumed by the backlight. For that purpose, it is necessary to improve the light transmittance in the liquid crystal display.

【0004】図8は、TFTを用いた従来の液晶表示装
置の製造工程を示す断面図である。図8(a)を参照し
て、まずガラス基板等の透明基板1上に、多結晶シリコ
ン等からなる半導体活性層2を形成する。次に、図8
(b)に示すように、半導体活性層2の上にゲート絶縁
膜となる酸化シリコン等の絶縁膜3を形成する。
FIG. 8 is a sectional view showing a manufacturing process of a conventional liquid crystal display device using a TFT. Referring to FIG. 8A, first, a semiconductor active layer 2 made of polycrystalline silicon or the like is formed on a transparent substrate 1 such as a glass substrate. Next, FIG.
As shown in (b), an insulating film 3 of silicon oxide or the like to be a gate insulating film is formed on the semiconductor active layer 2.

【0005】次に、図8(c)を参照して、多結晶シリ
コン等からなる半導体膜を形成し、これをフォトリソグ
ラフィー法でパターン化することにより、絶縁膜3上の
ゲート電極4と、基板1上の補助容量電極5を形成す
る。
Next, referring to FIG. 8C, a semiconductor film made of polycrystalline silicon or the like is formed and patterned by photolithography to form the gate electrode 4 on the insulating film 3, and The auxiliary capacitance electrode 5 is formed on the substrate 1.

【0006】次に図8(d)を参照して、ゲート電極4
及び補助容量電極5の部分に不純物をドープする。ま
た、ゲート電極4の下方領域以外の半導体活性層に不純
物をドープすることによりドレイン領域2b及びソース
領域2cを形成し、これらの間をチャンネル領域2aと
する。なお、絶縁膜3の除去はドープの前後いずれでも
よい。
Next, referring to FIG. 8D, the gate electrode 4
And, the portion of the auxiliary capacitance electrode 5 is doped with impurities. Further, the drain region 2b and the source region 2c are formed by doping the semiconductor active layer other than the region under the gate electrode 4 with impurities, and the region between them is used as the channel region 2a. The insulating film 3 may be removed before or after the doping.

【0007】次に、図8(e)を参照して、窒化シリコ
ン(SiNX )膜や酸化シリコン(SiO2 )等からな
る層間絶縁膜6を形成する。次に図8(f)に示すよう
に、層間絶縁膜6のドレイン領域2b及びソース領域2
cの上方にコンタクトホール6b,6aを形成する。コ
ンタクトホール6bには、Al等からなるドレイン電極
8が埋め込まれるように形成される。またコンタクトホ
ール6aには、ITO膜等からなる表示電極7が埋め込
まれるように形成される。
Next, referring to FIG. 8E, an interlayer insulating film 6 made of a silicon nitride (SiN x ) film, silicon oxide (SiO 2 ) or the like is formed. Next, as shown in FIG. 8F, the drain region 2b and the source region 2 of the interlayer insulating film 6 are formed.
Contact holes 6b and 6a are formed above c. A drain electrode 8 made of Al or the like is formed so as to be buried in the contact hole 6b. Further, the display electrode 7 made of an ITO film or the like is formed so as to be embedded in the contact hole 6a.

【0008】[0008]

【発明が解決しようとする課題】このような従来の方法
により製造される液晶表示装置においては、図8(f)
に示されるように、表示電極7と補助容量電極5との間
で補助容量が形成されるが、補助容量電極5は、図8
(c)に示されるようにゲート電極4と同一の工程にお
いて形成されるものであるため、その膜厚は1000〜
3000Å程度の厚いものとなった。このため、補助容
量電極5は半透明であり、この補助容量電極の存在によ
り画素部の光透過率が減少し、光源の明るさを増大する
必要があり、消費電力低減の妨げとなっていた。
In the liquid crystal display device manufactured by such a conventional method, as shown in FIG.
As shown in FIG. 8, an auxiliary capacitance is formed between the display electrode 7 and the auxiliary capacitance electrode 5.
Since it is formed in the same step as the gate electrode 4 as shown in FIG.
It became thicker, about 3000Å. Therefore, the auxiliary capacitance electrode 5 is semi-transparent, and the presence of the auxiliary capacitance electrode reduces the light transmittance of the pixel portion, and it is necessary to increase the brightness of the light source, which is an obstacle to the reduction of power consumption. .

【0009】本発明の目的は、このような従来の問題点
を解消し、画素部における光透過率を向上させることが
でき、光源の明るさを増大させる必要がなく、従って消
費電力の低減を図ることのできる液晶表示装置の製造方
法を提供することにある。
The object of the present invention is to solve the above-mentioned problems of the prior art, to improve the light transmittance in the pixel portion, without the need to increase the brightness of the light source, and hence to reduce the power consumption. An object of the present invention is to provide a method of manufacturing a liquid crystal display device that can be manufactured.

【0010】[0010]

【課題を解決するための手段】本発明の製造方法は、マ
トリクス状に配置された複数の画素部を駆動するため各
画素部TFTが配置され、各TFTは、ソース領域、チ
ャンネル領域及びドレイン領域が形成された半導体活性
層と、該半導体活性層のチャンネル領域上にゲート絶縁
膜を介して設けられるゲート電極とを備え、画素部には
層間絶縁膜を介して表示電極と対向する補助容量電極が
設けられた液晶表示装置を製造する方法であり、補助容
量電極を構成する半導体膜と、TFTの半導体活性層を
構成する半導体薄膜とが同一の薄膜形成工程で形成され
ていることを特徴としている。
According to the manufacturing method of the present invention, each pixel section TFT is arranged to drive a plurality of pixel sections arranged in a matrix, and each TFT has a source region, a channel region and a drain region. And a gate electrode provided on the channel region of the semiconductor active layer via a gate insulating film, and the auxiliary capacitance electrode facing the display electrode via the interlayer insulating film in the pixel portion. And a semiconductor thin film forming a semiconductor active layer of a TFT is formed in the same thin film forming step. There is.

【0011】また、本発明に従う液晶表示装置は、TF
Tのソース領域、チャンネル領域及びドレイン領域を構
成する半導体活性層と、半導体活性層のチャンネル領域
上に形成されるゲート絶縁膜と、ゲート絶縁膜上に形成
されるゲート電極と、半導体活性層と同一の薄膜形成工
程で画素部に形成される補助容量電極と、補助容量電極
上に形成される層間絶縁膜と、層間絶縁膜上に形成され
ソース領域及びドレイン領域の一方と電気的に接続され
る表示電極とを備えている。
The liquid crystal display device according to the present invention has a TF.
A semiconductor active layer forming a source region, a channel region and a drain region of T, a gate insulating film formed on the channel region of the semiconductor active layer, a gate electrode formed on the gate insulating film, and a semiconductor active layer. An auxiliary capacitance electrode formed in the pixel portion in the same thin film forming process, an interlayer insulating film formed on the auxiliary capacitance electrode, and electrically connected to one of a source region and a drain region formed on the interlayer insulating film. Display electrodes.

【0012】[0012]

【作用】本発明に従えば、補助容量電極は、TFTのソ
ース領域、チャンネル領域及びドレイン領域を構成する
半導体活性層と同一の薄膜形成工程で形成される。この
半導体活性層は、通常300〜700Å程度の厚みで形
成されるため、この半導体活性層と同一の薄膜形成工程
で形成される補助容量電極の厚みも同様の厚みとなる。
このため、従来に比べ補助容量電極の厚みが薄くなり、
画素部における光透過率を向上させることができる。
According to the present invention, the auxiliary capacitance electrode is formed in the same thin film forming process as the semiconductor active layer forming the source region, the channel region and the drain region of the TFT. Since this semiconductor active layer is usually formed with a thickness of about 300 to 700Å, the auxiliary capacitance electrode formed in the same thin film forming step as this semiconductor active layer has the same thickness.
Therefore, the thickness of the auxiliary capacitance electrode becomes thinner than before,
The light transmittance in the pixel portion can be improved.

【0013】[0013]

【実施例】図1は、本発明に従う第1の実施例の製造工
程を示す断面図である。図1(a)を参照して、ガラス
基板等の透明基板11上に多結晶シリコン等からなる半
導体活性層12及び補助容量電極15(厚み300〜7
00Å)を同時に形成する。これらの半導体活性層12
及び補助容量電極15は、同時に形成した半導体薄膜を
フォトリソグラフィー法等でパターン化することにより
形成することができる。
1 is a sectional view showing a manufacturing process of a first embodiment according to the present invention. Referring to FIG. 1A, a semiconductor active layer 12 made of polycrystalline silicon or the like and an auxiliary capacitance electrode 15 (thicknesses 300 to 7) are formed on a transparent substrate 11 such as a glass substrate.
00 Å) is formed at the same time. These semiconductor active layers 12
The auxiliary capacitance electrode 15 can be formed by patterning the simultaneously formed semiconductor thin film by a photolithography method or the like.

【0014】次に、図1(b)に示すように半導体活性
層12上に絶縁膜13、補助容量電極15上に絶縁膜1
9(厚み800〜1300Å)を同時に形成する。絶縁
膜として酸化シリコンを形成する場合には、半導体活性
層12及び補助容量電極15の熱酸化によりその表面に
酸化シリコン膜を形成させてもよい。またCVD法等に
より絶縁膜13及び19を形成させてもよい。
Next, as shown in FIG. 1B, the insulating film 13 is formed on the semiconductor active layer 12, and the insulating film 1 is formed on the auxiliary capacitance electrode 15.
9 (thickness 800 to 1300Å) is formed at the same time. When silicon oxide is formed as the insulating film, the silicon oxide film may be formed on the surface of the semiconductor active layer 12 and the auxiliary capacitance electrode 15 by thermal oxidation. Further, the insulating films 13 and 19 may be formed by the CVD method or the like.

【0015】次に、図1(c)を参照して、絶縁膜13
上に多結晶シリコン等からなるゲート電極14(厚み1
000〜3000Å)を形成する。次に図1(d)に示
すように、ゲート電極14の下方部分以外の絶縁膜13
をエッチング等で除去しゲート電極14の下方にゲート
絶縁膜13aを形成する。また絶縁膜19を同様にエッ
チング等で除去する。次に不純物をドープすることによ
り、ゲート電極14及び補助容量電極15を電極化す
る。また半導体活性層12に不純物をドープすることに
より、ドレイン領域12b及びソース領域12cを形成
し、ドレイン領域12bとソース領域12cの間の領域
をチャンネル領域12aとする。
Next, referring to FIG. 1C, the insulating film 13
A gate electrode 14 (thickness 1
000-3000Å) is formed. Next, as shown in FIG. 1D, the insulating film 13 other than the portion below the gate electrode 14 is formed.
Are removed by etching or the like to form a gate insulating film 13a below the gate electrode 14. Similarly, the insulating film 19 is removed by etching or the like. Next, the gate electrode 14 and the auxiliary capacitance electrode 15 are made into electrodes by doping impurities. Further, the semiconductor active layer 12 is doped with impurities to form the drain region 12b and the source region 12c, and the region between the drain region 12b and the source region 12c is used as the channel region 12a.

【0016】次に、図1(e)に示すように、窒化シリ
コンまたは酸化シリコン等からなる層間絶縁膜16(厚
み3000〜6000Å)を全面に形成する。次に、図
1(f)に示すように、層間絶縁膜16のソース領域1
2c及びドレイン領域12b上に、コンタクトホール1
6a及び16bを形成する。コンタクトホール16bに
は、ドレイン領域12bと電気的に接続されるドレイン
電極18(5000Å程度)をAl等の金属から形成す
る。コンタクトホール16aには、ITO等からなる表
示電極17(1000Å程度)が埋め込まれソース領域
12cと電気的に接続するように形成される。
Next, as shown in FIG. 1E, an interlayer insulating film 16 (thickness 3000 to 6000 Å) made of silicon nitride, silicon oxide or the like is formed on the entire surface. Next, as shown in FIG. 1F, the source region 1 of the interlayer insulating film 16 is formed.
2c and the drain region 12b on the contact hole 1
6a and 16b are formed. In the contact hole 16b, a drain electrode 18 (about 5000 Å) electrically connected to the drain region 12b is formed from a metal such as Al. A display electrode 17 (about 1000 Å) made of ITO or the like is embedded in the contact hole 16a and is formed so as to be electrically connected to the source region 12c.

【0017】図1(f)に示されるように、この実施例
では補助容量電極15と表示電極17との間で補助容量
が形成される。補助容量電極15は、図1(a)に示す
ように半導体活性層12と同時に形成される半導体薄膜
から形成されるものであるので、その厚みが従来よりも
薄くなり、より透明な電極として形成される。このた
め、画素部の光透過率を従来よりも高めることができ
る。
As shown in FIG. 1F, in this embodiment, an auxiliary capacitance is formed between the auxiliary capacitance electrode 15 and the display electrode 17. Since the auxiliary capacitance electrode 15 is formed of a semiconductor thin film formed at the same time as the semiconductor active layer 12 as shown in FIG. 1A, the auxiliary capacitance electrode 15 has a smaller thickness than before and is formed as a more transparent electrode. To be done. Therefore, the light transmittance of the pixel portion can be increased more than ever before.

【0018】図2は、図1に示す工程で製造されるTF
Tを備えた液晶表示装置の画素領域部分の一部を示す模
式的平面図である。図3は液晶表示装置の各領域の配置
を模式的に示しており、画素領域30の回りに端子領域
31が存在し、その回りにドライバー領域32が存在し
ている。図2に示す部分は、図3において参照番号33
として示される部分である。また、図1に示す断面は、
図2に示すA−A線に沿う断面である。
FIG. 2 shows a TF manufactured by the process shown in FIG.
It is a schematic plan view which shows a part of pixel area part of the liquid crystal display device provided with T. FIG. 3 schematically shows the arrangement of each area of the liquid crystal display device, in which a terminal area 31 is present around the pixel area 30 and a driver area 32 is present around it. 2 is designated by the reference numeral 33 in FIG.
Is the part indicated as. In addition, the cross section shown in FIG.
3 is a cross section taken along the line AA shown in FIG. 2.

【0019】図2を参照して、TFT20のゲート電極
14はゲート端子23を備えたゲートバスライン24に
接続されている。TFT20のドレイン電極18はドレ
イン端子21を備えたドレインバスライン22に接続さ
れている。また各画素部の補助容量電極15は、隣接す
る列方向または行方向の画素部間で互いに接続され、補
助容量共通電極25に接続されている。このような補助
容量電極15の接続ライン及び補助容量共通電極25
は、補助容量電極15をパターニングする際に補助容量
電極15と同じ半導体薄膜をパターニングして形成する
ことができるものである。
Referring to FIG. 2, the gate electrode 14 of the TFT 20 is connected to the gate bus line 24 having the gate terminal 23. The drain electrode 18 of the TFT 20 is connected to a drain bus line 22 having a drain terminal 21. In addition, the auxiliary capacitance electrodes 15 of the respective pixel portions are connected to each other between adjacent pixel portions in the column direction or the row direction, and are connected to the auxiliary capacitance common electrode 25. Such a connection line of the auxiliary capacitance electrode 15 and the auxiliary capacitance common electrode 25
Is capable of being formed by patterning the same semiconductor thin film as that of the auxiliary capacitance electrode 15 when patterning the auxiliary capacitance electrode 15.

【0020】図4は、本発明に従う第2の実施例の製造
工程を示す断面図である。図4(a)を参照して、上記
第1の実施例と同様にして、透明基板41の上に、半導
体活性層42及び補助容量電極45を形成する。次に、
半導体活性層42の上に、図4(b)に示すようにレジ
スト43を形成し、この状態で不純物をドープすること
により、ドレイン領域42b及びソース領域42cを形
成し、これらの間の半導体活性層をチャンネル領域42
aとする。また不純物のドープにより補助容量電極45
を形成する。
FIG. 4 is a sectional view showing the manufacturing process of the second embodiment according to the present invention. Referring to FIG. 4A, the semiconductor active layer 42 and the auxiliary capacitance electrode 45 are formed on the transparent substrate 41 in the same manner as in the first embodiment. next,
A resist 43 is formed on the semiconductor active layer 42 as shown in FIG. 4B, and impurities are doped in this state to form a drain region 42b and a source region 42c, and a semiconductor active layer between them is formed. Layer the channel region 42
a. Further, by doping impurities, the auxiliary capacitance electrode 45
To form.

【0021】次に、図4(c)を参照して、全面に絶縁
膜46を形成し、ソース領域42c上の絶縁膜46にコ
ンタクトホール46aを形成する。次に、図4(d)を
参照して、チャンネル領域42aの上方の絶縁膜46上
に多結晶シリコン等からなるゲート電極44を形成す
る。また、これと同時にコンタクトホール46aを埋め
込むように多結晶シリコン等からなる表示電極47を絶
縁膜46の上に形成する。図4(d)に示されるよう
に、絶縁膜46は、層間絶縁膜であるとともに、ゲート
絶縁膜としての機能も有している。従って、このような
絶縁膜46の厚みとしては、ゲート絶縁膜の一般的な厚
みより厚く、層間絶縁膜の一般的に厚みよりも薄い厚み
となり、一般には2000〜3000Å程度が適当であ
る。その他の膜厚については、第1の実施例と同様の膜
厚で形成させることができる。
Next, referring to FIG. 4C, an insulating film 46 is formed on the entire surface, and a contact hole 46a is formed in the insulating film 46 on the source region 42c. Next, referring to FIG. 4D, a gate electrode 44 made of polycrystalline silicon or the like is formed on the insulating film 46 above the channel region 42a. At the same time, a display electrode 47 made of polycrystalline silicon or the like is formed on the insulating film 46 so as to fill the contact hole 46a. As shown in FIG. 4D, the insulating film 46 is an interlayer insulating film and also has a function as a gate insulating film. Therefore, the thickness of such an insulating film 46 is thicker than the general thickness of the gate insulating film and thinner than that of the interlayer insulating film, and generally about 2000 to 3000 Å is suitable. Other film thicknesses can be formed with the same film thickness as in the first embodiment.

【0022】本実施例においても、図4(a)に示され
るように、補助容量電極45を半導体活性層42の形成
工程において形成しているので、その膜厚を従来の約半
分にすることができ、光透過率を著しく向上させること
ができる。
Also in this embodiment, as shown in FIG. 4A, since the auxiliary capacitance electrode 45 is formed in the step of forming the semiconductor active layer 42, its film thickness should be about half that of the conventional one. Therefore, the light transmittance can be remarkably improved.

【0023】図5は、図4に示すTFTを用いた液晶表
示装置の一部を示す平面図であり、図2と同様の図であ
る。図5を参照して、TFT50のゲート電極44は、
ゲート端子53を備えたゲートバスライン54に接続さ
れている。TFT50のドレイン領域42bは、ドレイ
ン端子51を備えたドレインバスライン52と電気的に
接続されている。なお、ドレイン端子51及びドレイン
バスライン52は、ドレイン領域42bを構成する半導
体薄膜をパターニングする際にこれらをパターニングす
ることによって形成させることができる。補助容量電極
45は、第1の実施例と同様に隣接する列方向または行
方向の画素部間で接続されており、補助容量共通電極5
5に接続されている。
FIG. 5 is a plan view showing a part of a liquid crystal display device using the TFT shown in FIG. 4, which is similar to FIG. Referring to FIG. 5, the gate electrode 44 of the TFT 50 is
It is connected to a gate bus line 54 having a gate terminal 53. The drain region 42b of the TFT 50 is electrically connected to the drain bus line 52 having the drain terminal 51. The drain terminal 51 and the drain bus line 52 can be formed by patterning these when the semiconductor thin film forming the drain region 42b is patterned. The auxiliary capacitance electrode 45 is connected between adjacent pixel portions in the column direction or the row direction as in the first embodiment, and the auxiliary capacitance common electrode 5 is connected.
Connected to 5.

【0024】図4に示されるように、本実施例では、ゲ
ート絶縁膜と層間絶縁膜の両方の機能を有した絶縁膜を
形成させ、またゲート電極と表示電極を同一工程で形成
し、さらに図5に示されるように、ドレイン電極を接続
するドレインバスラインを半導体薄膜のパターニングに
より形成させている。このため、工程数が少なくなり、
製造工程を著しく簡略化することができる。
As shown in FIG. 4, in this embodiment, an insulating film having both functions of a gate insulating film and an interlayer insulating film is formed, and a gate electrode and a display electrode are formed in the same step, and further, As shown in FIG. 5, the drain bus line connecting the drain electrodes is formed by patterning the semiconductor thin film. Therefore, the number of steps is reduced,
The manufacturing process can be significantly simplified.

【0025】図6は、本発明に従う第3の実施例の製造
工程を示す断面図である。図6(a)を参照して、第1
の実施例及び第2の実施例と同様に、透明基板61の上
に多結晶シリコン等からなる半導体活性層62及び補助
容量電極65を形成する。次に、図6(b)に示すよう
に、半導体活性層62及び補助容量電極65を覆うよう
に絶縁膜63を形成する。
FIG. 6 is a sectional view showing the manufacturing process of the third embodiment according to the present invention. Referring to FIG. 6A, the first
Similar to the second embodiment and the second embodiment, the semiconductor active layer 62 made of polycrystalline silicon or the like and the auxiliary capacitance electrode 65 are formed on the transparent substrate 61. Next, as shown in FIG. 6B, an insulating film 63 is formed so as to cover the semiconductor active layer 62 and the auxiliary capacitance electrode 65.

【0026】次に、図6(c)示すように、半導体活性
層62の上方の絶縁膜63の上にレジスト膜60を形成
し、不純物を補助容量電極65にドープし、補助容量電
極65を形成する。
Next, as shown in FIG. 6C, a resist film 60 is formed on the insulating film 63 above the semiconductor active layer 62, the auxiliary capacitance electrode 65 is doped with impurities, and the auxiliary capacitance electrode 65 is formed. Form.

【0027】次に、図6(d)に示すように、補助容量
電極65の上の絶縁膜63の一部にコンタクトホール6
3aを形成する。次に、図6(e)に示すように、ゲー
ト電極64及び前段のゲート電極と接続されるゲートバ
スライン74を形成する。ゲート電極64は、半導体活
性層のチャンネル領域62aとなる部分の上方に形成さ
れる。またゲートバスライン74は、コンタクトホール
63aを通り補助容量電極65と電気的に接続されるよ
うに形成される。ゲート電極64,ゲートバスライン7
4及び半導体活性層62に不純物がドープされ、ゲート
電極64,ゲートバスライン74が形成されるととも
に、半導体活性層62にドレイン領域62b及びソース
領域62cが形成され、それらの間がチャンネル領域6
2aとなる。
Next, as shown in FIG. 6D, the contact hole 6 is formed in a part of the insulating film 63 on the auxiliary capacitance electrode 65.
3a is formed. Next, as shown in FIG. 6E, a gate bus line 74 connected to the gate electrode 64 and the gate electrode at the previous stage is formed. The gate electrode 64 is formed above the portion of the semiconductor active layer that will be the channel region 62a. The gate bus line 74 is formed so as to be electrically connected to the auxiliary capacitance electrode 65 through the contact hole 63a. Gate electrode 64, gate bus line 7
4 and the semiconductor active layer 62 are doped with impurities to form a gate electrode 64 and a gate bus line 74, a drain region 62b and a source region 62c are formed in the semiconductor active layer 62, and the channel region 6 is located between them.
2a.

【0028】次に、図6(f)を参照して、層間絶縁膜
66を全面に形成した後、画素部の層間絶縁膜66の上
にITO等からなる表示電極67が形成される。次にド
レイン領域62b上及びソース領域62c上の層間絶縁
膜66にコンタクトホール66b及び66aが形成され
る。
Next, referring to FIG. 6F, after the interlayer insulating film 66 is formed on the entire surface, a display electrode 67 made of ITO or the like is formed on the interlayer insulating film 66 in the pixel portion. Next, contact holes 66b and 66a are formed in the interlayer insulating film 66 on the drain region 62b and the source region 62c.

【0029】次に、図6(g)示すように、コンタクト
ホール66b内に金属からなるドレイン電極68が埋め
込まれるように形成されてドレイン電極68とドレイン
領域62bが電気的に接続され、コンタクトホール66
a内に埋め込まれるように金属からなるソース電極69
が形成され、ソース領域62c及び表示電極67と電気
的に接続される。
Next, as shown in FIG. 6G, a drain electrode 68 made of metal is formed so as to be buried in the contact hole 66b so that the drain electrode 68 and the drain region 62b are electrically connected to each other and the contact hole 66b is formed. 66
Source electrode 69 made of metal so as to be embedded in a
Is formed and is electrically connected to the source region 62c and the display electrode 67.

【0030】本実施例おいては、表示電極67と補助容
量電極65との間で補助容量が形成され、上記第1及び
第2の実施例と同様に、補助容量電極65の厚みを薄く
することができるので、光透過率を向上させることがで
きる。
In the present embodiment, an auxiliary capacitance is formed between the display electrode 67 and the auxiliary capacitance electrode 65, and the thickness of the auxiliary capacitance electrode 65 is reduced as in the first and second embodiments. Therefore, the light transmittance can be improved.

【0031】図7は、図6に示すTFTを備えた液晶表
示装置の一部を示す模式的平面図であり、図2に対応す
る図である。図7に示されるように、TFT70のゲー
ト電極64はゲート端子73を備えたゲートバスライン
74に電気的に接続されている。またTFTのドレイン
電極68はドレイン端子71を備えたドレインバスライ
ン72に電気的に接続されている。また本実施例では、
補助容量電極65は、前段のゲートバスライン74に電
気的に接続されている。
FIG. 7 is a schematic plan view showing a part of a liquid crystal display device having the TFT shown in FIG. 6, and is a view corresponding to FIG. As shown in FIG. 7, the gate electrode 64 of the TFT 70 is electrically connected to the gate bus line 74 having the gate terminal 73. The drain electrode 68 of the TFT is electrically connected to a drain bus line 72 having a drain terminal 71. Further, in this embodiment,
The auxiliary capacitance electrode 65 is electrically connected to the gate bus line 74 at the previous stage.

【0032】なお、図4及び図6に示す断面は、それぞ
れ図5及び図7に示すA−A線に沿う断面である。
The cross sections shown in FIGS. 4 and 6 are cross sections taken along the line AA shown in FIGS. 5 and 7, respectively.

【0033】[0033]

【発明の効果】本発明に従えば、補助容量電極を構成す
る半導体薄膜が、TFTの半導体活性層を構成する半導
体薄膜と同一の薄膜形成工程で形成される。このため、
従来よりも膜厚の薄い半導体薄膜で補助容量電極を構成
させることができ、従来問題となっていた補助容量電極
による光透過率の低下を少なくすることができ、光透過
率を著しく向上させることができる。従って、本発明に
従えば、光透過率の高い液晶ディスプレイを作製するこ
とができ、消費電力の低減等を可能にすることができ
る。
According to the present invention, the semiconductor thin film forming the auxiliary capacitance electrode is formed in the same thin film forming step as the semiconductor thin film forming the semiconductor active layer of the TFT. For this reason,
It is possible to configure the auxiliary capacitance electrode with a semiconductor thin film that is thinner than before, and it is possible to reduce the decrease in light transmittance due to the auxiliary capacitance electrode, which has been a problem in the past, and to significantly improve the light transmittance. You can Therefore, according to the present invention, a liquid crystal display having a high light transmittance can be manufactured, and power consumption can be reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に従う第1の実施例の製造工程を示す
図。
FIG. 1 is a diagram showing a manufacturing process of a first embodiment according to the present invention.

【図2】図1に示す第1の実施例のTFTを備えた液晶
表示装置の一部を示す模式的平面図。
FIG. 2 is a schematic plan view showing a part of a liquid crystal display device including the TFT of the first embodiment shown in FIG.

【図3】図2に示す液晶表示装置の全体を示す模式的平
面図。
FIG. 3 is a schematic plan view showing the entire liquid crystal display device shown in FIG.

【図4】本発明に従う第2の実施例の製造工程を示す
図。
FIG. 4 is a view showing a manufacturing process of the second embodiment according to the present invention.

【図5】図4に示す第2の実施例のTFTを備えた液晶
表示装置の一部を示す模式的平面図。
5 is a schematic plan view showing a part of a liquid crystal display device including the TFT of the second embodiment shown in FIG.

【図6】本発明に従う第3の実施例の製造工程を示す
図。
FIG. 6 is a view showing a manufacturing process of the third embodiment according to the present invention.

【図7】図6に示す第3の実施例のTFTを備えた液晶
表示装置の一部を示す模式的平面図。
FIG. 7 is a schematic plan view showing a part of a liquid crystal display device including the TFT of the third embodiment shown in FIG.

【図8】従来の製造工程を示す断面図。FIG. 8 is a sectional view showing a conventional manufacturing process.

【符号の説明】[Explanation of symbols]

11,41,61…透明基板 12,42,62…半導体活性層 13,19,46,63…絶縁膜 14,44,64…ゲート電極 12a,42a,62a…チャンネル領域 12b,42b,62b…ドレイン領域 12c,42c,62c…ソース領域 13a,63a…ゲート絶縁膜 15,45,65…補助容量電極 16,66…層間絶縁膜 11, 41, 61 ... Transparent substrate 12, 42, 62 ... Semiconductor active layer 13, 19, 46, 63 ... Insulating film 14, 44, 64 ... Gate electrode 12a, 42a, 62a ... Channel region 12b, 42b, 62b ... Drain Regions 12c, 42c, 62c ... Source regions 13a, 63a ... Gate insulating film 15, 45, 65 ... Auxiliary capacitance electrode 16, 66 ... Interlayer insulating film

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 マトリクス状に配置された複数の画素部
を駆動するため各画素部に薄膜トランジスタが配置さ
れ、各薄膜トランジスタは、ソース領域、チャンネル領
域、及びドレイン領域が形成された半導体活性層と、該
半導体活性層のチャンネル領域上にゲート絶縁膜を介し
て設けられるゲート電極とを備え、画素部には層間絶縁
膜を介して表示電極と対向する補助容量電極が設けられ
ている液晶表示装置の製造方法において、 前記補助容量電極を構成する半導体薄膜と、前記薄膜ト
ランジスタの前記半導体活性層を構成する半導体薄膜と
が同一の薄膜形成工程で形成されることを特徴とする、
液晶表示装置の製造方法。
1. A thin film transistor is arranged in each pixel unit to drive a plurality of pixel units arranged in a matrix, and each thin film transistor has a semiconductor active layer in which a source region, a channel region and a drain region are formed, A liquid crystal display device comprising: a gate electrode provided on a channel region of the semiconductor active layer via a gate insulating film; and a pixel portion provided with an auxiliary capacitance electrode facing the display electrode via an interlayer insulating film. In the manufacturing method, the semiconductor thin film forming the auxiliary capacitance electrode and the semiconductor thin film forming the semiconductor active layer of the thin film transistor are formed in the same thin film forming step,
Liquid crystal display device manufacturing method.
【請求項2】 マトリクス状に配置された複数の画素部
を駆動するため各画素部に薄膜トランジスタが配置され
ている液晶表示装置であって、 前記薄膜トランジスタ
のソース領域、チャンネル領域及びドレイン領域を構成
する半導体活性層と、 前記半導体活性層のチャンネル領域上に形成されたゲー
ト絶縁膜と、 前記ゲート絶縁膜上に形成されるゲート電極と、 前記半導体活性層と同一の薄膜形成工程で画素部に形成
される補助容量電極と、 前記補助容量電極上に形成される層間絶縁膜と、 前記層間絶縁膜上に形成され、前記ソース領域及びドレ
イン領域の一方と電気的に接続される表示電極とを備え
る、液晶表示装置。
2. A liquid crystal display device in which a thin film transistor is arranged in each pixel part for driving a plurality of pixel parts arranged in a matrix, and a source region, a channel region and a drain region of the thin film transistor are formed. A semiconductor active layer, a gate insulating film formed on a channel region of the semiconductor active layer, a gate electrode formed on the gate insulating film, and a thin film forming process same as that of the semiconductor active layer, formed in the pixel portion. A storage capacitor electrode, an interlayer insulating film formed on the storage capacitor electrode, and a display electrode formed on the interlayer insulating film and electrically connected to one of the source region and the drain region. , Liquid crystal display device.
JP24533693A 1993-09-30 1993-09-30 Production of liquid crystal display device Pending JPH07104312A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24533693A JPH07104312A (en) 1993-09-30 1993-09-30 Production of liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24533693A JPH07104312A (en) 1993-09-30 1993-09-30 Production of liquid crystal display device

Publications (1)

Publication Number Publication Date
JPH07104312A true JPH07104312A (en) 1995-04-21

Family

ID=17132155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24533693A Pending JPH07104312A (en) 1993-09-30 1993-09-30 Production of liquid crystal display device

Country Status (1)

Country Link
JP (1) JPH07104312A (en)

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09292626A (en) * 1996-04-24 1997-11-11 Sharp Corp Liquid crystal display device and its production
KR100398838B1 (en) * 1999-12-13 2003-09-19 미쓰비시덴키 가부시키가이샤 Semiconductor device provided with conductive layer, liquid crystal display, and manufacturing method thereof
JP2004078236A (en) * 2003-09-17 2004-03-11 Sharp Corp Switching element substrate
US6806932B2 (en) 1995-10-16 2004-10-19 Sharp Kabushiki Kaisha Semiconductor device
WO2005018006A1 (en) * 2003-08-18 2005-02-24 Toshiba Matsushita Display Technology Co., Ltd. Array board, liquid crystal display and method for producing array board
JP2005077822A (en) * 2003-09-01 2005-03-24 Casio Comput Co Ltd Manufacturing method of transistor array substrate, and transistor array substrate
US7612377B2 (en) 2005-01-31 2009-11-03 Samsung Electronics Co., Ltd. Thin film transistor array panel with enhanced storage capacitors
JP2014160755A (en) * 2013-02-20 2014-09-04 Japan Display Inc Semiconductor device
US8981374B2 (en) 2013-01-30 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2015148828A (en) * 2006-04-06 2015-08-20 株式会社半導体エネルギー研究所 display device
US9184189B2 (en) 2009-03-27 2015-11-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic appliance
US9196639B2 (en) 2012-12-28 2015-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US9231002B2 (en) 2013-05-03 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US9252287B2 (en) 2012-09-13 2016-02-02 Semiconductor Energy Laboratory Co., Ltd Display device and electronic appliance
US9269728B2 (en) 2012-08-10 2016-02-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9368516B2 (en) 2012-09-13 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
US9437741B2 (en) 2013-05-16 2016-09-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9443888B2 (en) 2008-12-24 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device including transistor and resistor incorporating hydrogen in oxide semiconductor
US9449996B2 (en) 2012-08-03 2016-09-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9455280B2 (en) 2012-09-13 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9478535B2 (en) 2012-08-31 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor film
US9494830B2 (en) 2013-06-05 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Sequential circuit and semiconductor device
US9647010B2 (en) 2012-12-28 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9818763B2 (en) 2013-07-12 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing display device
US9905585B2 (en) 2012-12-25 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising capacitor
US9911755B2 (en) 2012-12-25 2018-03-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor and capacitor
US9915848B2 (en) 2013-04-19 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US10134781B2 (en) 2013-08-23 2018-11-20 Semiconductor Energy Laboratory Co., Ltd. Capacitor and semiconductor device
US10503018B2 (en) 2013-06-05 2019-12-10 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP2021106274A (en) * 2013-12-27 2021-07-26 株式会社半導体エネルギー研究所 Display device
US11430817B2 (en) 2013-11-29 2022-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Cited By (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6806932B2 (en) 1995-10-16 2004-10-19 Sharp Kabushiki Kaisha Semiconductor device
US7190418B2 (en) 1995-10-16 2007-03-13 Sharp Kabushiki Kaisha Semiconductor device
US7057691B2 (en) 1995-10-16 2006-06-06 Sharp Kabushiki Kaisha Semiconductor device
JPH09292626A (en) * 1996-04-24 1997-11-11 Sharp Corp Liquid crystal display device and its production
KR100398838B1 (en) * 1999-12-13 2003-09-19 미쓰비시덴키 가부시키가이샤 Semiconductor device provided with conductive layer, liquid crystal display, and manufacturing method thereof
WO2005018006A1 (en) * 2003-08-18 2005-02-24 Toshiba Matsushita Display Technology Co., Ltd. Array board, liquid crystal display and method for producing array board
JP2005077822A (en) * 2003-09-01 2005-03-24 Casio Comput Co Ltd Manufacturing method of transistor array substrate, and transistor array substrate
JP2004078236A (en) * 2003-09-17 2004-03-11 Sharp Corp Switching element substrate
US7612377B2 (en) 2005-01-31 2009-11-03 Samsung Electronics Co., Ltd. Thin film transistor array panel with enhanced storage capacitors
US11073729B2 (en) 2006-04-06 2021-07-27 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
US9958736B2 (en) 2006-04-06 2018-05-01 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
JP2015148828A (en) * 2006-04-06 2015-08-20 株式会社半導体エネルギー研究所 display device
US11442317B2 (en) 2006-04-06 2022-09-13 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
US11921382B2 (en) 2006-04-06 2024-03-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
US9207504B2 (en) 2006-04-06 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
US9213206B2 (en) 2006-04-06 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
US10684517B2 (en) 2006-04-06 2020-06-16 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
US11644720B2 (en) 2006-04-06 2023-05-09 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
US9941310B2 (en) 2008-12-24 2018-04-10 Semiconductor Energy Laboratory Co., Ltd. Driver circuit with oxide semiconductor layers having varying hydrogen concentrations
US9443888B2 (en) 2008-12-24 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device including transistor and resistor incorporating hydrogen in oxide semiconductor
US9184189B2 (en) 2009-03-27 2015-11-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic appliance
US9941309B2 (en) 2012-08-03 2018-04-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9449996B2 (en) 2012-08-03 2016-09-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9269728B2 (en) 2012-08-10 2016-02-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10217776B2 (en) 2012-08-31 2019-02-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising first metal oxide film and second metal oxide film
US9478535B2 (en) 2012-08-31 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor film
US10236305B2 (en) 2012-09-13 2019-03-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9455280B2 (en) 2012-09-13 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US12080717B2 (en) 2012-09-13 2024-09-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10700099B2 (en) 2012-09-13 2020-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10446584B2 (en) 2012-09-13 2019-10-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9711537B2 (en) 2012-09-13 2017-07-18 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
US9806099B2 (en) 2012-09-13 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9252287B2 (en) 2012-09-13 2016-02-02 Semiconductor Energy Laboratory Co., Ltd Display device and electronic appliance
US9368516B2 (en) 2012-09-13 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
US9911755B2 (en) 2012-12-25 2018-03-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor and capacitor
US9905585B2 (en) 2012-12-25 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising capacitor
US11139322B2 (en) 2012-12-28 2021-10-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9196639B2 (en) 2012-12-28 2015-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US9647010B2 (en) 2012-12-28 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US10461101B2 (en) 2012-12-28 2019-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9705006B2 (en) 2012-12-28 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US8981374B2 (en) 2013-01-30 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9177969B2 (en) 2013-01-30 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9331108B2 (en) 2013-01-30 2016-05-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9659977B2 (en) 2013-01-30 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9917116B2 (en) 2013-01-30 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014160755A (en) * 2013-02-20 2014-09-04 Japan Display Inc Semiconductor device
US9915848B2 (en) 2013-04-19 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US9231002B2 (en) 2013-05-03 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US9437741B2 (en) 2013-05-16 2016-09-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10503018B2 (en) 2013-06-05 2019-12-10 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US9494830B2 (en) 2013-06-05 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Sequential circuit and semiconductor device
US9939692B2 (en) 2013-06-05 2018-04-10 Semiconductor Energy Laboratory Co., Ltd. Sequential circuit and semiconductor device
US10998341B2 (en) 2013-07-12 2021-05-04 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing display device
US10593703B2 (en) 2013-07-12 2020-03-17 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing display device
US9818763B2 (en) 2013-07-12 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing display device
US10199393B2 (en) 2013-07-12 2019-02-05 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing display device
US11502109B2 (en) 2013-07-12 2022-11-15 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing display device
US10134781B2 (en) 2013-08-23 2018-11-20 Semiconductor Energy Laboratory Co., Ltd. Capacitor and semiconductor device
US11430817B2 (en) 2013-11-29 2022-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2021106274A (en) * 2013-12-27 2021-07-26 株式会社半導体エネルギー研究所 Display device

Similar Documents

Publication Publication Date Title
JPH07104312A (en) Production of liquid crystal display device
JP3708637B2 (en) Liquid crystal display device
KR100657387B1 (en) Thin film transistor, fabrication method thereof and liquid crystal display having the thin film transistor
EP0372821B1 (en) Liquid crystal display panel with reduced pixel defects
EP0301571B1 (en) Thin film transistor array
JP2001125134A (en) Active matrix substrate and method of producing the same
JPH09265113A (en) Active matrix type liquid crystal display device and its production
JP2850850B2 (en) Method for manufacturing semiconductor device
JP2001343670A (en) Liquid crystal display device
JPH1010548A (en) Active matrix substrate and its production
JP3226836B2 (en) Liquid crystal display device and manufacturing method thereof
JP2727562B2 (en) Display device
JPH01123475A (en) Liquid crystal display equipment
JP3657371B2 (en) Active matrix display device
JP2001177097A (en) Thin-film transistor and its manufacturing method
JPH1048664A (en) Liquid crystal display device and its production
JP2000206564A (en) Reflection type liquid crystal display device and its production
JP2002176179A (en) Electro-optical device, manufacturing method thereof, and semiconductor device
JP3167817B2 (en) Active matrix liquid crystal display
JPS60261174A (en) Matrix array
JPH03790B2 (en)
JPH1187721A (en) Thin-film transistor and liquid crystal display device comprising the same, and manufacture of tft array substrate
JPH0568708B2 (en)
JP2677714B2 (en) Active matrix substrate and manufacturing method thereof
JPH09146120A (en) Liquid crystal display device