JP2625924B2 - リードの前処理方法 - Google Patents
リードの前処理方法Info
- Publication number
- JP2625924B2 JP2625924B2 JP63174049A JP17404988A JP2625924B2 JP 2625924 B2 JP2625924 B2 JP 2625924B2 JP 63174049 A JP63174049 A JP 63174049A JP 17404988 A JP17404988 A JP 17404988A JP 2625924 B2 JP2625924 B2 JP 2625924B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- plating
- solder
- dip
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/79—Apparatus for Tape Automated Bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3468—Applying molten solder
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Molten Solder (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔概 要〕 半導体装置等の電子部品をプリント基板にハンダ付け
実装する際に適用されるリードの前処理方法に関し、 リードに対する前処理，即ち予備ハンダ付け工程の効
率化を目的とし、 Auメッキが施された前記リードを先ずSnディップ槽に
浸漬して第１回目の予備ハンダ付けを行い、次にこれを
In−Snディップ槽に浸漬して第２回目の予備ハンダ付け
を行うようにしたことを特徴とするものである。
実装する際に適用されるリードの前処理方法に関し、 リードに対する前処理，即ち予備ハンダ付け工程の効
率化を目的とし、 Auメッキが施された前記リードを先ずSnディップ槽に
浸漬して第１回目の予備ハンダ付けを行い、次にこれを
In−Snディップ槽に浸漬して第２回目の予備ハンダ付け
を行うようにしたことを特徴とするものである。
本発明はリードにAuメッキ（金メッキ）が施された半
導体装置等の電子部品をプリント基板に実装する際に適
用されるリードの前処理方法に関する。
導体装置等の電子部品をプリント基板に実装する際に適
用されるリードの前処理方法に関する。
最近は部品実装の高密度化が進み、接続部（ハンダ付
け部）に加わるストレスは益々大きくなる傾向にある。
そのため、実装に用いるハンダも、疲労強度の低い従来
のSn−Pb（錫−鉛）系ハンダから、融点が低いことから
ステップソルダリングが可能で、かつ疲労強度の高いイ
ンジウム系のハンダ（In＝52質量％,Sn＝48質量％のハ
ンダであって、以下これをIn−Snハンダと呼ぶ）に移行
しつつある。しかしこのIn−Snハンダは、InとAuが金属
間化合物を形成する過程でボイドを発生したり、或いは
ハンダ流動性が悪化して強度劣化を起こす等の欠点があ
るため、実装前にリード側のAuを除去しておく必要があ
る。
け部）に加わるストレスは益々大きくなる傾向にある。
そのため、実装に用いるハンダも、疲労強度の低い従来
のSn−Pb（錫−鉛）系ハンダから、融点が低いことから
ステップソルダリングが可能で、かつ疲労強度の高いイ
ンジウム系のハンダ（In＝52質量％,Sn＝48質量％のハ
ンダであって、以下これをIn−Snハンダと呼ぶ）に移行
しつつある。しかしこのIn−Snハンダは、InとAuが金属
間化合物を形成する過程でボイドを発生したり、或いは
ハンダ流動性が悪化して強度劣化を起こす等の欠点があ
るため、実装前にリード側のAuを除去しておく必要があ
る。
本発明はIn−Snハンダを用いて部品実装を行う際に適
用されるリードの前処理方法に関するもので、リード上
のAuメッキの除去を効率化した点にその特徴がある。
用されるリードの前処理方法に関するもので、リード上
のAuメッキの除去を効率化した点にその特徴がある。
第３図は半導体装置の実装構造を模式的に示した要部
側断面図である。
側断面図である。
リード10にAuメッキ（図示せず）が施された半導体装
置20の実装は、 .Auメッキされたリード10をIn−Snハンダに浸漬してA
uを槽内のIn−Snハンダに拡散させて除去する。
置20の実装は、 .Auメッキされたリード10をIn−Snハンダに浸漬してA
uを槽内のIn−Snハンダに拡散させて除去する。
．リード10のAuメッキ除去を行った半導体装置20を第
３図に示す如く矢印方向に移動させ、リード10をプリン
ト基板50側のパッド15上に位置決めする。
３図に示す如く矢印方向に移動させ、リード10をプリン
ト基板50側のパッド15上に位置決めする。
．雰囲気温度を上げてIn−Snハンダで構成されたバン
プ16を溶融させ、該バンプ16によって両者を接合する。
プ16を溶融させ、該バンプ16によって両者を接合する。
といった手順でこれを行っていた。
しかしながら、前記In−SnハンダはAuの拡散速度が遅
いため、上記従来の方法ではリード10のAuメッキの除去
に多大の工数が必要である。本発明の目的は、このAuメ
ッキを短時間で除去する方法を提供するにある。
いため、上記従来の方法ではリード10のAuメッキの除去
に多大の工数が必要である。本発明の目的は、このAuメ
ッキを短時間で除去する方法を提供するにある。
本発明によるリードの前処理方法は、第１図の実施例
図に示す如く、Auメッキ２が施された前記リード10を先
ずSnディップ槽３に浸漬して第１回目の予備ハンダ付け
を行い、次にこれをIn−Snディップ槽４に浸漬して第２
回目の予備ハンダ付けを行う構成になっている。
図に示す如く、Auメッキ２が施された前記リード10を先
ずSnディップ槽３に浸漬して第１回目の予備ハンダ付け
を行い、次にこれをIn−Snディップ槽４に浸漬して第２
回目の予備ハンダ付けを行う構成になっている。
本発明によれば、第１回目の予備ハンダ付けによって
リード10上のAuメッキがSn中に拡散して効率的に除去さ
れ、第２回目の予備ハンダ付けによってリード10上にバ
ンプ16と同一組成のIn−Sn層が形成されるので、部品実
装時の条件も著しく改善される。
リード10上のAuメッキがSn中に拡散して効率的に除去さ
れ、第２回目の予備ハンダ付けによってリード10上にバ
ンプ16と同一組成のIn−Sn層が形成されるので、部品実
装時の条件も著しく改善される。
以下実施例図に基づいて本発明を詳細に説明する。
第１図（ａ）と（ｂ）は本発明の一実施例を工程順に
示した模式的要部側断面図であるが、前記第３図と同一
部分には同一符号を付している。
示した模式的要部側断面図であるが、前記第３図と同一
部分には同一符号を付している。
第１図（ａ）と（ｂ）に示すように、本発明によるリ
ードの前処理方法は、Auメッキ２を施したリード10を備
えた半導体装置20を基板プリント基板50（第３図参照）
上に実装するに際して、そのリード10に施される前処理
方法に関するもので、Auメッキ２が施された前記リード
10を先ずSnディップ槽３に浸漬して第１回目の予備ハン
ダ付けを行い、次にこれをIn−Snディップ槽４に浸漬し
て第２回目の予備ハンダ付けを行う、というように予備
ハンダ付けを２段階に分離して行う点にその特徴があ
る。
ードの前処理方法は、Auメッキ２を施したリード10を備
えた半導体装置20を基板プリント基板50（第３図参照）
上に実装するに際して、そのリード10に施される前処理
方法に関するもので、Auメッキ２が施された前記リード
10を先ずSnディップ槽３に浸漬して第１回目の予備ハン
ダ付けを行い、次にこれをIn−Snディップ槽４に浸漬し
て第２回目の予備ハンダ付けを行う、というように予備
ハンダ付けを２段階に分離して行う点にその特徴があ
る。
以下本発明によるリードの前処理方法を工程順序に従
って説明する。
って説明する。
（１） 第１回目の予備ハンダ付け〔第１図（ａ）〕 Snディップ槽３（このSnディップ槽には、質量％が10
0％のSnが充填されている）中に半導体装置20の一方の
リード10を約15秒間浸漬する。その結果、リード10の浸
漬部分（点線円で囲んだ部分）のAuメッキ２はSn中に拡
散され、それに代わってその表面には右側の拡大図に示
すようなAu−Sn合金層５が形成される。図中、１はリー
ド10の母材であるリード母材、２はAuメッキをそれぞれ
示す。なお、この予備ハンダ付けはもう一方のリード10
に対しても同様に行う。
0％のSnが充填されている）中に半導体装置20の一方の
リード10を約15秒間浸漬する。その結果、リード10の浸
漬部分（点線円で囲んだ部分）のAuメッキ２はSn中に拡
散され、それに代わってその表面には右側の拡大図に示
すようなAu−Sn合金層５が形成される。図中、１はリー
ド10の母材であるリード母材、２はAuメッキをそれぞれ
示す。なお、この予備ハンダ付けはもう一方のリード10
に対しても同様に行う。
（２） 第２回目の予備ハンダ付け〔第１図（ｂ）〕 上記第１回目の予備ハンダ付けが終了すると、次はリ
ード10をIn−Snディップ槽４（このIn−Snディップ槽に
は、In＝52質量％,Sn＝48質量％のIn−Snハンダが充填
されている）中に120〜180秒間浸漬する。この操作によ
り、Inと結合したAuの化合物はその殆どが前記ディップ
槽４内のIn−Sn中に拡散するので、リード10上のハンダ
の組成はIn−Snのみとなる。このIn−Sn合金層６は、成
分的に前記第３図に示したバンプ16と略同等な成分を持
っているため、半導体装置20をプリント基板50に実装す
る，即ちリード10とパッド15とを接合する際の条件が特
に良好となる。
ード10をIn−Snディップ槽４（このIn−Snディップ槽に
は、In＝52質量％,Sn＝48質量％のIn−Snハンダが充填
されている）中に120〜180秒間浸漬する。この操作によ
り、Inと結合したAuの化合物はその殆どが前記ディップ
槽４内のIn−Sn中に拡散するので、リード10上のハンダ
の組成はIn−Snのみとなる。このIn−Sn合金層６は、成
分的に前記第３図に示したバンプ16と略同等な成分を持
っているため、半導体装置20をプリント基板50に実装す
る，即ちリード10とパッド15とを接合する際の条件が特
に良好となる。
第２図は本発明の一応用例を模式的に示した要部側断
面図である。
面図である。
第２図に示すように、本応用例は、Snディップ層３と
In−Snディップ層４を具備してなる予備ハンダ装置60を
用いてリード10の前処理を行う。
In−Snディップ層４を具備してなる予備ハンダ装置60を
用いてリード10の前処理を行う。
以下この装置の動作について説明する。
．治具９によって保持された半導体装置20をアーム40
がつかんでこれを矢印方向Ａ方向に移動させる。そして
リード10のみを第１のディップ槽であるSnディップ槽３
内に浸漬させる。
がつかんでこれを矢印方向Ａ方向に移動させる。そして
リード10のみを第１のディップ槽であるSnディップ槽３
内に浸漬させる。
．所定のディップ時間が経過するとアーム40は一旦矢
印Ｂ方向に上昇する。そして今度は保持した治具９を矢
印Ｃ方向→矢印Ｄ方向に移動させてこれを第２のディッ
プ槽であるIn−Snディップ槽４内に浸漬させる。
印Ｂ方向に上昇する。そして今度は保持した治具９を矢
印Ｃ方向→矢印Ｄ方向に移動させてこれを第２のディッ
プ槽であるIn−Snディップ槽４内に浸漬させる。
．このディップが終わるとバキュームノズル11が作動
して半導体装置20のみを吸着して矢印Ｅ方向に持ち上げ
る。そしてこれを所定の保管場所へ移動させて収納す
る。
して半導体装置20のみを吸着して矢印Ｅ方向に持ち上げ
る。そしてこれを所定の保管場所へ移動させて収納す
る。
．半導体装置20の収納が終わると今度は前記アーム40
が再び作動して治具９を保持し、これをスタンバイ位置
まで搬送する。
が再び作動して治具９を保持し、これをスタンバイ位置
まで搬送する。
なお、これら各ディップ時間は、リード10に施された
Auメッキ２の厚さに対応して設定されるが、例えばAuメ
ッキ２の厚さが５μｍの場合は、Snディップ時間は約15
秒であり,In−Snディップ時間は120〜180秒である。そ
して、このディップ時間の合計は、In−Snディップ槽の
みを用いてAuメッキを除去する場合の1/5〜1/15に相当
する。
Auメッキ２の厚さに対応して設定されるが、例えばAuメ
ッキ２の厚さが５μｍの場合は、Snディップ時間は約15
秒であり,In−Snディップ時間は120〜180秒である。そ
して、このディップ時間の合計は、In−Snディップ槽の
みを用いてAuメッキを除去する場合の1/5〜1/15に相当
する。
以上の説明から明らかなように本発明によれば、リー
ド上に施されたAuメッキを確実に、しかも短時間で除去
することができるので、部品実装時の信頼性が著しく向
上し、且つリードの前処理作業の作業効率が大幅に改善
されるといった優れた工業的効果がある。
ド上に施されたAuメッキを確実に、しかも短時間で除去
することができるので、部品実装時の信頼性が著しく向
上し、且つリードの前処理作業の作業効率が大幅に改善
されるといった優れた工業的効果がある。
第１図（ａ）と（ｂ）は本発明の一実施例を模式的に示
した要部側断面図、 第２図は本発明の一応用例を示す模式的要部側断面図、 第３図は半導体装置の実装構造を示す模式的要部側断面
図である。 図中、１はリード母材、 ２はAuメッキ、 ３はSnディップ槽、 ４はIn−Snディップ槽、 ５はAu−Sn合金層、 ６はIn−Sn合金層、 ９は治具、 10はリード、 11はバキュームノズル、 15はパッド、 16はバンプ、 20は半導体装置、 40はアーム、 50はプリント基板、 60は予備ハンダ装置、 をそれぞれ示す。
した要部側断面図、 第２図は本発明の一応用例を示す模式的要部側断面図、 第３図は半導体装置の実装構造を示す模式的要部側断面
図である。 図中、１はリード母材、 ２はAuメッキ、 ３はSnディップ槽、 ４はIn−Snディップ槽、 ５はAu−Sn合金層、 ６はIn−Sn合金層、 ９は治具、 10はリード、 11はバキュームノズル、 15はパッド、 16はバンプ、 20は半導体装置、 40はアーム、 50はプリント基板、 60は予備ハンダ装置、 をそれぞれ示す。
Claims (1)
- 【請求項１】リードを有してなる電子部品の前処理方法
であって、 Auメッキが施された前記リードを先ずSnディップ槽に浸
漬して第１回目の予備ハンダ付けを行い、次にこれをIn
−Snディップ槽に浸漬して第２回目の予備ハンダ付けを
行うようにしたことを特徴とするリードの前処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63174049A JP2625924B2 (ja) | 1988-07-12 | 1988-07-12 | リードの前処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63174049A JP2625924B2 (ja) | 1988-07-12 | 1988-07-12 | リードの前処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0223643A JPH0223643A (ja) | 1990-01-25 |
| JP2625924B2 true JP2625924B2 (ja) | 1997-07-02 |
Family
ID=15971729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63174049A Expired - Lifetime JP2625924B2 (ja) | 1988-07-12 | 1988-07-12 | リードの前処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2625924B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111151837B (zh) * | 2020-02-07 | 2021-10-26 | 湖南阿尔亚智能科技有限公司 | 一种平面式电路板上锡机 |
-
1988
- 1988-07-12 JP JP63174049A patent/JP2625924B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0223643A (ja) | 1990-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Mei et al. | Brittle interfacial fracture of PBGA packages soldered on electroless nickel/immersion gold | |
| AU634441B2 (en) | A fluxless soldering process | |
| US6307160B1 (en) | High-strength solder interconnect for copper/electroless nickel/immersion gold metallization solder pad and method | |
| US5038996A (en) | Bonding of metallic surfaces | |
| US5164566A (en) | Method and apparatus for fluxless solder reflow | |
| JP4720438B2 (ja) | フリップチップ接続方法 | |
| JP2000307228A (ja) | 鉛を含まないはんだ接合方法及びこれによって製造された電子モジュール | |
| US3859722A (en) | Method of dip-soldering printed circuits to attach components | |
| EP0365807A1 (en) | Bonding of metallic surfaces | |
| TWI427720B (zh) | 焊料凸塊形成方法 | |
| JP3078846B2 (ja) | フラックスを使用しない部品の接点形成 | |
| JP2625924B2 (ja) | リードの前処理方法 | |
| JP3400408B2 (ja) | フリップチップ実装方法 | |
| US5075258A (en) | Method for plating tab leads in an assembled semiconductor package | |
| KR101939563B1 (ko) | 플럭스 리스 플립칩 패키지 제조장치 및 제조방법 | |
| JP4590783B2 (ja) | はんだボールの形成方法 | |
| KR100652444B1 (ko) | 리드 상에 무연 도금막을 구비하는 반도체 칩 패키지, 그의제조방법 및 그를 구비하는 반도체 모듈 | |
| US5537739A (en) | Method for electoconductively connecting contacts | |
| JP2534837B2 (ja) | 回路基板への部品の半田付け方法 | |
| JPH09219581A (ja) | 電子部品の実装方法 | |
| JP2903711B2 (ja) | フラットパッケージの予備半田方法 | |
| US20080079128A1 (en) | Lead frame type stack package and method o fabricating the same | |
| Hall et al. | Recent advances in solder bond technology for microelectronic packaging | |
| JP2001168513A (ja) | 非鉛系はんだ材料被覆基板の製造方法 | |
| CN114211081A (zh) | Sn基无铅多晶焊点的制备方法 |