JP2625448B2

JP2625448B2 - ゲートターンオフサイリスタの駆動回路

Info

Publication number: JP2625448B2
Application number: JP62284119A
Authority: JP
Inventors: 長司椎名; 雅行和田; 均松崎; 忠昭苅谷; 秀蔵金子
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1987-11-12
Filing date: 1987-11-12
Publication date: 1997-07-02
Anticipated expiration: 2012-07-02
Also published as: JPH01129767A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、ゲートターンオフサイリスタ（以下GTOと
いう）の駆動回路に係り、特に、GTOのカソード側に負
荷が接続され、フローテイング状態で使用されるGTOの
駆動回路に関する。

〔従来の技術〕

GTOは、通常のサイリスタと同様に、そのＰゲートに
電流が加えられるか、Ｎゲートから電流が引き抜かれる
ことによつてターンオフするが、通常のサイリスタと異
なり、Ｐゲートから電流を引き抜くことによつてターン
オフする。すなわち、GTOは、ターンオフ制御が可能で
ある点に特徴を有し、そのターンオフ駆動回路は、サイ
リスタの場合と全く同一である。個別素子におけるGTO
のターンオフ駆動回路は、Ｐゲートから電流を引き抜く
ために、専用のオフゲート用電源を有し、カソードから
ゲートに負のゲート電流を流してGTOをターンオフさせ
るように構成されるのが一般的である。しかし、この方
法は、駆動回路が複雑となり、かつ、負の電源を専用に
必要とするという問題点を有する。

このような問題点を解決したGTOのターンオフ駆動回
路の従来技術として、例えば、特開昭59−14355号公報
に記載された技術が知られている。この従来技術は、タ
ーンオフゲートであるＰゲートとカソードとの間にトラ
ンジスタを接続してターンオフ駆動回路を構成するもの
である。

以下、この種従来技術を図面により説明する。

第２図（ａ），（ｂ）は、GTOと、負荷との接続位置
の異なる従来技術による２種類のGTOのターンオフ駆動
回路を示す図、第３図はモータドライバスイツチ素子と
してGTOを使用した場合の従来技術によるGTOのターンオ
フ駆動回路を示す図である。これらの回路図には、GTO
のターンオフ駆動回路は、省略して図示していない。第
２図（ａ），（ｂ）及び第３図において、1,2はGTO、３
は負荷、5,51,52はゲート抵抗、７は電流検出抵抗、8,8
1,82はターンオフパルス信号、10は接地電位、11,21は
アノード、12,22はＮゲート、13,23はＰゲート、14,24
はカソード、61,62は還流ダイオード、63はゼナーダイ
オード、V_CCは負荷用電源、Q₃₀、Q₄₀はオフ用トランジ
スタである。

第２図（ａ）に示す回路は、負荷３がGTO1のアノード
11に接続され、GTO1のカソードが接地電位に接続され
て、負荷３に対する負荷電源V_CCの印加で制御するもの
である。GTO1のターンオフ駆動回路は、GTO1のＰゲート
13とカソード14の間に接続されたオフ用トランジスタQ
₃₀とゲート抵抗５とオフ用トランジスタQ₃₀のベースに
接続されたターンオフパルス信号８とにより構成され
る。このターンオフ駆動回路は、ターンオフパルス信号
８により、トランジスタQ₃₀をオンとすることにより、G
TO1をオン状態からオフ状態に移行させることができ
る。トランジスタQ₃₀のオン状態におけるコレクタ−エ
ミツタ間電圧V_CEは、GTO1のオン状態におけるＰゲート1
3−カソード14巻の電位V_GKに対して、 V_CE＜V_GK0.6〔Ｖ〕 ……（１）を満足させれば、Ｐゲート13から電流を引き抜くことが
できる。このため、オフ用トランジスタQ₃₀は、飽和動
作させることが必要である。

一方、GTO1がオン状態のときのアノード11に流れる電
流をI_Aとし、GTO1がオフ状態に移行するときのＰゲート
13から引き抜かれる最大ゲート電流をI_Gとした場合、タ
ーンオフゲインは次式で表わされる。

この第（２）式の値は、GTO1の構造、プロセス定数に
よつて変化する。そして、第（２）式で定まるゲート電
流I_Gが、トランジスタQ₃₀のコレクタ電流I_Cとなる。ト
ランジスタQ₃₀は、飽和動作を行うので、第（２）式の
最大ゲート電流I_Gが流されたときのトランジスタQ₃₀の
コレクタ−エミツタ飽和電圧V_CESは、 V_CES＜0.6〔Ｖ〕 ……（３）を満足する必要がある。トランジスタQ₃₀に充分なベー
ス電流を供給している場合、V_CESは、ほとんどコレクタ
抵抗R_Cによつて決定される。コレクタ抵抗R_Cは、トラン
ジスタの幾何学的寸法に逆比例するので、V_CESを小さく
するためには、Q₃₀の寸法を大きくする必要がある。こ
のため、GTO1とそのターンオフ駆動回路であるトランジ
スタQ₃₀を同一のシリコン基板上に集積化する場合、チ
ツプの大きさの増大を招くことになる。

このような、トランジスタQ₃₀の寸法が大きくなるこ
とを防止する駆動回路が、前述した特開昭59−14355号
公報に示されており、この従来技術は、GTO1のカソード
14と接地電位10との間にダイオードまたは抵抗を挿入す
ることにより、カソード電位V_Kを上昇させるものであ
る。この場合、（３）式のV_CESは、 V_CES＜V_GK＋V_K0.6＋V_K ……（４）を満足すればよく、オフ用トランジスタQ₃₀は、カソー
ド電位V_Kの上昇分だけ小型にできることになる。

第２図（ｂ）に示す回路は、負荷３がGTO1のカソード
14と接地電位10との間に接続され、ターンオフ駆動用の
トランジスタQ₄₀がGTO1のＰゲート13と接地電位10との
間に接続されて構成されている。この回路において、GT
O1のカソード電位は、GTO1がオフの場合、ほとんど接地
電位10に等しく、GTO1がオンの場合、負荷用電源V_CCと
等しい電位となる。ターンオフ駆動回路となるトランジ
スタQ₄₀は、ターンオフパルス信号８によつてオンとな
り、これによりGTO1をオフ状態に移行させることができ
る。このとき、トランジスタQ₄₀のV_ECは、負荷用電源V
_CCの電位から、ほぼV_CESまで変化し、トランジスタQ₄₀
は、能動状態から飽和状態へ変化する動作を行う。この
場合も、前述の第（２）式に示すGTO1のターンオフゲイ
ンは変化しないので、GTO1がオンからオフ状態へ変化し
ていく期間中、トランジスタQ₄₀は、能動状態にあり充
分なゲート電流I_Gを引き抜くことが可能である。しか
し、GTO1がオフ状態に近づくに従つて、トランジスタQ
₄₀のコレクタ電位が零に近づくので、ターンオフ駆動回
路のゲート電流引き抜き機構は、第２図（ａ）の場合と
同一になつてしまう。すなわち、トランジスタQ₄₀にお
けるターンオフパルス信号８によるトランジスタQ₄₀の
ベースバイアス電流をI_B、トランジスタQ₄₀のエミツタ
接地電流増幅率h_FEとするとき、ゲート電流I_Gは、 I_G＜h_FE・I_B ……（５）である必要がある。

しかし、負荷３が定電流負荷でない限り、GTO1がオフ
に移行するにつれ、カソード14の電位が低下する結果と
して、アノード電流I_Aも減少してくるので、トランジス
タQ₄₀のコレクタ抵抗R_Cを第２図（ａ）の場合のトラン
ジスタQ₃₀ほど小さくする必要はなく、トランジスタQ₄₀
の幾何学的寸法をトランジスタQ₃₀ほど大きくする必要
はない。

第３図は負荷がインダクタであり、それがモータ巻線
である場合のGTOのターンオフ駆動回路を示している。

第３図に示すように、モータ巻線であるインダクタＬ
を制御する回路は、インダクタＬの両端に、スイツチと
してのGTOが配置されて構成される。スイツチがオフと
されたとき、インダクタＬに蓄積されていたエネルギー
は、高電圧、大電流となつて放出されるため、スイツチ
としては、逆方向バイアスの安全動作領域（ASOとい
う）の広いことが要求される。GTOは、トランジスタよ
り広い逆バイアスASOを持つているので、インダクタ負
荷を制御するスイツチ素子として適している。

第３図において、インダクタＬの下端Ｌ−１と接地電
位10との間に接続されているGTO1をオンとしておき、イ
ンダクタＬの上端Ｌ−２と負荷用電源V_CCの高電位側と
の間に接続されているGTO2をオン，オフ制御することに
より、インダクタＬに流れる電流を一定に保つチヨツパ
制御法が、一般的に行われている。第３図における電流
検出抵抗７の高電位側、すなわち、GTO1のカソード14と
の接続点の電位は、図示されていないチヨツパ制御回路
に接続され、ターンオフパルス信号82を制御する。GTO2
がオフとなつたとき、インダクタＬに蓄えられた電流の
通路は、インダクタＬの下端Ｌ−１→GTO1→電流検出抵
抗７→接地電位10→還流ダイオード61→インダクタＬの
上端Ｌ−２となる。なお、還流ダイオード62及びゼナー
ダイオード63は、GTO1及びGTO2がともにオフとなつたと
きに、インダクタＬに蓄えられた電流を流す通路を構成
するものであつて、この場合の電流通路は、インダクタ
Ｌの下端Ｌ−１→還流ダイオード62→ゼナーダイオード
63→負荷用電源V_CC→接地電位10→還流ダイオード61→
インダクタＬの上端Ｌ−２となる。

いま、GTO1がオン状態であるとし、GTO2をオン状態か
らオフ状態に移行させるものとする。このとき、ターン
オフパルス信号82は、オフ用トランジスタQ₄₀をオンさ
せるように、トランジスタQ₄₀に印加され、これによつ
て、オンとなつたトランジスタQ₄₀は、GTO2のＰゲート2
3から電流を引き抜き、GTO2をオフ状態に移行させる。G
TO2が完全にオフとなつたとき、インダクタＬに蓄えら
れた電流は、還流ダイオード61を通つて流れるので、還
流電流によるダイオード61の順方向電圧降下をV_BEとす
ると、GTO2のカソード24の電位は、−V_BEとなる。この
電圧は、GTO2のゲート抵抗52とＰゲート23、カソード24
間のPN接合との２つの分路を通してトランジスタQ₄₀の
コレクタに伝えられる。このとき、トランジスタQ₄₀の
ベースにターンオフパルス信号82が印加されているの
で、トランジスタQ₄₀は、逆トランジスタとして動作
し、エミツタ41からコレクタ42に向つて電流が流れる。
この電流は、GTO2のＰゲート23に流れ込むので、GTO2
は、オン状態に移行しようとする。しかし、GTO2がオン
となり、そのカソード電位が正方向に上昇してくると、
再びトランジスタQ₄₀がＰゲート23から電流を引き抜き
始めるので、GTO2は、オンとはなり得ない。結局GTO2
は、トランジスタQ₄₀が逆トランジスタとして動作し、G
TO2のＰゲート23に電流を流し込むとき、Ｎベース22を
コレクタとするNPNトランジスタとして動作する。この
ように、GTO2は、完全にオフ状態に移行されず、トラン
ジスタQ₄₀にターンオフパルス信号82が加えられている
間、GTO2のNPNトランジスタ動作により、インダクタＬ
に電流を流し、不必要な電力消費を生じさせてしまう。
なお、GTO1のオンからオフへの移行時には、このような
不都合な動作は生じない。

〔発明が解決しようとする問題点〕

前述したように、従来技術によるGTOの駆動回路は、
カソード側にモータ巻線等のインダクタ負荷が接続され
ているGTOのＰゲートと接地電位との間に接続したオフ
用トランジスタをオンとして、Ｐゲートから電流を引き
抜いてGTOをターンオフするとき、インダクタ負荷に蓄
えられたエネルギーによる誘起電圧の影響によつて、オ
フ用トランジスタ及びGTOの動作が不安定になり、負荷
に不必要な電流が流れるという問題点があつた。

本発明の目的は、前述した従来技術の問題点を解決
し、そのカソード側に負荷が接続されたフローテイング
状態で使用されるGTOにおいて、そのカソード電位が負
に変化する場合でも、確実にGTOをターンオフさせるこ
とのできるGTOのターンオフ駆動回路を提供することに
ある。

〔問題点を解決するための手段〕

本発明によれば、前記目的は、GTOのターンオフ駆動
回路を、GTOのＰゲートから電流を引き抜くトランジス
タと、Ｐゲートとカソード間をシヨートするトランジス
タとを組合せ、これらが自動的に切換えられるように構
成し、ターンオフ駆動電流を２段階または経時的に連続
して制御するようにすることにより達成される。

〔作用〕

GTOのＰゲートから電流を引き抜くトランジスタをオ
ン状態とすると、このトランジスタにより、GTOのＰゲ
ートから電流の引き抜きが行われ、GTOはオフ状態への
移行を開始する。GTOのオフ状態への移行が進行するとG
TOのカソード電位が低下し、やがてカソード電位が接地
電位以下に低下して、Ｐゲートから電流を引き抜くトラ
ンジスタが逆トランジスタとして動作し、GTOは、NPNト
ランジスタとして動作しようとする。

しかし、GTOのカソード電位が所定値まで低下する
と、Ｐゲートとカソード間をシヨートするトランジスタ
が自動的にオン状態に移行し、Ｐゲートからの引き抜き
電流は、より電位の低いカソードに向つて流れるように
なつて、電流の引き抜きが継続され、結局GTOは完全に
オフ状態となる。

〔実施例〕

以下、本発明によるGTOの駆動回路の一実施例を図面
により詳細に説明する。

第１図（ａ）は本発明の一実施例の構成を示す回路
図、第１図（ｂ）は電流パルス切換回路の出力波形を示
す図である。第１図において、64は低圧ダイオード、65
は高圧ダイオード、83は電流パルス切換回路、Q₇₀はオ
フ用トランジスタであり、他の符号は、第２図，第３図
の場合と同一である。

第１図（ａ）に示す本発明の一実施例は、第３図によ
り説明した従来技術においては、フローテイング状態で
動作するGTO2のカソード24が負電位になるのは、GTO2が
オフのときであつて、GTO1のオン，オフには関係しない
ので、簡単のため、インダクタＬの低電位側Ｌ−１を接
地電位に接続した構成として示されている。また、第１
図（ａ）は、GTOのターンオフ駆動回路を省略し、ター
ンオフ駆動回路のみの構成を示している。

第１図に示す本発明の一実施例のGTOのターンオフ駆
動回路は、Ｐゲート23から電流を引き抜くために、該Ｐ
ゲート23と接地電位10との間に接続されたトランジスタ
Q₄₀と、Ｐゲート23とカソード24とをシヨートするため
に、これらの間に接続されたトランジスタQ₇₀とにより
構成され、これらのトランジスタQ₄₀,Q₇₀のベースが、
電流パルス切換回路83を介して、ターンオフパルス信号
82により制御され、GTO2をオン状態からオフ状態に移行
制御するものである。

第１図において、GTO2がオン状態であるとし、ターン
オフパルス信号82を印加することによつて、GTO2をオフ
状態に移行させる場合の動作を説明する。

ターンオフパルス信号82が、電流パルス切換回路83、
ダイオード64を介してオフ用トランジスタQ₄₀のベース
に印加されると、トランジスタQ₄₀は、オンとなり、GTO
2のＰゲート23から電流の引き抜きを開始する。このと
き、GTO26カソード24は、ほぼ負荷用電源V_CCに等しい電
位から減少していくことになる。オフ用トランジスタQ
₄₀,Q₇₀のベースに印加されるターンオフパルス信号82
は、論理レベルの信号であり、負荷用電源V_CCより、極
めて小さな電圧レベルを有する。このため、トランジス
タQ₇₀のエミツタ71とベース73は逆バイアスとなり、ト
ランジスタQ₇₀はオフ状態となつている。トランジスタQ
₇₀のエミツタ−ベース接合は、低圧接合であり、負荷用
電源V_CCとしては、高電圧が印加される。このため、図
示回路は、トランジスタQ₇₀のベースに高圧ダイオード6
5を挿入して、トランジスタQ₇₀のエミツタ−ベース接合
を保護している。GTO2のオンからオフへの移行開始時、
前述のようにトランジスタQ₇₀はオフであるから、Ｐゲ
ート23からの電流の引き抜きは、トランジスタQ₄₀のみ
で行われることになる。この動作は、第３図におけるト
ランジスタQ₄₀の動作と同様である。

このトランジスタQ₄₀によるＰゲートの電流が引き抜
かれ、GTO2のカソード電位V_Kが、次に示す第（６）式の
値まで低下すると、トランジスタQ₄₀はオフとなり、ト
ランジスタQ₇₀がオンとなる。

V_K＝2V_F(64)＋V_BE(40)−V_F(65)−V_BE(70) ……（６）但し、V_F(64)は、ダイオード64−1,64−２の夫々の順
電圧、V_BE(40)は、トランジスタQ₄₀のベース−エミツタ
間順電圧、V_F(65)はダイオード65の順電圧、V_BE(70)は
トランジスタQ₇₀のベース−エミツタ間順電圧である。

前記第（６）式において、 V_F(64)V_BE(40)V_F(65)V_BE(70)≡V_BE0.7〔Ｖ〕と考えられるので、前記第（６）式は、次のようにな
る。

V_K〜V_BE0.7〔Ｖ〕 ……（７）次に、前記第（６）式及び第（７）式の意味を詳細に
説明する。

第１図（ａ）において、ターンオフパルス信号82の通
る電流パスは、次の２通りのパスがある。

.82→64−１→64−２→43→41→10 .82→65→73→71→V_K→10 いま、カソード電位V_Kが前述の第（６）式の値より大
きい場合、ターンオフパルス信号82の電流パスは、の
電流パスのみが有効となり、カソード電位V_Kが第（６）
式の値より小さい場合、の電流パスのみが有効とな
る。この結果、第１表に示すように、GTO2のカソード電
位V_Kの値によつて、トランジスタQ₄₀,Q₇₀は交互にオ
ン，オフすることになる。

GTO2のカソード電位V_Kの変化は、GTO2のオンからオフ
への移行によつて起るものであり、トランジスタQ₄₀,Q
₇₀の切換えは、全く自動的に行われる。さて、GTO2が完
全にオフ状態となり、インダクタＬに蓄えられた電流
が、還流ダイオード61を流れ、GTO2のカソード電位V_Kが
負電位になつたとする。この場合、前述のターンオフパ
ルス信号82の電流パスは無効であり、トランジスタQ
₄₀が逆トランジスタとして動作することはない。一方、
トランジスタQ₇₀のエミツタ71は、GTO2のカソード24に
接続され、コレクタ72はGTO2のＰゲートに接続されてい
るので、GTO2のカソード電位V_Kが負電位となつた場合で
も、トランジスタQ₇₀のコレクタ電位は、Q₇₀のエミツタ
電位より大きく、トランジスタQ₇₀は逆トランジスタと
して働くことはない。このため、ターンオフパルス信号
82の電流パスは有効であり、トランジスタQ₇₀による
Ｐゲート23からの電流の引き抜きが、引続き行われるこ
とになり、GTO2が、オンとなることが無くなる。

第１図（ｂ）は、電流パルス切換回路83におけるター
ンオフパルス信号82の制御を説明する波形を示してい
る。

第１図（ａ）におけるGTO2のターンオフ動作におい
て、GTO2のターンオフ開始から、ターンオフ完了までの
期間をt₁とし、カツトオフ完了後、GTO2のカソード電位
が負となり、トランジスタQ₇₀が飽和状態となる期間をt
₂とすれば、期間t₁とt₂では必要なターンオフパルス信
号電流が異なる。すなわち、期間t₁においては、トラン
ジスタQ₄₀を動作させ、GTO2のＰゲートから大電流を引
き抜く必要があるため、トランジスタQ₄₀のベース電流
は、相当に大きな電流が必要となる。一方、期間t₂にお
いては、GTO2のＰゲート23からトランジスタQ₇₀のコレ
クタへの電流供給がないため、わずかのベース電流でト
ランジスタQ₇₀は、飽和状態となる。電流パルス切換回
路83は、前述の期間t₁,t₂の電流レベルを自動切換えす
るものである。

この電流パルス２段切換回路83を備える第１図（ａ）
に示す本発明の一実施例は、GTO2のターンオフ制御時
に、ターンオフとなる不安定な動作を行うことがないの
で、余分な電流損失を生じることがなく、また、トラン
ジスタQ₇₀が必要以上の飽和度となることがなく、GTO2
のオフ状態への移行における遅延時間を短縮するこがで
きるという効果を奏する。

第４図は本発明の他の実施例の回路を示す図である。
第４図において、66,67はダイオード、80はGTO制御信
号、84はコンパレータ、85はANDゲート、86はインバー
タ、V_Bは論理電源、Q₉₀,Q₁₀₀,Q₁₁₀はトランジスタ、Q₄₁
はダーリントントランジスタである。

第４図に示す本発明の実施例は、GTO2のアノード電流
I_A、すなわち、負荷であるインダクタＬを流れる電流が
大きい場合でも、完全にGTO2をターンオフ可能とするも
のである。このため、この実施例は、第１図（ａ）に示
すオフ用トランジスタQ₄₀のベース−コレクタ間にダー
リントントランジスタQ₄₁を接続し、トランジスタQ₄₀の
Ｐゲートからの引き抜き電流の増加を図ることができる
ように構成されている。このダーリントントランジスタ
Q₄₁のベース−エミツタ接合は、第１図（ａ）における
ターンオフパルス信号82の電流パスの中のダイオード
64の１個分と同等の電圧降下を生じるので、第４図の実
施例では、ダイオード64は１個でよい。

この第４図に示す本発明の実施例の回路図は、GTO2の
ターンオフ駆動回路と、電流パルス切換回路83の詳細な
回路も示している。

GTOのターンオフ回路は、インバータ86とトランジス
タQ₉₀とにより構成されており、この回路において、ト
ランジスタQ₉₀は、GTO2のＮゲート22から電流を引き抜
くことにより、GTO2をオン状態に駆動することができ
る。そして、この駆動回路は、GTO制御信号80のローレ
ベルにおいて、インバータ86を介してトランジスタQ₉₀
がオンとなつて、GTO2をオンに駆動する。

電流パルス切換回路83は、トランジスタQ₁₀₀,Q₁₁₀、A
ND回路85、コンパレータ84、ダイオード66,67及び通常5
Vである論理電源V_Eにより構成される。トランジスタQ
₁₀₀,Q₁₁₀は、GTO2のターンオフ制御用の電流供給を行う
もので、その電流供給能力は、抵抗R1とR2の値によつて
定まる。いま、R1＞R2とすれば、トランジスタQ₁₀₀の供
給電流I₁₀₀と、トランジスタQ₁₁₀の供給電流I₁₁₀との関
係は、I₁₀₀＜I₁₁₀となる。第１図（ｂ）により説明し
た、大きなターンオフパルス信号電流を必要とする期間
t₁において、後に示す第（８）式及び第（10）式によ
り、コンパレータ84の入力は、＋側電位が−側電位より
大きくなり、コンパレータ84の出力がこの期間t₁でハイ
レベルとなる。また、GTO制御信号80もハイレベルとな
つているので、トランジスタQ₁₀₀は、GTO制御信号80に
より、トランジスタQ₁₁₀は、GTO制御信号80とコンパレ
ータ84の出力がAND回路85を経た出力で夫々オン状態と
される。このため、この期間t₁における電流パルス２段
階切換回路83の供給電流I₁は、I₁＝I₁₀₀＋I₁₁₀となる。
この供給電流I₁により、GTO2がターンオフし、GTO2のカ
ソード電位が0V以下になると、第（８）式，第（９）式
により、コンパレータ84の入力は、＋側電位が−側電位
より小さくなる。このため、コンパレータ84の出力はロ
ーレベルとなり、トランジスタQ₁₁₀はオフ状態となる。
従つて、第１図（ｂ）により説明した、ターンオフパル
ス信号電流が小さくてすむ期間t₂で、電流パルス切換回
路83の供給電流I₂は、トランジスタQ₁₀₀のみの電流とな
り、I₂＝I₁₀₀となる。このように、電流パルス切換回路
83は、期間t₁と期間t₂における供給電流を自動的に２段
階に切換えることができる。

V₊＝V_F(64)＋V_BE(41)＋V_BE(40)2.1V ……（８） V₊＝V_F(65)＋V_BE(70)＋V_K ……（９） V_-＝V_F(66)+V_F(67)1.4V ……（10）但し、V₊はコンパレータの＋側電位、V_-はコンパレー
タの−側電位、V_F(60),V_F(67)はダイオードの順電圧
0.7Vであり、他は第（６）式の場合と同一である。ま
た、第（８）式はトランジスタQ₄₀がオンの期間に成立
し、第（９）式はトランジスタQ₇₀がオンの期間に成立
する。

第５図は本発明のさらに他の実施例の回路を示す図で
ある。第５図において、87,88はNAND回路、C1はコンデ
ンサ、R3は抵抗であり、他の符号は第４図の場合と同一
である。

第５図の示す実施例は、第４図における電流パルス切
換回路83の構成を変更したもので、この実施例における
電流パルス切換回路83は、トランジスタQ₁₀₀,Q₁₁₀、NAN
D回路87,88、コンデンサC1及び抵抗R3により構成され、
NAND回路87,88、コンデンサC1、抵抗R3より成る回路が
トランジスタQ₁₁₀をオンとする期間を決定する。すなわ
ち、この回路は、GTO制御信号80がハイレベルになる
と、その後、コンデンサC1と抵抗R1とによつて定まる期
間のみ、トランジスタQ₁₁₀をオン状態とさせる。この期
間は、第１図（ｂ）における期間t₁に合わせて予め設定
しておく、このとき、第４図の場合と同様に、供給電流
I₁は、I₁＝I₁₀₀＋I₁₁₀となり、また、期間t₂の供給電流
I₂は、トランジスタQ₁₀₀のみがオン状態となつているの
で、I₂＝I₁₀₀となる。

前述した本発明の実施例は、GTOをターンオフする駆
動電流を２段階に切換えるものとしたが、本発明は、駆
動電流を連続して変化するようにしても、同様な効果を
奏することができる。

〔発明の効果〕

以上説明したように、本発明によれば、GTOのターン
オフ駆動回路に、トランジスタQ₇₀、ダイオード64,65を
付加することによつて、フローテイング配置で用いられ
るGTOのカソード電位が負に変化する場合でも、GTOを確
実にターンオフすることが可能となる。また、１個のタ
ーンオフパルスの電流パスを、従来のターンオフ用のト
ランジスタと、本発明により新たに設けたターンオフ用
のトランジスタQ₇₀とのパスとに自動的に切換えられる
ため、ターンオフに要する駆動電力が増加することもな
い。しかも、この２つの電流パスの切換えは、GTOのカ
ソード電位の小さい時点、すなわち、GTOのアノードを
流れる電流が小さい時点で自動的に行われるため、トラ
ンジスタQ₇₀のコレクタ抵抗は、GTOのアノードに負荷を
接続する従来技術の場合のターンオフ用のトランジスタ
ほど小さくする必要はなく、トランジスタQ₇₀の幾何学
的寸法を小さくすませることができる。さらに、本発明
によれば、電流パルス切換回路83を備えているので、電
流損失を小さく抑えることができ、かつ、GTOをターン
オフ制御する場合の動作の遅延時間を短縮することが可
能となる。

【図面の簡単な説明】

第１図（ａ）は本発明の一実施例の構成を示す回路図、
第１図（ｂ）は電流パルス２段切換回路の出力波形を示
す図、第２図（ａ），（ｂ）は従来技術による２種類の
ターンオフ駆動回路を示す図、第３図はGTOをモータド
ライバスイツチ素子して使用した場合の従来技術による
ターンオフ駆動回路を示す図、第４図，第５図は夫々本
発明の他の実施例の構成を示す回路図である。 1,2……GTO、３……負荷、5,51,52……ゲート抵抗、61
〜67……ダイオード、７……電流検出抵抗、8,81,82…
…ターンオフパルス信号、80……GTO制御信号、10……
接地電位、11,21……アノード、12,22……Ｎゲート、1
3,23……Ｐゲート、14,24……カソード、83……電流パ
ルス切換回路、84……コンパレータ、86……インバー
タ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者松崎均茨城県日立市幸町３丁目１番１号株式会社日立製作所日立工場内 (72)発明者苅谷忠昭茨城県日立市幸町３丁目１番１号株式会社日立製作所日立工場内 (72)発明者金子秀蔵茨城県日立市幸町３丁目１番１号株式会社日立製作所日立工場内 (56)参考文献実開昭52−114646（ＪＰ，Ｕ)

Claims

(57)【特許請求の範囲】

【請求項１】ゲートターンオフサイリスタのカソード側
に負荷を接続し、フローテイング状態で動作するゲート
ターンオフサイリスタの駆動回路において、ゲートター
ンオフサイリスタのＰゲートから電流を引き抜くトラン
ジスタ及びゲートターンオフサイリスタのＰゲート、カ
ソード間をシヨートするトランジスタにより構成され、
これらが自動的に切換わるターンオフ駆動回路と、該ターンオフ駆動回路におけるターンオフ駆動電流を２
段階または連続的に切換える電流パルス切換回路とを備
えたことを特徴とするゲートターンオフサイリスタの駆
動回路。
【請求項２】前記電流パルス切換回路は、前記２つのト
ランジスタのベース電位に応じて、ターンオフ駆動回路
の駆動電流を切換えることを特徴とする特許請求の範囲
第１項記載のゲートターンオフサイリスタの駆動回路。
【請求項３】前記電流パルス切換回路は、ターンオフ動
作の開始からのタイミングにより、ターンオフ駆動回路
の駆動電流を切換えることを特徴とする特許請求の範囲
第１項記載のゲートターンオフサイリスタの駆動回路。
【請求項４】前記ゲートターンオフサイリスタのＰゲー
トから電流を引き抜くトランジスタは、ダーリントン接
続されたトランジスタであることを特徴とする特許請求
の範囲第１項，第２項または第３項記載のゲートターン
オフサイリスタの駆動回路。