JP2624325B2 - 半導体装置 - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、サージ入力に対して内部回路を保護するた
めの保護ダイオードを有するバイポーラ系等の半導体装
置、特にCVD（気相成長法）エピタキシャル成長法等で
形成される半導体の半導体パターンに関するものであ
る。

（従来の技術） 従来、このような分野の技術としては、ソリッド ス
テート テクノロジー（solid state technology）、
（1982−１）日本エスエスティ（株）、S.P.Weeks著
「（111）および（100）シリコン上のCVDエピタキシー
におけるパターンシフトとパターン歪」P.61−68に記載
されるものがあった。

従来、バイポーラ系等の半導体装置には、パッド部分
（電極部分）に保護ダイオードを設け、サージ入力に対
して内部回路を保護するようにしたものがある。その一
例を第２図〜第４図に示す。

第２図は従来の半導体装置内に設けられる保護ダイオ
ードの回路図、第３図はそのパターン図、及び第４図は
第３図のＢ−Ｂ線断面図である。

第２図に示すように、半導体装置に設けられる入，出
力用のパッド１は、内部回路に接続されると共に、保護
ダイオード10のN⁺側電極に接続され、その保護ダイオー
ド10のP⁺側電極が接地電位VSSに接続されている。

パッド１及び保護ダイオード10の構成例を示す第３図
及び第４図において、P⁺型半導体基板９上にはエピタキ
シャル成長によりN^-型領域10aが形成されている。N^-型
領域10aの底面には平面形状がほぼ長方形の高濃度N⁺型
半導体領域（フローティングコレクタ）10bが形成さ
れ、その上方にはN⁺型のコンタクト拡散層10cが形成さ
れている。N^-型領域10aは、P⁺型のアイソレーション領
域10dにより、他の素子領域から隔離されている。これ
らのP⁺型半導体基板９、N^-型領域10a、高濃度N⁺型半導
体領域N⁺、コンタクト拡散層10c及びアイソレーション
領域10dにより、保護ダイオード10が形成されている。

前記各層で構成された半導体上には、絶縁層11を介し
て接続用金属層12が形成され、その金属層がコンタクト
ホール13を介してコンタクト拡散層10cに接続されてい
る。また、金属層12の一部には、パッシベーション部1a
においてパッド１が形成されている。

つまり、アイソレーション領域10dで囲まれた同一の
アイソレーションエリアに、パッド１と保護ダイオード
10のN⁺側電極とが形成されている。なお、この保護ダイ
オード10のN⁺側電極は、パッド１とは別のアイソレーシ
ョンエリアに形成しても同等の効果があるが、スペース
的に、アイソレーションエリア分、パターンが大きくな
る欠点がある。

次に、動作を説明する。

P⁺型半導体基板９及びアイソレーション領域10dは、
接地電位VSSであり、この接地電位VSSに対してマイナス
サージがパッド１に印加された場合を考える。この場
合、P⁺型半導体基板９→高濃度N⁺型半導体領域10b→N^-
型領域10a→コンタクト拡散層10c→パッド１、というル
ートで、接地電位VSSであるP⁺型半導体基板９からパッ
ド１方向へ電流が流れ、パッド１の電位レベルを保護ダ
イオード10でクランプし、内部回路を保護する。

逆に、半導体装置用電源より高い電圧がパッド１に印
加された場合を考える。パッド１に接続されている内部
回路に、電源方向への図示しないダイオード（パッド１
側がP⁺電極、電源側がN⁺電極となっているダイオード）
が設けられている場合には、そのダイオードに電流が流
れクランプをかけ、CMOS（相補型MOS）入力のように、
そのようなダイオードが設けられていない場合には、パ
ッド１部分に形成した保護ダイオード10がブレーク・ダ
ウンして接地電位VSS方向へ電流を流し、内部回路を保
護する。

このように、コンタクト拡散層10c及び高濃度N⁺型半
導体領域10b等は、サージ入力に対して内部回路を保護
する機能を有している。

（発明が解決しようとする課題） しかしながら、上記構成の半導体装置では、次のよう
な課題があった。

N^-型領域10aのエピタキシャル成長工程においては、
前記文献にも記載されているように、パターンシフト
（表面形状の図心の横方向に関する変位）により、高濃
度N⁺型半導体領域10bの位置が、シフト量の大、小によ
りばらつき、その高濃度N⁺型半導体領域10bとアイソレ
ーション領域10dとの間の距離にばらつきが生じる。ま
た、高濃度N⁺型半導体領域10b等の形成時におけるマス
ク合せの際のマスクずれによっても、前記の距離にばら
つきが生じる。このようなばらつきが生じると、パッド
１部分の保護ダイオード10の特性（抵抗成分や耐圧）が
変動し、その保護ダイオード10が有する静電保護機能が
変動する。

そのため、同一のP⁺型半導体基板９上に、複数の同一
の保護ダイオード10をパターンレイアウトしても、各保
護ダイオード10にそれぞれ接続されているパッド１によ
って静電耐量が異なったり、量産的に、静電耐量にばら
つきが生じるという問題点があった。その上、このよう
なばらつきが生じると、静電耐量を把握する目安となる
日本電子機械工業会（EIAJ）規格（容量Ｃ＝200pF、抵
抗Ｒ＝０Ω、電圧200V以上）を満足しないパッド１が出
るという不具合もあった。また、ひどいときには、高濃
度N⁺型半導体領域10bの側面からの電流の流れによる電
界の集中で、例えば、第３図において、高濃度N⁺型半導
体領域10bの上側の短辺と、それに対向するアイソレー
ション領域10dとの間に、破壊領域が発生することもあ
った。

本発明は前記従来技術が持っていた課題として、量産
ばらつきや、パッド位置により、高濃度N⁺型半導体領域
10bとアイソレーション領域10dとの間の距離が変動し、
それに伴ない保護ダイオードとしての特性が変化し、静
電耐量が変動する点について解決した半導体装置を提供
するものである。

（課題を解決するための手段） 前記課題を解決するために、第１の発明は、第１導電
型の半導体基板と、前記半導体基板に形成された第２導
電型の第１の領域と、前記第１の領域の底部に形成さ
れ、該第１の領域より高濃度な第２導電型の第２の領域
と、前記第２の領域の上方に形成された第２導電型のコ
ンタクト領域と、前記半導体基板上に形成され、前記コ
ンタクト領域を介して前記第１の領域に接続された接続
用金属層とを、備えた半導体装置において、前記第２の
領域は、前記半導体基板の表面に対して水平な方向にお
いて少なくとも１つの長辺を有し、該長辺と前記第１の
領域の境界との最短距離を、他の辺と前記第１の領域の
境界との最短距離に比べて短くなるように形成してい
る。

第２の発明では、第１の発明の第１の領域を、半導体
基板上に成長させた第２導電型のエピタキシャル成長層
により形成している。

第３の発明では、第１の発明の第２の領域を、半導体
基板の表面に対して水平な方向において四辺形状とし、
コンタクト領域を、第２の領域の長辺に沿って長辺を有
する四辺形状としている。

第４の発明では、第１の発明における第１の領域近傍
であって、第２の領域の長辺に沿うように半導体基板上
に接地用金属層を設けている。

第５の発明では、第２の発明の第２の領域に、エピタ
キシャル成長層のパターンシフト方向と平行に長辺を設
けている。

（作 用） 第１の発明によれば、以上のように半導体装置を構成
したので、第２の領域である高濃度Ｎ型半導体領域の長
辺と第１の領域であるＮ型領域の境界との間の最短距離
は、マスクずれやパターンシフト等の製造ばらつきが生
じても、常に高濃度Ｎ型半導体領域の他の辺とＮ型領域
の境界との間の最短距離より短くなり、この長辺側の抵
抗値を小さくしてサージ電流を流しやすくなる。しか
も、この高濃度Ｎ型半導体領域の流辺は、サージ電流の
流路を拡大してそのサージ電流による電界密度を小さく
し、ダメージの発生を防止する働きがある。

第２の発明において、第１導電型のエピタキシャル成
長層であるＮ型エピタキシャル成長層は、第２の領域で
あるＮ型領域の形成を容易にさせる。

第３の発明において、第２の領域である高濃度Ｎ型半
導体領域は、四辺形状とし、コンタクト領域は、高濃度
Ｎ型半導体領域の長辺に沿って長辺を有する四辺形状と
したので、コンタクト領域と高濃度Ｎ型半導体領域との
間に流れるサージ電流の電界集中を緩和してダメージの
発生を防止する働きがある。

第４の発明において、接地用金属層は、サージ電流を
より早く吸収する働きをする。

第５の発明において、高濃度Ｎ型半導体領域は、その
長辺側とＰ型領域の境界との間において、パターンシフ
トによる抵抗値変動をなくす働きをする。従って、前記
課題を解決することができる。

（実施例） 第１図は、本発明の実施例を示すもので、保護ダイオ
ードを有する半導体装置のパターン図であり、さらに第
５図はそのＡ−Ａ線断面図である。

この半導体装置は、従来と同様に、パッド部分に、接
地側P⁺型電極及びパッド側N⁺型電極を有する保護ダイオ
ードを設けたもので、そのパッド側N⁺型電極をパッドと
同一のアイソレーションエリアに形成している。

即ち、P⁺型半導体基板20上には、エピタキシャル成長
あるいは他の方法により、N^-型領域21が形成されてい
る。N^-型領域21の底面には、平面形状がほぼ長方形の高
濃度N⁺型半導体領域（フローティングコレクタ）22が埋
設され、その上方には、N⁺型のコンタクト拡散層23が形
成されている。このコンタクト拡散層23は、平面形状
が、高濃度N⁺型半導体領域22の長辺に沿って長辺、短辺
に沿って短辺を有するほぼ長方形に形成されている。N^-
型領域21は、P⁺型のアイソレーション領域24により、他
の素子領域から隔離されている。これらのP⁺半導体基板
20、N^-型領域21、高濃度N⁺型半導体領域22、コンタクト
拡散層23及びアイソレーション領域24により、保護ダイ
オードが形成されている。

前記構成の半導体上には、SiO₂等の絶縁層25を介して
アルミニウム等の接続用金属層26及び接地用金属層27が
形成されている。接続用金属層26はコンタクトホール28
を介してコンタクト拡散層23に接続され、さらにその接
続用金属層26の一部が、パッシベーション部29において
パッド26aを形成している。コンタクトホール28及びコ
ンタクト拡散層23により、コンタクト領域が構成され
る。接地用金属層27は、コンタクトホール30を介してア
イソレーション領域24に接続されている。

第１図に示すように、パターンシフトによる製造ばら
つきにより、高濃度N⁺型半導体領域22のシフトが起こる
方向をＸ軸方向とし、それに直交する方向をＹ軸方向と
すると、高濃度N⁺型半導体領域22及びコンタクト拡散層
23はそれらの長辺がＸ軸方向になるように配置形成され
る。さらに、高濃度N⁺型半導体領域22の短辺とN^-型領域
21の境界との最短距離、つまりＸ軸方向における高濃度
N⁺型半導体領域22とアイソレーション領域24との間の距
離をLx、高濃度N⁺型半導体領域22の長辺とN^-型領域21の
境界との最短距離、つまりＹ軸方向における高濃度N⁺型
半導体領域22とアイソレーション領域24との間の距離Ly
とした場合、 Lx−Ly＞△ｍ ……（１） 但し、△m;マスクずれのずれ処理の最大値 または Lx−Ly＞△ｍ＋△ｎ ……（２） 但し、△n;パターンシフトの最大値 という条件で、高濃度N⁺型半導体領域22を配置形成す
る。N^-型領域21をエピタキシャル成長層で形成する場合
には（２）式を、それ以外の層で形成する場合には
（１）式をそれぞれ満足するように、設計する。また、
接地用金属層27は、距離Ly側のアイソレーション領域24
上に形成したコンタクトホール30を介してそのアイソレ
ーション領域24と接続する。

以上の構成において、製造時に、マスクずれやパター
ンシフトにより、製造ばらつきが生じても、前記（１）
式または（２）式を満足する条件で設計されているの
で、高濃度N⁺型半導体領域22におけるｙ軸方向の距離Ly
をｘ軸方向の距離Lxよりも短くすることができる。その
ため、距離Lx間の抵抗値Rxは距離Lyの抵抗値Ryよりも大
きくなり、Ｙ軸方向へ電流が流れやすくなる。従って、
例えばマイナスサージがパッド26aに印加された場合、
確実にＹ軸方向でサージ吸収動作が起こり、接地用金属
層27→アイソレーション領域24→高濃度N⁺型半導体領域
22→N^-型領域21→コンタクト拡散層23→パッド26a、と
いうルートでサージ電流が流れ接続用金属層26に接続さ
れた図示しない内部回路を保護する。

本実施例では、次のような利点がある。

（ａ） 接地用金属層27は、Ｙ軸方向においてアイソレ
ーション領域24と接続しているので、サージ電流が流れ
た際の、アイソレーション領域24のシート抵抗によるそ
のアイソレーション領域24の電位上昇を確実に防止する
ことができる。これにより、サージ印加時の保護動作
（ダイオード・クランプ）の際の、アイソレーション領
域24の電位上昇に伴なうラッチアップの防止にも効果が
ある。

（ｂ） 高濃度N⁺型半導体領域22及びコンタクト拡散層
23のそれぞれの長辺がＸ軸方向に平行に配置形成されて
いるため、その高濃度N⁺型半導体領域22及びコンタクト
拡散層23は、Ｘ軸方向に比べて、Ｙ軸方向のアイソレー
ション領域24に対向する対向面が大きくなる。そしてこ
の広い対向面側にサージ電流が流れてダイオード動作が
行われるので、サージ電流により生じる電界の密度が小
さくなる。そのため、サージ電流が流れた際に、電界が
狭い場所に集中してダメージが発生しやすくなるという
問題を、的確に防止できる。

（ｃ） N^-型領域21をエピタキシャル成長層で形成する
場合、そのエピタキシャル成長層のパターンシフト方
向、つまりＸ軸方向と平行に、高濃度N⁺型半導体領域22
の長辺が設けられる。このようにすると、Ｙ軸方向の距
離Ly間において、パターンシフトによる抵抗値変動がな
くなるので、設計通りの静電耐圧が得られる。

（ｄ） 前記（ａ）〜（ｃ）のように、常にダイオード
動作を起こす面と、マスクずれやパターンシフトによる
製造ばらつきに依存せずに決めることが可能となり、製
造ばらつき方向を考慮に入れ半導体装置のパターンを設
計することにより、安定かつ確実な保護ダイオードを有
する半導体装置を実現することができる。

第６図は本発明の他の実施例を示す半導体装置のパタ
ーン図であり、第１図中の要素と同一の要素には同一の
符号が付されている。

パッド26a自体の要求耐圧（例えば、0V〜10Vの入力電
圧範囲とする）が、アイソレーション領域24−高濃度N⁺
型半導体領域22の近接もしくは接触時の、高濃度N⁺型半
導体領域22とアイソレーション領域24との間の耐圧（例
えば、20V）以下である場合、つまり接触時のアイソレ
ーション領域24−高濃度N⁺型半導体領域22間耐圧以下の
電圧入力を保証すればよいパッド26aに対しては、第６
図のようなパターンレイアウトにしてもよい。

第６図では、Ｘ軸方向を、ほぼ長方形をなす高濃度N⁺
型半導体領域22の製造ばらつきが生じる方向とし、保護
ダイオード用に形成した高濃度N⁺型半導体領域22におい
て、そのＹ方向に面する短辺とアイソレーション24まで
の距離をLy₁,Ly₂、Ｘ方向に面する長辺とアイソレーシ
ョン24までの距離をLx₀とすると、Lx₀＜０（μｍ）とな
るように、高濃度N⁺型半導体領域22をアイソレーション
ン領域24に接触、もしくはクロスさせるように配置形成
する。これに対応させて、ほぼ長方形のコンタクト拡散
層23の長辺をｙ軸方向に、短辺をｘ軸方向にそれぞれ配
置形成する。このように設計すれば、製造時において高
濃度N⁺型半導体領域22の寸法や配置位置にばらつきが生
じても、ｙ軸方向の距離Ly₁,Ly₂に対してｘ軸方向の距
離Lx₀を短くすることができ、確実にｘ軸方向にダイオ
ード動作させることが可能となる。この場合も、第１図
と同様、ダイオード動作するであろうアイソレーション
領域24上（この場合は、高濃度N⁺型半導体領域22と接し
ている。もしくはクロスしているｘ軸方向のアイソレー
ション領域24上に）、サージ吸収用の接地用金属層27を
接続することにより、より信頼性を高めることができ
る。

なお、本発明は図示の実施例に限定されず、種々の変
形が可能である。その変形例として、例えば次のような
ものがある。

（ｉ） 接続用金属層26は、N^-型領域21上以外のP⁺型半
導体決板20上に形成してもよい。この接続用金属層26で
形成されたボンディング用のパッド26aは、バンプ電極
等の他の電極でもよい。

（ii） 第１図及び第６図のパターン及び第５図の断面
は、図示以外の形状、構造、配置状態等に変形すること
も可能である。

（発明の効果） 以上詳細に説明したように、第１の発明によれば、高
濃度Ｎ型半導体領域とＰ型半導体領域の境界との間の距
離が、マスクずれやパターンシフト等による製造ばらつ
きにより、ばらついても、確実に、指定した方向（面）
で、ダイオード動作、サージ吸収動作を行わせることが
できる。そのため、製造ばらつきによるパッドからなる
ICの端子の静電耐量のばらつきや、不安定さを防止でき
る。その上、ダイオード動作面が予測できるため、電流
吸収用の接地配線を正確に配置形成でき、それによって
サージ吸収動作時におけるアイソレーション領域の電位
の上昇に伴なうラッチアップの防止の効果が期待でき
る。

第２の発明では、製造工程が簡単になる。第３の発明
では、高濃度N⁺型半導体領域とコンタクト拡散層との間
にサージ電流が流れた場合、そのサージ電流による生じ
る電界の密度が減少するため、電界集中によるダメージ
の発生を防止できる。第４の発明では、接地用金属層を
設けたので、サージ電流を急速に吸収できる。第５の発
明では、高濃度Ｎ型半導体領域とＮ型領域の境界との間
において、パターンシフトによる抵抗値変動がなくなる
ので、設計通りの静電耐圧が得られる。

【図面の簡単な説明】

第１図は本発明の実施例を示す半導体装置のパターン
図、第２図は従来の半導体装置における保護ダイオード
の回路図、第３図は第２図のパターン図、第４図は第３
図のＢ−Ｂ線断面図、第５図は第１図のＡ−Ａ線断面
図、第６図は本発明の他の実施例を示す半導体装置のパ
ターン図である。 20……P⁺型半導体基板、21……N^-型領域、22……高濃度
N⁺型半導体領域、23……Ｎ型コンタクト拡散層、24……
アイソレーション領域、25……絶縁層、26……接続用金
属層、26a……パッド、27……接地用金属層。

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】第１導電型の半導体基板と、前記半導体基
   板に形成された第２導電型の第１の領域と、前記第１の
   領域の底部に形成され、該第１の領域より高濃度な第２
   導電型の第２の領域と、前記第２の領域の上方に形成さ
   れた第２導電型のコンタクト領域と、前記半導体基板上
   に形成され、前記コンタクト領域を介して前記第１の領
   域に接続された接続用金属層とを、備えた半導体装置に
   おいて、 前記第２の領域は、前記半導体基板の表面に対して水平
   な方向において少なくとも１つの長辺を有し、該長辺と
   前記第１の領域の境界との最短距離を、他の辺と前記第
   １の領域の境界との最短距離に比べて短くなるように形
   成したことを特徴とする半導体装置。
2. 【請求項２】請求項１記載の半導体装置において、前記
   第１の領域は、前記半導体基板上に成長させた第２導電
   型のエピタキシャル成長層により形成したことを特徴と
   する半導体装置。
3. 【請求項３】請求項１記載の半導体装置において、前記
   第２の領域は、前記半導体基板の表面に対して水平な方
   向において四辺形状であり、前記コンタクト領域は、前
   記第２の領域の長辺に沿って長辺を有する四辺形状であ
   ることを特徴とする半導体装置。
4. 【請求項４】請求項１記載の半導体装置において、前記
   第１の領域近傍であって、前記第２の領域の前記長辺に
   沿うように前記半導体基板上に接地用金属層を設けたこ
   とを特徴とする半導体装置。
5. 【請求項５】請求項２記載の半導体装置において、前記
   第２の領域は、前記エピタキシャル成長層のパターンシ
   フト方向と平行に長辺が設けられていることを特徴とす
   る半導体装置。