JP2623642B2 - 電圧共振型スイッチング電源の同期発生回路 - Google Patents
電圧共振型スイッチング電源の同期発生回路Info
- Publication number
- JP2623642B2 JP2623642B2 JP4522188A JP4522188A JP2623642B2 JP 2623642 B2 JP2623642 B2 JP 2623642B2 JP 4522188 A JP4522188 A JP 4522188A JP 4522188 A JP4522188 A JP 4522188A JP 2623642 B2 JP2623642 B2 JP 2623642B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- transistor
- power supply
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、電圧共振型スイッチング電源におけるスイ
ッチングの同期制御に関するものである。
ッチングの同期制御に関するものである。
従来の技術 近年、妨害性能の向上及び電源入力間の電力変換率の
向上の観点から共振型のスイッチング電源が注目されて
おり、特に電圧共振型のものは回路構成も比較的容易な
ため、民生機器にも実用化されはじめている。電圧共振
型のスイッチング電源を安定的に動作させるうえで重要
な事はスイッチングトランジスタがオンするタイミング
をダンパダイオードの導通期間（以後ダンパ期間と称す
る）に一致する様に同期を制御する事である。
向上の観点から共振型のスイッチング電源が注目されて
おり、特に電圧共振型のものは回路構成も比較的容易な
ため、民生機器にも実用化されはじめている。電圧共振
型のスイッチング電源を安定的に動作させるうえで重要
な事はスイッチングトランジスタがオンするタイミング
をダンパダイオードの導通期間（以後ダンパ期間と称す
る）に一致する様に同期を制御する事である。
以下、図面を参照しながら電圧共振型のスイッチング
電源の基本構成と動作及び従来の同期発生方法の一例に
ついて説明を行う。第４図は電圧共振型スイッチングの
電源の第１の構成例を示すものであり、第５図はその動
作を説明するものである。第４図において、１はコンバ
ータトランス、２はスイッチングトランジスタ、３はダ
ンパダイオード、４は共振コンデンサ、５は同期検出回
路、６は制御回路、７はフォトカプラ、８はコンバータ
とトランス１の二次側より出力される整流平滑電圧の誤
差を検出する誤差検出回路を示す。第５図は第４図の各
部の主な電圧電流波形を示す。
電源の基本構成と動作及び従来の同期発生方法の一例に
ついて説明を行う。第４図は電圧共振型スイッチングの
電源の第１の構成例を示すものであり、第５図はその動
作を説明するものである。第４図において、１はコンバ
ータトランス、２はスイッチングトランジスタ、３はダ
ンパダイオード、４は共振コンデンサ、５は同期検出回
路、６は制御回路、７はフォトカプラ、８はコンバータ
とトランス１の二次側より出力される整流平滑電圧の誤
差を検出する誤差検出回路を示す。第５図は第４図の各
部の主な電圧電流波形を示す。
以上の構成で安定な出力を得るためには、出力電圧
（整流平滑電圧）と設定電圧との誤差を誤差検出回路８
で検出し、フォトカプラ７を介して制御回路６に伝達
し、スイッチングトランジスタ２のオンデューティ（第
５図に於てスイッチング周期Ｔに対するオン期間がTON
の割合TON/T）を可変するパルス幅制御とトランジスタ
２がオンするタイミングを常にダンパ期間TDの間におこ
なう同期制御が必要となる。
（整流平滑電圧）と設定電圧との誤差を誤差検出回路８
で検出し、フォトカプラ７を介して制御回路６に伝達
し、スイッチングトランジスタ２のオンデューティ（第
５図に於てスイッチング周期Ｔに対するオン期間がTON
の割合TON/T）を可変するパルス幅制御とトランジスタ
２がオンするタイミングを常にダンパ期間TDの間におこ
なう同期制御が必要となる。
第６図は同期制御について詳細に説明するものであ
る。第６図Ａは、同期が成立した場合で、図中のｉは第
５図中のコレクタ電流iCとダンパ電流iDの合成電流であ
る。第６図B,第６図Ｃはパルス幅制御の結果、スイッチ
ングトランジスタ２のオン期間TONが増加した場合であ
る。このうち第６図Ｂは同期が成立しない場合で、オン
期間TONが増加したためにスイッチングトランジスタ２
のコレクタ電圧vCの発生期間中にトランジスタ２がオン
し、共振容量４から過大なサージ電流がトランジスタ２
に流れ込む場合を示す。サージ電流がトランジスタ２の
安全動作領域を越えた場合トランジスタ２は破壊する可
能性がある。第６図Ｃは同期が成立した場合で、コレク
タ電圧vC発生後のダンパ期間TD中にトランジスタ２がオ
ンするためにサージ電流は流れない。次に第６図d,第６
図ｅはパルス幅制御の結果、スイッチングトランジスタ
２のオン期間TONが減少した場合である。このうち第６
図ｄは動機が成立しない場合で、ダンパ期間終了後に再
びコレクタ電圧vCが共振電圧を発生した際にトランジス
タ２がオンする場合を示す。この場合も前述と同様にト
ランジスタ２にサージ電流が流れる。第６図ｅは同期が
成立した場合である。
る。第６図Ａは、同期が成立した場合で、図中のｉは第
５図中のコレクタ電流iCとダンパ電流iDの合成電流であ
る。第６図B,第６図Ｃはパルス幅制御の結果、スイッチ
ングトランジスタ２のオン期間TONが増加した場合であ
る。このうち第６図Ｂは同期が成立しない場合で、オン
期間TONが増加したためにスイッチングトランジスタ２
のコレクタ電圧vCの発生期間中にトランジスタ２がオン
し、共振容量４から過大なサージ電流がトランジスタ２
に流れ込む場合を示す。サージ電流がトランジスタ２の
安全動作領域を越えた場合トランジスタ２は破壊する可
能性がある。第６図Ｃは同期が成立した場合で、コレク
タ電圧vC発生後のダンパ期間TD中にトランジスタ２がオ
ンするためにサージ電流は流れない。次に第６図d,第６
図ｅはパルス幅制御の結果、スイッチングトランジスタ
２のオン期間TONが減少した場合である。このうち第６
図ｄは動機が成立しない場合で、ダンパ期間終了後に再
びコレクタ電圧vCが共振電圧を発生した際にトランジス
タ２がオンする場合を示す。この場合も前述と同様にト
ランジスタ２にサージ電流が流れる。第６図ｅは同期が
成立した場合である。
以上に述べた様に変化するパルス幅に応じてトランジ
スタ２を常にダンパ期間中にオンする様に同期を制御す
る事が電圧共振型のスイッチング電源を安定的に動作さ
せるうえで極めて重要となる。また第６図C,第６図ｅか
らも明白な様に同期制御をかけた場合、パルス幅の変化
に伴なってスイッチング周期Ｔも変化する。
スタ２を常にダンパ期間中にオンする様に同期を制御す
る事が電圧共振型のスイッチング電源を安定的に動作さ
せるうえで極めて重要となる。また第６図C,第６図ｅか
らも明白な様に同期制御をかけた場合、パルス幅の変化
に伴なってスイッチング周期Ｔも変化する。
第７図は電圧共振型スイッチング電源の第２の構成例
を示すものである。24は磁気増幅器である。出力電圧の
安定化は誤差検出回路８で磁気増幅器24のコントロール
巻線に流す電流を制御し、１次側のインダクタンスを可
変する事によりコンバータトランス１の励磁巻線に流れ
る電流の大きさを可変する事によりおこなう。この場合
はスイッチングのオンデューティ，周波数共に固定が可
能であり、従って適切な固定回路定数により常にダンパ
期間内にスイッチングトランジスタ２をオンする事が可
能である。しかしながら、スイッチング周波数を高周波
化するなどダンパ期間が短くなる場合は定数ばらつき等
によりダンパ期間からずれてスイッチングトランジスタ
２がオンする可能性がある。従ってこの場合にも第１の
構成例と同様に同期制御が必要となる。
を示すものである。24は磁気増幅器である。出力電圧の
安定化は誤差検出回路８で磁気増幅器24のコントロール
巻線に流す電流を制御し、１次側のインダクタンスを可
変する事によりコンバータトランス１の励磁巻線に流れ
る電流の大きさを可変する事によりおこなう。この場合
はスイッチングのオンデューティ，周波数共に固定が可
能であり、従って適切な固定回路定数により常にダンパ
期間内にスイッチングトランジスタ２をオンする事が可
能である。しかしながら、スイッチング周波数を高周波
化するなどダンパ期間が短くなる場合は定数ばらつき等
によりダンパ期間からずれてスイッチングトランジスタ
２がオンする可能性がある。従ってこの場合にも第１の
構成例と同様に同期制御が必要となる。
また特に広い制御範囲を要求される場合は第1,第２の
構成例を併用し、スイッチングのオンデューティ，周波
数を制御しながら且つ磁気増幅器による電流制御をおこ
なう方法が考えられが、この場合にも同様に同期制御が
必要となる。
構成例を併用し、スイッチングのオンデューティ，周波
数を制御しながら且つ磁気増幅器による電流制御をおこ
なう方法が考えられが、この場合にも同様に同期制御が
必要となる。
次に同期発生回路の従来の構成例を第８図，第９図に
示す。第８図はダンパダイオード３に直列にダンパ電流
検出用のカレントトランス９を接続し、ダンパ期間に同
期信号を発生するものである。第９図はコンバータトラ
ンス１に検出巻線1aを設け、コレクタ電圧波形vCと相似
な電圧波形v1を取り出し、この波形v1をもとにダンパ期
間に同期信号を発生する方法である。構成は積分抵抗1
0,積分コンデンサ11,閾値設定ツェナーダイオード12,ト
ランジスタ15,バイアス抵抗13,14から成る。
示す。第８図はダンパダイオード３に直列にダンパ電流
検出用のカレントトランス９を接続し、ダンパ期間に同
期信号を発生するものである。第９図はコンバータトラ
ンス１に検出巻線1aを設け、コレクタ電圧波形vCと相似
な電圧波形v1を取り出し、この波形v1をもとにダンパ期
間に同期信号を発生する方法である。構成は積分抵抗1
0,積分コンデンサ11,閾値設定ツェナーダイオード12,ト
ランジスタ15,バイアス抵抗13,14から成る。
動作概略は第10図ａに示す様に検出巻線1aの発生電圧
v1を積分抵抗10,積分コンデンサ11を用いて積分しv2を
得て、次に閾値設定ツェナーダイオード12と比較トラン
ジスタ15を用いて適切な閾値VTHを設定し、上記積分電
圧v2が閾値vTH以下となる時刻に同時信号v3を発生す
る。尚、上記積分はv2がVTH以下となる時刻を遅らせて
同期信号v3がダンパ期間TDの期間中に発生する様にする
ものである。
v1を積分抵抗10,積分コンデンサ11を用いて積分しv2を
得て、次に閾値設定ツェナーダイオード12と比較トラン
ジスタ15を用いて適切な閾値VTHを設定し、上記積分電
圧v2が閾値vTH以下となる時刻に同時信号v3を発生す
る。尚、上記積分はv2がVTH以下となる時刻を遅らせて
同期信号v3がダンパ期間TDの期間中に発生する様にする
ものである。
発明が解決しようとする課題 しかし、上記の様な同期発生回路では次の様な問題点
がある。第８図の手段はコンバータトランス１とは別個
にカレントトランス９を必要とするためコストが高い。
がある。第８図の手段はコンバータトランス１とは別個
にカレントトランス９を必要とするためコストが高い。
まだ、ダンパ電流の減少と共にダンパ期間TDの検出感
度が下がるため負荷変動，入力電圧変動等に対し広制御
範囲が要求される場合には不安定になるという問題があ
る。第９図の手段は、コンバータトランス１に検出巻線
1aを設け、数点の外付部品だけで構成されるため、また
上記検出巻線1aは例えば制御回路６の電源供給巻線とも
共用できるためコスト安価である。しかしながら入力電
圧VINの変動に対し、同期信号v3の発生時刻のばらつき
が大きいという欠点を持つ。例えば第10図Ｂに示す様に
入力電圧vINが増加した場合、v1及びv2の負側の電圧振
幅Ｖが増加し、一方、閾値VTHは一定値であるため、v2
が閾値VTHを横切る時刻が通常VINに比べ早まる。その結
果同期信号v3がダンパ期間TDより時間τだけ早く発生
し、第６図ｂで示した様に過大なサージ電流がトランジ
スタ２に流れてしまう。
度が下がるため負荷変動，入力電圧変動等に対し広制御
範囲が要求される場合には不安定になるという問題があ
る。第９図の手段は、コンバータトランス１に検出巻線
1aを設け、数点の外付部品だけで構成されるため、また
上記検出巻線1aは例えば制御回路６の電源供給巻線とも
共用できるためコスト安価である。しかしながら入力電
圧VINの変動に対し、同期信号v3の発生時刻のばらつき
が大きいという欠点を持つ。例えば第10図Ｂに示す様に
入力電圧vINが増加した場合、v1及びv2の負側の電圧振
幅Ｖが増加し、一方、閾値VTHは一定値であるため、v2
が閾値VTHを横切る時刻が通常VINに比べ早まる。その結
果同期信号v3がダンパ期間TDより時間τだけ早く発生
し、第６図ｂで示した様に過大なサージ電流がトランジ
スタ２に流れてしまう。
本発明は以上の様な問題点に鑑み、広い制御範囲に対
し安定した同期信号の発生をおこなうと共にコスト的に
も安価な同期発生回路を提供しようとするものである。
し安定した同期信号の発生をおこなうと共にコスト的に
も安価な同期発生回路を提供しようとするものである。
課題を解決するための手段 上記の様な課題を解決するための手段として、本発明
の同期発生回路は、コンバータトランスに設けた検出巻
線と、スイッチングトランジスタのオン期間TONの間に
上記検出巻線に発生した電圧から閾値電圧VTHをつくる
ための整流・平滑回路と、上記検出巻線の発生電圧の位
相を調整するための位相調整回路と、上記閾値電圧と位
相調整された検出巻線発生電圧を比較しスイッチ信号を
発生する比較器から構成したものである。
の同期発生回路は、コンバータトランスに設けた検出巻
線と、スイッチングトランジスタのオン期間TONの間に
上記検出巻線に発生した電圧から閾値電圧VTHをつくる
ための整流・平滑回路と、上記検出巻線の発生電圧の位
相を調整するための位相調整回路と、上記閾値電圧と位
相調整された検出巻線発生電圧を比較しスイッチ信号を
発生する比較器から構成したものである。
作用 本発明は上記構成によりスイッチングトランジスタの
コレクタ電圧波形と相似な電圧波形をコンバータトラン
ジスタの検出巻線に発生し、この電圧波形を信号処理す
る事によりダンパ期間の検出をおこない同期信号を発生
する。従ってダンパ電流の大きさに依らず一定の感度で
検出が可能であり、また入力電圧の変動に対しても上記
の検出巻線電圧を整流・平滑し閾値とすることで入力電
圧に比例した大きさの閾値電圧を得ることができるため
同期信号の発生時刻のばらつきを極力抑える事が可能と
なる。
コレクタ電圧波形と相似な電圧波形をコンバータトラン
ジスタの検出巻線に発生し、この電圧波形を信号処理す
る事によりダンパ期間の検出をおこない同期信号を発生
する。従ってダンパ電流の大きさに依らず一定の感度で
検出が可能であり、また入力電圧の変動に対しても上記
の検出巻線電圧を整流・平滑し閾値とすることで入力電
圧に比例した大きさの閾値電圧を得ることができるため
同期信号の発生時刻のばらつきを極力抑える事が可能と
なる。
実 施 例 以下本発明の一実施例について図面を参照しながら説
明する。第１図は本発明の第１の実施例を示すものであ
る。構成はコンバータトランス１に設けた検出巻線16
と、トランジスタ２がオンした時に検出巻線16に発生す
る電圧を整流・平滑するダイオード19およびコンデンサ
20（検出巻線16と極性を第１図の様に接続した場合は負
電圧を整流・平滑する）と、負側への充電を制限する事
で整流・平滑後の電位レベルを調整する抵抗23,検出巻
線16に発生する電圧パルスの位相を調整するための抵抗
18およびコンデンサ18と、上記整流・平滑後の電位を閾
値としてこの閾値と位相調整された電位パルスを比較す
るためのトランジスタ21とその負荷抵抗22から成る。こ
のトランジスタ21のコレクタ出力信号を同期信号v3とし
て制御回路６に加え、トランジスタ２のオン・オフを制
御する。
明する。第１図は本発明の第１の実施例を示すものであ
る。構成はコンバータトランス１に設けた検出巻線16
と、トランジスタ２がオンした時に検出巻線16に発生す
る電圧を整流・平滑するダイオード19およびコンデンサ
20（検出巻線16と極性を第１図の様に接続した場合は負
電圧を整流・平滑する）と、負側への充電を制限する事
で整流・平滑後の電位レベルを調整する抵抗23,検出巻
線16に発生する電圧パルスの位相を調整するための抵抗
18およびコンデンサ18と、上記整流・平滑後の電位を閾
値としてこの閾値と位相調整された電位パルスを比較す
るためのトランジスタ21とその負荷抵抗22から成る。こ
のトランジスタ21のコレクタ出力信号を同期信号v3とし
て制御回路６に加え、トランジスタ２のオン・オフを制
御する。
以上の様に構成された同期発生回路について第３図を
用いて動作を説明する。検出巻線16の極性を第１図の様
にすると発生する電圧v1は第３図Ａに示す様にトランジ
スタ２のコレクタ電圧と相似波形となり、極性も同方向
に発生する。検出巻線電圧v1は零電位を中心に正負両側
に発生し、負側の振幅をＶとすると、Ｖは入力電圧VIN
に比例する。そこで負側の電圧をダイオード19とコンデ
ンサ20で整流・平滑して取り出すと、入力電圧VINに比
例した電圧をつくる事ができる。そこでこの電圧を閾値
電圧VTHとする。尚、閾値電圧VTHはトランジスタ21のエ
ミッタ電流（正側への充電電流）とダイオード19を流れ
る不側への充電電流の平均値によって決まるため、抵抗
23を挿入し負側への充電電流を制限する事により電位レ
ベルの調整が可能である。また検出巻線電圧v1は抵抗17
とコンデンサ18で積分し、位相を遅らせた電圧v2とす
る。そこで比較用トランジスタ21のベースにv1,エミッ
タに閾値電圧VTHをおのおの加えると第３図Ａに示した
様にダンパ期間TDの間に同期信号v3を発生する事ができ
る。ここで積分は上記の様にv1に対しv2の位相を遅らせ
てv2が閾値電圧VTHを横切る時刻がダンパ期間TDの間に
入いる様にしたものであるが、例えば制御回路６でさら
に同期信号v3の位相が遅れてダンパ期間TD終了後にトラ
ンジスタ２がオンする様な場合は積分をかける必要はな
く、位相の遅れを抑えるためにコンデンサ18を削除する
か或いは逆にスピードアップコンデンサを抵抗17と並列
に接続して位相調整をおこないスイッチングトランジス
タ２がオンする時刻をダンパ期間TDの間に入る様に設定
する。
用いて動作を説明する。検出巻線16の極性を第１図の様
にすると発生する電圧v1は第３図Ａに示す様にトランジ
スタ２のコレクタ電圧と相似波形となり、極性も同方向
に発生する。検出巻線電圧v1は零電位を中心に正負両側
に発生し、負側の振幅をＶとすると、Ｖは入力電圧VIN
に比例する。そこで負側の電圧をダイオード19とコンデ
ンサ20で整流・平滑して取り出すと、入力電圧VINに比
例した電圧をつくる事ができる。そこでこの電圧を閾値
電圧VTHとする。尚、閾値電圧VTHはトランジスタ21のエ
ミッタ電流（正側への充電電流）とダイオード19を流れ
る不側への充電電流の平均値によって決まるため、抵抗
23を挿入し負側への充電電流を制限する事により電位レ
ベルの調整が可能である。また検出巻線電圧v1は抵抗17
とコンデンサ18で積分し、位相を遅らせた電圧v2とす
る。そこで比較用トランジスタ21のベースにv1,エミッ
タに閾値電圧VTHをおのおの加えると第３図Ａに示した
様にダンパ期間TDの間に同期信号v3を発生する事ができ
る。ここで積分は上記の様にv1に対しv2の位相を遅らせ
てv2が閾値電圧VTHを横切る時刻がダンパ期間TDの間に
入いる様にしたものであるが、例えば制御回路６でさら
に同期信号v3の位相が遅れてダンパ期間TD終了後にトラ
ンジスタ２がオンする様な場合は積分をかける必要はな
く、位相の遅れを抑えるためにコンデンサ18を削除する
か或いは逆にスピードアップコンデンサを抵抗17と並列
に接続して位相調整をおこないスイッチングトランジス
タ２がオンする時刻をダンパ期間TDの間に入る様に設定
する。
次に入力電圧VINが増加した場合は第３図Ｂに示す様
に検出巻線電圧v1の負側の電圧振幅Ｖが増加すると共に
それを整流・平滑して得た閾値電圧VTHもＶに比例して
増加し、閾値電圧VTHの電圧振幅Ｖに対する割合はほぼ
一定に保たれる。従ってv2が閾値電圧VTHを横切る時刻
も殆んどばらつかず、常にダンパ期間TD中に同期信号v3
を発生する事ができる。尚、第１図ではトランジスタ21
のベースにv2、エミッタに閾値電圧VTHを加えたが、ベ
ースに閾値電圧VTH,エミッタにv2を加えても、トランジ
スタ21は比較器として動作する。この場合は閾値電圧V
THのレベルを調整するためにコンサート20と並列に放電
抵抗を接続する必要がある。また同期信号v3の極性が反
転するため、必要な場合は反転回路を追加する。
に検出巻線電圧v1の負側の電圧振幅Ｖが増加すると共に
それを整流・平滑して得た閾値電圧VTHもＶに比例して
増加し、閾値電圧VTHの電圧振幅Ｖに対する割合はほぼ
一定に保たれる。従ってv2が閾値電圧VTHを横切る時刻
も殆んどばらつかず、常にダンパ期間TD中に同期信号v3
を発生する事ができる。尚、第１図ではトランジスタ21
のベースにv2、エミッタに閾値電圧VTHを加えたが、ベ
ースに閾値電圧VTH,エミッタにv2を加えても、トランジ
スタ21は比較器として動作する。この場合は閾値電圧V
THのレベルを調整するためにコンサート20と並列に放電
抵抗を接続する必要がある。また同期信号v3の極性が反
転するため、必要な場合は反転回路を追加する。
次に本発明の第２の実施例を第２図に示す。構成要素
は第１図に示す第１の実施例とほぼ同等であるが、検出
巻線16の極性が逆であるためダイオード19,コンデンサ2
0の極性が異なる。この場合は検出巻線16の発生電圧v1
の極性がコレクタ電圧vCと逆であり、閾値電圧VTHは正
の電位となるが動作原理は第１図で説明したものと全く
同様である。
は第１図に示す第１の実施例とほぼ同等であるが、検出
巻線16の極性が逆であるためダイオード19,コンデンサ2
0の極性が異なる。この場合は検出巻線16の発生電圧v1
の極性がコレクタ電圧vCと逆であり、閾値電圧VTHは正
の電位となるが動作原理は第１図で説明したものと全く
同様である。
発明の効果 以上の様に本発明によれば、電圧共振型のスイッチン
グ電源に於て、コンバータトランスに設けた同期検出巻
線と（或いは多出力トランスの場合は他の別巻線を検出
巻線として共用できる）、上記検出巻線の発生電圧のう
ちスイッチングトランジスタがオンする期間に発生する
電圧をレベル調整し閾値とするためのレベル調整回路お
よび整流・平滑回路と、上記検出巻線の発生電圧の位相
を調整する位相調整回路と、位相調整された巻線電圧と
上記閾値を比較する比較回路から構成した同期発生回路
を用いる事により、安価なコストで入力電圧変動，出力
負荷変動等の広い制御範囲に対し安定的な動作を確保で
きる回路を提供することができるのである。
グ電源に於て、コンバータトランスに設けた同期検出巻
線と（或いは多出力トランスの場合は他の別巻線を検出
巻線として共用できる）、上記検出巻線の発生電圧のう
ちスイッチングトランジスタがオンする期間に発生する
電圧をレベル調整し閾値とするためのレベル調整回路お
よび整流・平滑回路と、上記検出巻線の発生電圧の位相
を調整する位相調整回路と、位相調整された巻線電圧と
上記閾値を比較する比較回路から構成した同期発生回路
を用いる事により、安価なコストで入力電圧変動，出力
負荷変動等の広い制御範囲に対し安定的な動作を確保で
きる回路を提供することができるのである。
【図面の簡単な説明】 第１図は本発明の第１の実施例の電圧共振型スイッチン
グ電源の同期発生回路で検出閾値を負電圧とした場合の
回路図、第２図は本発明の第２の実施例の回路で検出閾
値を正電圧とした場合の回路図、第３図は第１の実施例
における各部の動作波形図、第４図は電圧共振型スイッ
チング電源の第１の構成例の回路図、第５図は第４図に
示す第１の構成例における各部の動作波形図、第６図は
第１の構成例における同期制御についての説明波形図、
第７図は電圧共振型スイッチング電源の第２の構成例の
回路図、第８図は従来の同期検出回路の一例の回路図、
第９図は従来の同期検出回路の他の例の回路図、第10図
は第９図の同期検出回路における各部の動作波形図であ
る。 １……コンバータトランス、２……スイッチトランジス
タ、３……ダンパダイオード、４……共振コンデンサ、
５……検出巻線、25……レベル調整回路、26……整流・
平滑回路、27……位相調整回路、28……比較回路。
グ電源の同期発生回路で検出閾値を負電圧とした場合の
回路図、第２図は本発明の第２の実施例の回路で検出閾
値を正電圧とした場合の回路図、第３図は第１の実施例
における各部の動作波形図、第４図は電圧共振型スイッ
チング電源の第１の構成例の回路図、第５図は第４図に
示す第１の構成例における各部の動作波形図、第６図は
第１の構成例における同期制御についての説明波形図、
第７図は電圧共振型スイッチング電源の第２の構成例の
回路図、第８図は従来の同期検出回路の一例の回路図、
第９図は従来の同期検出回路の他の例の回路図、第10図
は第９図の同期検出回路における各部の動作波形図であ
る。 １……コンバータトランス、２……スイッチトランジス
タ、３……ダンパダイオード、４……共振コンデンサ、
５……検出巻線、25……レベル調整回路、26……整流・
平滑回路、27……位相調整回路、28……比較回路。
Claims (1)
- 【請求項１】コンバータトランスと、上記コンバータト
ランスの励磁巻線と直列に接続され巻線電流をスイッチ
ングするスイッチングトランジスタと、上記スイッチン
グトランジスタのコレクターエミッタ間に接続されたダ
ンパダイオードおよび共振コンデンサから電圧共振型ス
イッチング電源が構成され、上記コンバータトランスの
磁心に別途設けられた同期検出巻線と、上記スイッチン
グトランジスタがオンする期間に上記検出巻線に発生す
るパルス電圧の振幅を調整するレベル調整回路と、振幅
調整されたパルス電圧を整流平滑して閾値電圧とする整
流・平滑回路と、上記パルス電圧の位相を調整する位相
調整回路と、上記閾値電圧と位相調整されたパルス電圧
の大きさを比較する比較回路とを備えて構成される電圧
共振型スイッチング電源の同期発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4522188A JP2623642B2 (ja) | 1988-02-26 | 1988-02-26 | 電圧共振型スイッチング電源の同期発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4522188A JP2623642B2 (ja) | 1988-02-26 | 1988-02-26 | 電圧共振型スイッチング電源の同期発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01218358A JPH01218358A (ja) | 1989-08-31 |
| JP2623642B2 true JP2623642B2 (ja) | 1997-06-25 |
Family
ID=12713212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4522188A Expired - Lifetime JP2623642B2 (ja) | 1988-02-26 | 1988-02-26 | 電圧共振型スイッチング電源の同期発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2623642B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030005786A (ko) * | 2001-07-10 | 2003-01-23 | 박상열 | 스너버 회로 |
| US8847559B1 (en) * | 2013-07-24 | 2014-09-30 | Robert Ryan Jameson Horne | Generator system and method of operation |
-
1988
- 1988-02-26 JP JP4522188A patent/JP2623642B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01218358A (ja) | 1989-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4538101A (en) | Power supply device | |
| JP3659742B2 (ja) | 力率補正付きスイッチングモード電源 | |
| US5497311A (en) | Switching power source of the voltage resonance type | |
| US5612862A (en) | Method and circuitry for controlling current reset characteristics of a magnetic amplifier control circuit | |
| JPS62203560A (ja) | 定電流発生器のためのスタ−ト制御回路 | |
| US10931203B2 (en) | Synchronizing multiple controllers in a power converter | |
| JPH0626469B2 (ja) | マグネトロン駆動装置 | |
| JP2004140913A (ja) | スイッチング電源装置 | |
| JP2000156975A (ja) | Ｄｃ―ｄｃコンバ―タ | |
| US6141225A (en) | Auto-synchronized DC/DC converter and method of operating same | |
| JP2623642B2 (ja) | 電圧共振型スイッチング電源の同期発生回路 | |
| US4510564A (en) | Synchronously detected DC/DC converter for regulated power supply | |
| JP2976638B2 (ja) | スイッチング電源 | |
| JPS63228967A (ja) | 共振型スイツチング電源 | |
| JP7353315B2 (ja) | スイッチング電源装置及び電流検出値変換装置 | |
| JP3588178B2 (ja) | 溶接用電源装置 | |
| JP3016570B2 (ja) | 電圧共振型高圧発生回路 | |
| KR0114418Y1 (ko) | 인버터 장치 | |
| JP2903609B2 (ja) | アーク加工用電源 | |
| JPS6241593Y2 (ja) | ||
| JPH0248891Y2 (ja) | ||
| JPS634424B2 (ja) | ||
| SU1111237A1 (ru) | Устройство дл формировани синхронизирующих импульсов самовозбуждающегос инвертора | |
| JPH0564030B2 (ja) | ||
| JPH04161065A (ja) | 電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |