JP2619858B2 - Function approximation function generator - Google Patents

Function approximation function generator

Info

Publication number
JP2619858B2
JP2619858B2 JP60253406A JP25340685A JP2619858B2 JP 2619858 B2 JP2619858 B2 JP 2619858B2 JP 60253406 A JP60253406 A JP 60253406A JP 25340685 A JP25340685 A JP 25340685A JP 2619858 B2 JP2619858 B2 JP 2619858B2
Authority
JP
Japan
Prior art keywords
voltage signal
output
differential amplifier
input voltage
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60253406A
Other languages
Japanese (ja)
Other versions
JPS62112479A (en
Inventor
昌利 佐瀬
紀陽 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP60253406A priority Critical patent/JP2619858B2/en
Publication of JPS62112479A publication Critical patent/JPS62112479A/en
Application granted granted Critical
Publication of JP2619858B2 publication Critical patent/JP2619858B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。DETAILED DESCRIPTION OF THE INVENTION The present invention will be described in the following order.

A産業上の利用分野 B発明の概要 C従来の技術(第11図及び第12図) D発明が解決しようとする問題点(第12図及び第13図) E問題点を解決するための手段(第1図) F作用(第1図) G実施例(第1図〜第10図) (G1)差動増幅回路の入力電圧信号−相互コンダクタン
ス特性(第2図及び第3図) (G2)第1実施例(第1図及び第4図) (G3)第2実施例(第5図) (G4)第3実施例(第6図及び第7図) (G5)第4実施例(第8図) (G6)その他の実施例(第9図及び第10図) H発明の効果 A産業上の利用分野 本発明は折線近似型関数発生回路に関し、例えば、テ
レビジヨンカメラにおけるガンマ補正回路に適用し得る
ものである。
A Field of application in industry B Outline of the invention C Conventional technology (Figs. 11 and 12) D Problems to be solved by the invention (Figs. 12 and 13) E Means for solving problems (FIG. 1) F function (FIG. 1) G embodiment (FIGS. 1 to 10) (G1) Input voltage signal-transconductance characteristic of differential amplifier circuit (FIGS. 2 and 3) (G2) (1) First embodiment (FIGS. 1 and 4) (G3) Second embodiment (FIG. 5) (G4) Third embodiment (FIGS. 6 and 7) (G5) Fourth embodiment ( (FIG. 8) (G6) Other Embodiments (FIGS. 9 and 10) Effects of the Invention A Industrial Field of the Invention The present invention relates to a function approximation function generator, for example, a gamma correction circuit in a television camera. It can be applied to

B発明の概要 本発明は折線近似型関数発生回路において、入力電圧
信号に対する相互コンダクタンスの特性が異なる複数の
差動増幅回路に並列に共通の入力電圧信号を与えると共
に、これら複数の差動増幅回路のうち少なくとも1つに
入力電圧信号を増幅して与え、共通の負荷を接続して出
力電圧信号を得るようにしたことにより、高ゲイン部を
有する入出力特性を含めた多様な入出力特性を実現でき
ると共に、集積回路に容易に応じられるようにしたもの
である。
B. Summary of the Invention The present invention relates to a linear approximation type function generating circuit, in which a common input voltage signal is provided in parallel to a plurality of differential amplifier circuits having different transconductance characteristics with respect to an input voltage signal, and the plurality of differential amplifier circuits are By amplifying an input voltage signal to at least one of them and providing an output voltage signal by connecting a common load, various input / output characteristics including an input / output characteristic having a high gain portion can be obtained. It can be realized and can be easily adapted to an integrated circuit.

C従来の技術 テレビジヨンカメラにおいては系全体の直線性を得る
ように、入力電圧信号に応じてほぼ対数関数に従つたレ
ベルをとる出力電圧信号を送出するガンマ補正回路が設
けられており、このようなガンマ補正回路として従来第
11図に示すものがある。
C. Prior Art A television camera is provided with a gamma correction circuit for transmitting an output voltage signal having a level substantially in accordance with a logarithmic function according to an input voltage signal so as to obtain linearity of the entire system. Conventional gamma correction circuit
There is one shown in FIG.

このガンマ補正回路は2つのNPN型トランジスタQ1及
びQ2のエミツタ端子をそれぞれ同一抵抗値RE12を有する
エミツタ直列抵抗RE11及びRE12を介して接続し、両抵抗
RE11及びRE12の接続中心AとアースラインL1との間に定
電流源1を接続し、トランジスタQ1のコレクタ端子を電
源ラインL2に接続し、トランジスタQ2のコレクタ端子を
負荷抵抗RLを介して電源ラインL2に接続してなる差動増
幅回路5を具え、両トランジスタQ1及びQ2のベース端子
に入力電圧信号vinが与えられるようになされている。
The gamma correction circuit is connected via the emitter series resistor R E11 and R E12 having respective emitter terminals of the two NPN-type transistors Q1 and Q2 same resistance value R E12, the resistors
The constant current source 1 is connected between the connection center A of R E11 and R E12 and the earth line L1, the collector terminal of the transistor Q1 is connected to the power line L2, and the collector terminal of the transistor Q2 is connected via the load resistance RL . the differential amplifier circuit 5 formed by connecting the power supply line L2 Te comprises, an input voltage signal v in to the base terminals of both transistors Q1 and Q2 are made as given.

また、トランジスタQ2のクレクタ端子と負荷抵抗RL
の接続中点Bは出力ラインL3を介して出力端子に接続さ
れ、また、この出力ラインL3及びアースラインL1間には
例えば抵抗R1、ダイオードD1、直流電源V1でなる直列回
路2と、抵抗R2、ダイオードD2、直流電源V2でなる直列
回路3と、抵抗R3、ダイオードD3、直流電源V3でなる直
列回路4とが並列に接続されている。ここで、各直流電
源V1、V2、V3はV1<V2<V3の関係に選定されている。
A connection point B between the crater terminal of the transistor Q2 and the load resistor RL is connected to an output terminal via an output line L3. Further, between the output line L3 and the earth line L1, for example, a resistor R1, a diode D1 A series circuit 2 composed of a DC power supply V1, a series circuit 3 composed of a resistor R2, a diode D2 and a DC power supply V2, and a series circuit 4 composed of a resistor R3, a diode D3 and a DC power supply V3 are connected in parallel. Here, each of the DC power supplies V1, V2, V3 is selected in a relation of V1 <V2 <V3.

このような構成を有するガンマ補正回路において、第
12図に示す電圧v1より小さな値の入力電圧信号vinが得
られると、接続中点Bに得られる電位が低く、どの直列
回路2〜4のダイオードD1〜D3もオン動作しないので電
流が流れず、ゲインRL/REによる出力信号voutがそのま
ま出力される。
In a gamma correction circuit having such a configuration,
When the input voltage signal v in the value smaller than the voltage v1 shown in Figure 12 is obtained, low potential obtained at the connection midpoint B, current since any diode D1~D3 series circuit 2-4 also not turned on flows Instead, the output signal v out by the gain R L / R E is output as it is.

入力電圧信号vinが値v1より大きくなり、入力電圧信
号vinが増幅されて接続中点Bに得られる電位が直流電
源V1よりダイオードの順方向電圧VFを越えて大きくなる
と、直列回路2に電流が流れる。このとき、交流的には
負荷抵抗RLと抵抗R1とが並列に接続されているので、ゲ
インRLR1/RE(RLR1は抵抗RL及び抵抗R1の合成抵抗
値)による出力電圧信号voutが出力される。
Input voltage signal v in is larger than the value v1, the potential of the input voltage signal v in is obtained is amplified by the connection point B is increased beyond the forward voltage VF of the diode from the DC power supply V1, the series circuit 2 Electric current flows. At this time, since the load resistance RL and the resistance R1 are connected in parallel, the output voltage by the gain RL R1 / R E ( RL R1 is a combined resistance value of the resistance RL and the resistance R1) is obtained. The signal v out is output.

以下同様にして、入力電圧信号vinが第12図に示す値v
2より大きくなると、直列回路2及び3に電流が流れ、
ゲインRLR1R2/REによる出力電圧信号voutが出力さ
れ、さらに入力電圧信号vinが値v3より大きくなると、
全ての直列回路2〜4に電流が流れてゲインRLR1R2
R3/REによる出力電圧出力voutが出力される。
Similarly, the input voltage signal v in is changed to the value v shown in FIG.
If it is larger than 2, a current flows through the series circuits 2 and 3,
Gain R L R1R2 / R output voltage signal v out by E is output, further input voltage signal v in is greater than the value v3,
A current flows through all the series circuits 2 to 4 and the gain RL R1R2
R3 / R E by the output voltage output v out is output.

かくして、第12図に示すように徐々に傾斜が緩くなつ
ていくような入力電圧信号vinに対する出力電圧信号v
outの所望の特性(以下、入出力特性と呼ぶ)CHが得ら
れる。
Thus, as shown in FIG. 12, the output voltage signal v in response to the input voltage signal vin whose slope gradually becomes gentler.
Out desired characteristics (hereinafter referred to as input / output characteristics) CH are obtained.

E発明が解決しようとする問題点 ところで、このような従来回路において差動増幅回路
5だけを考えてみると、到来する入力電圧信号vinを第1
2図及び第13図に仮想線Fで示すようにゲインRL/REで増
幅した出力電圧信号を送出する。従つて、第13図に示す
ように従来回路は出力電圧信号voutの実際のダイナミツ
クレンジDRRを越えて基本的には入力電圧信号vinの全範
囲をRL/RE倍したダイナミツクレンジDRPを必要とする。
このような基本的なダイナミツクレンジDRPの最大値は
電源電圧で抑えられており、従つて第13図に示すように
高い電源電圧VCCHのときには高いゲイン部RH(傾斜が該
当する)を得ることができるが、低い電源電圧VCCLのと
きには高いゲイン部RLのゲインとして高いゲインを得る
ことが難しい。すなわち、低電源電圧により駆動する場
合、所望の入出力特性を実現し得ないおそれがある。
Problems E to be Solved by the Invention Meanwhile, when we consider only the differential amplifier circuit 5 in such a conventional circuit, an input voltage signal v in the incoming first
The output voltage signal amplified by the gain R L / R E is transmitted as indicated by the imaginary line F in FIGS. 2 and 13. Therefore, as shown in FIG. 13, the conventional circuit basically exceeds the actual dynamic range DRR of the output voltage signal v out by basically multiplying the entire range of the input voltage signal v in by R L / R E. Requires range DRP.
The maximum value of such a basic dynamic range DRP is suppressed by the power supply voltage. Therefore, as shown in FIG. 13, when the power supply voltage V CCH is high, a high gain portion RH (corresponding to the slope) is obtained. However, it is difficult to obtain a high gain as the gain of the high gain section RL when the power supply voltage V CCL is low. That is, when driven by a low power supply voltage, there is a possibility that desired input / output characteristics cannot be realized.

また、従来回路においては複数の直列回路2〜4を順
次オン動作させることにより、ゲインを変化させるよう
にしているので、その変化の仕方として徐々に減少して
いくものしか得ることができない。例えば、ビデオ信号
においては黒レベル近傍にノイズが多いため入力電圧信
号vinの低レベルのゲインを小さくし、その後、直線性
を補正するようにゲインを対数関数的に変化させる入出
力特性を欲するような場合があるが、従来回路において
は小さいゲインから大きなゲインに変化させることはで
きず、このような入出力特性を実現することができな
い。すなわち、従来回路により得られる入出力特性の自
由度の範囲は狭いということができる。
Further, in the conventional circuit, the gain is changed by sequentially turning on the plurality of serial circuits 2 to 4, so that only a gradually changing method can be obtained. For example, to reduce the low-level gain of the input voltage signal v in order noisy near the black level in the video signal, then want the input and output characteristics of changing the gain logarithmically so as to correct the linearity However, the conventional circuit cannot change the gain from a small gain to a large gain, and cannot realize such input / output characteristics. That is, it can be said that the range of the degree of freedom of the input / output characteristics obtained by the conventional circuit is narrow.

さらにまた、従来回路によれば、直列回路2〜4を設
ける構成であるため差動出力を得ることが困難である。
従つて、次段の回路を差動出力により動作するような回
路構成とすることができず、差動増幅回路を多数用いる
ことが多い集積回路(IC)の設計をその点から制約する
ことになる。
Furthermore, according to the conventional circuit, it is difficult to obtain a differential output because the series circuits 2 to 4 are provided.
Therefore, the circuit configuration of the next stage cannot be operated by differential output, and the design of an integrated circuit (IC) that often uses a large number of differential amplifier circuits is limited from that point. Become.

本発明は以上の点を考慮してなされたもので、低電源
電圧でも高ゲインを実現することができると共に、種々
の入出力特性を得ることができるICに搭載するにつき特
に有効な折線近似型関数発生回路を提供しようとするも
のである。
The present invention has been made in consideration of the above points, and can realize a high gain even at a low power supply voltage, and is particularly effective when it is mounted on an IC capable of obtaining various input / output characteristics. It is intended to provide a function generation circuit.

E問題点を解決するための手段 かかる問題点を解決するため本発明においては、入力
電圧信号vinに対する相互コンダクタンスgmの特性が異
なる複数の差動増幅回路71〜73に並列に共通の入力電圧
信号vinを与えると共に、複数の差動増幅回路71〜73の
うち少なくとも1つの差動増幅回路(例えば73)に入力
電圧信号vinをさらに増幅した入力電圧信号を与え、複
数の差動増幅回路71〜73に共通の負荷RL1を接続して出
力電圧信号voutを出力端子に導出し、入力電圧信号vin
に対する出力電圧信号voutの特性が入力電圧信号vin
少なくとも1つ以上の所定レベルにおいて折れ曲がるよ
うにした。
In the present invention for solving means above problems to solve E problems, common input voltage in parallel to the plurality of differential amplifier circuits 71 to 73 properties of the mutual conductance gm is different with respect to the input voltage signal v in together provide a signal v in, it provides an input voltage signal further amplifies the input voltage signal v in to the at least one differential amplifier circuit (e.g., 73) of the plurality of differential amplifier circuits 71 to 73, a plurality of differential amplifier A common load RL1 is connected to the circuits 71 to 73 to derive an output voltage signal v out to an output terminal, and the input voltage signal v in
The characteristic of the output voltage signal v out with respect to is bent at at least one or more predetermined levels of the input voltage signal v in .

F作用 各差動増幅回路71、72、73は入力電圧信号vin又は入
力電圧信号vinを増幅した入力電圧信号が与えられるこ
とにより、この入力電圧信号vin又は入力電圧信号vin
増幅した入力電圧信号と相互コンダクタンスgm1、gm2
gm3に応じたコレクタ電流(第4実施例ではio1、io2、i
o3)を流す。ここで、各差動増幅回路71、72、73に対し
て負荷RL1が共通に接続されているため負荷RL1には各コ
レクタ電流の和の電流iLが流れる。従つて、負荷RL1に
流れるiLは各相互コンダクタンスgm1、gm2と増幅された
入力電圧信号が与えられる差動増幅回路73の実質的な相
互コンダクタンスgm3×Gの総和、すなわち総合相互コ
ンダクタンスgm1+gm2+gm3×Gに応じ、出力電圧信号v
outも総合相互コンダクタンスに応じる。
By F acting the differential amplifier circuit 71, 72 and 73 to the input voltage signal obtained by amplifying the input voltage signal v in or input voltage signal v in is given, amplifies this input voltage signal v in or input voltage signal v in And the transconductance g m1 , g m2 ,
collector current according to g m3 (in the fourth embodiment, i o1 , i o2 , i
o3 ) Flow . Here, since the load RL1 is commonly connected to each of the differential amplifier circuits 71, 72, and 73, a current iL of the sum of the respective collector currents flows through the load RL1. Accordingly, iL flowing through the load RL1 is the sum of the respective transconductances g m1 and g m2 and the substantial transconductance g m3 × G of the differential amplifier circuit 73 to which the amplified input voltage signal is supplied, that is, the total transconductance g m1 + gm2 + gm3 × G according to the output voltage signal v
out also depends on the total transconductance.

そこで、総合相互コンダクタンスgm1+gm2+gm3×G
が入力電圧信号vinに対して適宜変化するように各差動
増幅回路71〜73の入力電圧信号vinに対する相互コンダ
クタンスgm1、gm2、gm3の特性を選定すると共に、増幅
された入力電圧信号が入力される差動増幅回路を選択す
ることにより、入力電圧信号vinに対する所望の出力電
圧信号voutの特性を得ることができる。
Therefore, the total transconductance g m1 + g m2 + g m3 × G
Input but with selected characteristics of the transconductance g m1, g m2, g m3 to appropriately change to the input voltage signal v in to the input voltage signal v in each differential amplifier circuit 71 to 73, which is amplified by selecting the differential amplifier circuit to which the voltage signal is input, it is possible to obtain characteristics of the desired output voltage signal v out with respect to the input voltage signal v in.

G実施例 以下、図面について本発明のいくつかの実施例を説明
する。
G Examples Hereinafter, some examples of the present invention will be described with reference to the drawings.

(G1)差動増幅回路の入力電圧信号−相互コンダクタン
ス特性 先ず、各実施例の説明に先立ち、差動増幅回路の入力
電圧信号に対する相互コンダクタンスの特性につい言及
する。第2図に示すように、第1及び第2のNPN型トラ
ンジスタQ3及びQ4のエミツタ端子が同一抵抗地Re12を有
するエミツタ直列抵抗Re1及びRe2を介して接続され、両
抵抗Re1及びRe2の接続中点Cとアースとの間に定電流I
を吸引する定電流源6が接続されて構成された差動増幅
回路7について、到来する入力電圧信号vin(以下、バ
イアスされていない場合をも同一符号で示す)が変化し
たときの第2のトランジスタQ4のコレクタ電流(出力電
流)ic4の変化の割合、すなわち、相互コンダクタンスg
mはほぼ次式のように表すことができる。
(G1) Input Voltage Signal-Transconductance Characteristics of Differential Amplifier Circuit First, prior to the description of each embodiment, the characteristics of the mutual conductance of the differential amplifier circuit with respect to the input voltage signal will be described. As shown in Figure 2, is connected emitter terminals of the first and second NPN type transistors Q3 and Q4 via the emitter series resistor R e1 and R e2 have the same resistance ground R e12, the resistors R e1 and Constant current I between the connection point C of R e2 and ground
Of the differential amplifier circuit 7 configured by connecting the constant current source 6 for attracting the input current when the incoming input voltage signal v in (hereinafter, the case where the input voltage signal is not biased is indicated by the same reference numeral) changes. The rate of change of the collector current (output current) i c4 of the transistor Q4, ie, the transconductance g
m can be approximately expressed by the following equation.

|vin|<V0=ReI/2 …(1) のとき |vin|>V0=ReI/2 …(3) のとき これは入力電圧信号vinが所定値(V0)以上になる
と、定電流源6により吸引される定電流Iが第1のトラ
ンジスタQ3だけを流れ、また入力電圧信号vinが所定値
(−V0)以下になると、定電流Iが第2のトランジスタ
Q4だけを流れ、入力電圧信号vinが変化しても出力電流i
c4は変化せず、これに対して、入力電圧出力vinが所定
範囲−V0〜V0の値のときには出力電流ic4は入力電圧信
号vinに対してほぼ比例して変化することに基づく。
| v in | <V 0 = R e I / 2… (1) | v in |> V 0 = R e I / 2… (3) This input voltage signal v in is equal to or higher than a predetermined value (V 0), a constant current I to be sucked by the constant current source 6 flows through only the first transistors Q3, also the input voltage signal v in is a predetermined value (- V 0 ) or less, the constant current I
Q4 only flow, even when the input voltage signal v in is changed the output current i
c4 does not change, whereas, in that the input voltage output v in is when the value of the predetermined range -V 0 ~V 0 output current i c4 is that changes substantially in proportion to the input voltage signal v in Based.

このような入力電圧信号vinと相互コンダクタンスgm
との間の特性は第3図に示すように矩形波REC状に変化
する。
Such an input voltage signal v in and transconductance g m
The characteristic between the two changes in the form of a rectangular wave REC as shown in FIG.

ここで差動増幅回路7の入力電圧信号vinに対する相
互コンダクタンスgmの特性(以下、vin−gm特性と呼
ぶ)として上述の(1)〜(4)式より明らかなように
エミツタ直列抵抗Reと定電流Iとを適宜選定することに
より種々のものを得ることができる。
Here transconductance g m of the characteristics (hereinafter, v in -g m is referred to as characteristic) with respect to the input voltage signal v in the differential amplifier circuit 7 as described above (1) to (4) emitter series As is evident formula Various types can be obtained by appropriately selecting the resistance Re and the constant current I.

(G2)第1参考例 以下、図面について第1参考例を説明する。第1図に
おいて、第2図に示したと同様の構成を有する3組の差
動増幅回路71、72、73が並列に接続されている。すなわ
ち、各差動増幅回路71、72、73の第1のトランジスタQ3
1、Q32、Q33のコレクタ端子はそれぞれ電源ラインL2に
接続され、各差動増幅回路71、72、73の第2のトランジ
スタQ41、Q42、Q43のコレクタ端子はそれぞれ出力ライ
ンL3に接続され、各差動増幅回路71、72、73の両トラン
ジスタQ31及びQ41、Q32及びQ42、Q33及びQ43のベース端
子にそれぞれ入力電圧信号vinが与えられるようになさ
れている。また、電源ラインL2及び出力ラインL3間には
負荷抵抗RL1が接続され、この負荷抵抗RL1の両端から出
力電圧信号vout(以下、バイアス分を除いた場合をも同
一符号をもつて示す)を送出するようになされている。
(G2) First Reference Example Hereinafter, a first reference example will be described with reference to the drawings. In FIG. 1, three sets of differential amplifier circuits 71, 72, and 73 having a configuration similar to that shown in FIG. 2 are connected in parallel. That is, the first transistor Q3 of each differential amplifier circuit 71, 72, 73
1, the collector terminals of Q32 and Q33 are respectively connected to the power supply line L2, and the collector terminals of the second transistors Q41, Q42 and Q43 of the respective differential amplifier circuits 71, 72 and 73 are connected to the output line L3, respectively. both transistors Q31 and Q41, Q32 and Q42, Q33 and the respective input voltage signal v in to the base terminal of Q43 have been made as given in the differential amplifier circuit 71, 72, 73. A load resistance RL1 is connected between the power supply line L2 and the output line L3, and an output voltage signal v out (hereinafter, the case where a bias component is removed is indicated by the same reference numeral) from both ends of the load resistance RL1. It is sent out.

以上の構成において、第1、第2、第3の差動増幅回
路71、72、73には入力電圧信号vinが与えらえることに
より、それぞれ次式 i01=vin・gm1 …(5) i02=vin・gm2 …(6) i03=vin・gm3 …(7) に従う出力信号i01、i02、i03が流れる。ここで、gm1
gm2、gm3はそれぞれ各差動増幅回路71、72、73の相互コ
ンダクタンスである。これら(5)〜(7)式より、負
荷抵抗RL1に流れる電流iLを次式 iL=i01+i02+i03=vin・(gm1+gm2+gm3) …(8) で表すことができる。従つて、出力信号voutは次式 vout=RL1・iL=vin・RL1・(gm1+gm2+gm3)…(9) で表すことができる。
In the above configuration, first, second, by the third differential amplifier circuit 71, 72, 73 to obtain et supplied with an input voltage signal v in, the following expressions i 01 = v in · g m1 ... ( 5) i 02 = v in · g m2 ... (6) i 03 = v in · g m3 ... output signal i 01 in accordance with (7), i 02, i 03 flows. Where g m1 ,
g m2 and g m3 are the mutual conductances of the differential amplifier circuits 71, 72 and 73, respectively. These (5) can be from - (7), represented by load resistors RL1 to the following equation iL = i 01 + i 02 + i 03 = v in · the current iL flowing through (g m1 + g m2 + g m3) ... (8) . Accordance connexion, the output signal v out can be expressed by the following formula v out = RL1 · iL = v in · RL1 · (g m1 + g m2 + g m3) ... (9).

この(9)式より明らかなようにこの実施例における
ゲインは負荷抵抗RL1と3個の差動増幅回路71〜73の総
合相互コンダクタンスΣgm(=gm1+gm2+gm3)との積
で定まり、負荷抵抗RL1は一定値であるのでゲインは総
合相互コンダクタンスΣgmに比例する。
As is apparent from equation (9), the gain in this embodiment is determined by the product of the load resistance RL1 and the total mutual conductance Σg m (= g m1 + g m2 + g m3 ) of the three differential amplifier circuits 71 to 73. Since the load resistance RL1 is a constant value, the gain is proportional to the total transconductance Σg m .

従つて、この実施例によれば入力電圧信号vinに対す
る総合相互コンダクタンスΣgmを適宜選択することによ
り所望の入出力特性を得ることができる。
Accordance connexion, it is possible to obtain a desired input-output characteristic by suitably selecting the overall transconductance Shigumag m with respect to the input voltage signal v in accordance with this embodiment.

例えば、第1の差動増幅回路71についてvin−gm特性R
EC1が第4図(A)に示すように範囲−V01〜V01でだけ
値1/R1のコンダクタンスgm1を有するように各パラメー
タR1(抵抗R31、R41の値)、I1の値を選定し、また、第
2の差動増幅回路72についてvin−gm特性REC2が第1の
差動増幅回路71のvin−gm特性REC1より零以外のコンダ
クタンス値1/R2をとり得る範囲−V02〜V02が広く、その
範囲のコンダクタンスgm2の値1/R2が小さくなるように
各パラメータR2(抵抗R32、R42の値)、I2の値を選定
し、さらにまた第3の差動増幅回路73についてvin−gm
特性REC2より零以外のコンダクタンス値1/R3をとり得る
範囲−V03〜V03が広く、その範囲のコンダクタンスm3
値1/R3が小さくなるように各パラメータR3(抵抗R33、R
43の値)、I3の値を選定したとする。
For example, a first differential amplifier circuit 71 v in -g m characteristic R
EC1 fourth view parameters so that only have a conductance g m1 value 1 / R 1 in the range -V 01 ~V 01 as shown in (A) R 1 (the value of the resistor R31, R41), the I 1 select a value, also, for the second differential amplifier circuit 72 v in -g m characteristic REC2 of the first differential amplifier circuit 71 v in -g m characteristic REC1 than non-zero conductance value 1 / R 2 wide range -V 02 ~V 02 can take the value 1 / R 2 is such that each parameter R 2 small conductance g m @ 2 of the range (the value of the resistor R32, R42), selects the value of I 2 , And also the third differential amplifier circuit 73, v in -g m
Each parameter R 3 (resistors R33, R3) is set so that the range −V 03 to V 03 which can take a conductance value 1 / R 3 other than zero from the characteristic REC2 is wide, and the value 1 / R 3 of the conductance m3 in that range is small.
43 value of), and was selected value of I 3.

この場合、総合相互コンダクタンスΣgmは第4図
(B)に示すように、入力電圧信号vinが−V03より小さ
い範囲で0、−V03〜−V02の範囲で1/R3、−V02〜−V01
の範囲で1/R2+1/R3、−V01〜V01の範囲で1/R1+1/R2
1/R3、V01〜V02の範囲で1/R2+1/R3、V02〜V03の範囲で
1/R3、V03より大きい範囲で0のように階段的に増加
し、その後対称的に階段的に減少するような特性CH2を
呈する。
In this case, the overall transconductance Shigumag m, as shown in FIG. 4 (B), the input voltage signal v in is 0 -V 03 smaller ranges, -V 03 in the range of ~-V 02 1 / R 3 , −V 02 to −V 01
In the range of 1 / R 2 + 1 / R 3, in the range of -V 01 ~V 01 1 / R 1 + 1 / R 2 +
In the range of 1 / R 3, V 01 ~V in the range of 02 1 / R 2 + 1 / R 3, V 02 ~V 03
1 / R 3, V 03 and stepwise increased as 0 in a range greater than exhibits then the characteristic CH2 as symmetrically stepwise reduced.

従つて、この場合の入出力特性は第4図(C)に示す
ように、入力電圧信号vinが−V01〜V01の範囲のときゲ
インが最大で、この範囲より小さくなるに従いゲインが
徐々に低下し、逆に、この範囲より大きくなるに従いゲ
インが徐々に低下する点対称ないわゆるS字特性Sを呈
する。すなわち、従来回路のような入力電圧信号vin
大きくなるに従いゲインが徐々に低下するだけの入力出
力特性とは異なる特性を得ることができる。
Accordance connexion, as input-output characteristic of this case is shown in FIG. 4 (C), the gain is maximum when the range input voltage signal v in is -V 01 ~V 01, the gain in accordance smaller than this range, It exhibits a point-symmetric so-called S-shaped characteristic S in which the gain gradually decreases, and conversely, as the gain becomes larger than this range, the gain gradually decreases. In other words, it is possible to obtain a characteristic different from the input / output characteristic in which the gain gradually decreases as the input voltage signal vin increases as in the conventional circuit.

なお、実際上は、第4図(C)に示すような所望の入
出力特性が決まると、逆に総合相互コンダクタンスΣgm
を決定し、最後に差動増幅回路の個数及び各パラメータ
を決定し、かくして所望の入出力特性を達成するように
することになる。
In practice, when the desired input / output characteristics as shown in FIG. 4 (C) are determined, the total transconductance Σg m
Is determined, and finally the number of the differential amplifier circuits and each parameter are determined, thus achieving desired input / output characteristics.

またこの第1の参考例によれば、必要なダイナミツク
レンジは出力電圧信号voutの範囲そのままであり、従来
回路のような出力電圧信号voutの範囲より大きい、入力
電圧信号の範囲と最大ゲインとの積の範囲となるような
ことはなく、従来回路に比べてダイナミツクレンジを大
幅に改善でき、低電源電圧を用いたとしても高ゲイン部
のゲインが制約されるようなことはない。
According to the first reference example, the required dynamic range is unchanged range of the output voltage signal v out, it is larger than the range of the output voltage signal v out as in the conventional circuit, and maximum range of the input voltage signal There is no range of the product of the gain and the dynamic range can be greatly improved compared to the conventional circuit, and the gain of the high gain section is not restricted even if a low power supply voltage is used. .

(G3)第2参考例 次に本発明の第2参考例を第1図との対応部分に同一
符号を付した第5図について説明する。
(G3) Second Reference Example Next, a second reference example of the present invention will be described with reference to FIG. 5 in which parts corresponding to those in FIG.

この第2参考例においては、各差動増幅回路71、72、
73の第1トランジスタQ31、Q32、Q33のコレクタ端子は
第2の出力ラインL4に接続され、この出力ラインL4と電
源ラインL2との間に第2の負荷抵抗RL2が接続される。
In the second reference example, each differential amplifier circuit 71, 72,
The collector terminals of the first transistors Q31, Q32, and Q33 are connected to a second output line L4, and a second load resistor RL2 is connected between the output line L4 and the power supply line L2.

以上の構成において、第1の出力ラインL3に出力電圧
信号voutが得られる動作は第1図に示す第1参考例の動
作と同様である。差動増幅回路71、72、73を構成してい
るため各第1のトランジスタQ31、Q32、Q33のコレクタ
電流ic31、ic32、ic33は各第2のトランジスタQ41、Q4
2、Q43のコレクタ電流i01、i02、i03に対して逆変化す
る。従つて、第2の負荷抵抗RL2を流れる電流iL2は第1
の負荷抵抗RL1を流れる電流iLに対して逆変化する。
In the above configuration, the operation in which the output voltage signal v out to the first output line L3 is obtained is similar to the operation of the first reference example shown in Figure 1. Since the differential amplifier circuits 71, 72, and 73 are configured, the collector currents i c31 , i c32 , and i c33 of the first transistors Q31, Q32, and Q33 are equal to the second transistors Q41, Q4, respectively.
2. The current changes inversely with respect to the collector currents i 01 , i 02 and i 03 of Q43. Therefore, the current iL2 flowing through the second load resistor RL2 is
Changes in reverse with respect to the current iL flowing through the load resistance RL1.

これにより、第2の出力ラインL4には第1の出力ライ
ンL3に得られる出力電圧信号voutに対して逆相の出力電
圧信号▲▼が得られる。
Thus, the second output line L4 output voltage signal of opposite phase ▲ ▼ is obtained for the output voltage signal v out obtained to the first output line L3.

すなわち、この実施例によれば、第1実施例と同様の
効果に加えて正相及び逆相の出力電圧信号vout及び▲
▼を得ることができ、従つて、差動入力信号によ
り動作する回路が多く搭載されているICに容易に適用す
ることができるという効果を奏する。
That is, according to this embodiment, in addition to the same effects as those of the first embodiment, the positive and negative phase output voltage signals vout and ▲
▼ can be obtained, and therefore, there is an effect that it can be easily applied to an IC in which many circuits operated by differential input signals are mounted.

(G4)第3参考例 本発明の第3参考例を第1図との対応部分に同一符号
を付した第6図について説明する。
(G4) Third Reference Example A third reference example of the present invention will be described with reference to FIG.

この第3参考例においては、各差動増幅回路71、72、
73に対してそれぞれ直流電源V21、V22、V23により入力
電圧信号vinをオフセツトして与えるようにしている。
このように異なる量ずつオフセツトして入力電圧信号v
inを各差動増幅回路71、72、73に与えるようにすると、
総合相互コンダクタンスΣgmとして第4図(B)に示す
ような線対称なものだけではなく、種々のものを得るこ
とができ、かくして、入出力特性として第1図の回路に
比べてもさらに多様なものを形成し得る回路を得ること
ができる。
In the third reference example, each differential amplifier circuit 71, 72,
It is to give to offset the input voltage signal v in the respective DC power source V 21, V 22, V 23 with respect to 73.
In this way, the input voltage signal v is offset by different amounts.
When in is given to each differential amplifier circuit 71, 72, 73,
As the total transconductance Σg m , not only a line symmetrical one as shown in FIG. 4 (B) but also various other ones can be obtained, and thus the input / output characteristics are more diverse than those of the circuit of FIG. Thus, a circuit that can form a simple circuit can be obtained.

例えば、直流電源V21、V22、V23によるオフセツトが
無い場合のvin−gm特性が上述の第4図(A)に示すよ
うな特性REC1、REC2、REC3を有する各差動増幅回路71、
72、73に対して第7図(A)に示すように、差動増幅回
路71については負側に大きなオフセツト量ΔV1(=
V21)を与え、差動増幅回路72についてはオフセツト量
を零(=V22)とし、差動増幅回路73については負側に
小さなオフセツト量ΔV3(=V23)を与えるとする。
For example, when offset by the DC power source V 21, V 22, V 23 is no v in -g m characteristic properties as shown in FIG. 4 described above (A) REC1, REC2, the differential amplifier circuit having a REC3 71,
As shown in FIG. 7 (A) with respect to 72 and 73, the offset amount ΔV1 (=
Gives V 21), the differential amplifier circuit 72 and the offset amount to zero (= V 22), and providing a small offset amount ΔV3 (= V 23) on the negative side for the differential amplifier circuit 73.

このとき、総合相互コンダクタンスΣgmは第7図
(B)に示すように、入力電圧信号vinの中心値0に対
して非対称な、かつ値が大きくなつたり小さくなつたり
複雑に変化する形状CH3を呈し、入出力特性は第7図
(C)に示すように傾斜を入力電圧信号vinの細かい範
囲ごとに大きくしたり、小さくしたりするように変化さ
せる形状CH4を呈する。
In this case, the overall transconductance Shigumag m, as shown in Figure No. 7 (B), the input voltage signal v in the central value 0 asymmetric with respect to the, and shape values change complicated large or small summer or summer CH3 the exhibits, input-output characteristic exhibits a shape CH4 varied to or finer or larger by range, less of FIG. 7 (C) an input voltage signal to tilt as shown in v in.

従つて、この実施例によれば第1実施例と同様にダイ
ナミツクレンジ面で改善でき、これに加え、第1実施例
のようなS字特性だけでなく一段と多様な入出力特性を
実現させることができる。
Therefore, according to this embodiment, the dynamic range can be improved in the same manner as in the first embodiment, and in addition to this, not only the S-shaped characteristic as in the first embodiment but also various input / output characteristics can be realized. be able to.

(G5)第4実施例 次に、本発明の第4実施例を第1図との対応部分に同
一符号を付して示す第8図について説明する。
(G5) Fourth Embodiment Next, a fourth embodiment of the present invention will be described with reference to FIG. 8, in which parts corresponding to those in FIG.

この第4実施例においては、一部の差動増幅回路、例
えば差動増幅回路73に対しては入力電圧信号vinを前置
増幅回路8を介して増幅した後入力するようにした。こ
のようにすると、前置増幅回路8と差動増幅回路73とで
なく回路部分は相互コンダクタンスとして前置増幅回路
8のゲインGと差動増幅回路73の相互コンダクタンスg
m3との積G×gm3の値を有する差動増幅回路と等価であ
り、従つて、第1参考例の動作と同様の動作を行なう。
In the fourth embodiment, a portion of the differential amplifier circuit, for example for the differential amplifier circuit 73 so as to enter after amplifying via the amplifier circuit 8 before the input voltage signal v in. In this way, not the preamplifier circuit 8 and the differential amplifying circuit 73 but the circuit part is a transconductance, the gain G of the preamplifier circuit 8 and the transconductance g of the differential amplifying circuit 73.
is equivalent to a differential amplifier circuit having a value of the product G × g m3 and m3, performs accordance connexion, operations similar to those of the first embodiment.

この実施例によれば、増幅回路8を介挿することによ
り相互コンダクタンスとして非常に大きな値をとる差動
増幅回路を等価的に得ることができ、非常に高いゲイン
部を有する入出力特性をも容易に実現することができ
る。
According to this embodiment, a differential amplifier circuit having a very large value as a mutual conductance can be equivalently obtained by interposing the amplifier circuit 8, and the input / output characteristics having a very high gain section can be obtained. It can be easily realized.

(G6)その他の実施例 なお、上述の実施例においては3個の差動増幅回路を
並列に接続したものを示したが、本発明はこれに限ら
ず、所望の入出力特性が得られるように複数の差動増幅
回路を必要に応じて並列に接続すれば良い。
(G6) Other Embodiments In the above embodiment, three differential amplifier circuits are connected in parallel. However, the present invention is not limited to this, and desired input / output characteristics can be obtained. A plurality of differential amplifier circuits may be connected in parallel as needed.

また、上述においては第4図(A)及び第7図(A)
に示すように、入力ダイナミツクレンジが異なる差動増
幅回路を並列に接続したものを示したが、同一の入力ダ
イナミツクレンジを有する差動増幅回路を例えば第9図
に示すように所定値ΔVだけ相対的にずらせて使用する
ようにしても良く、要はvin−gm特性が異なる差動増幅
回路を並列に接続して所望の入出力特性が得られるよう
にすれば良い。
In the above description, FIG. 4 (A) and FIG. 7 (A)
As shown in FIG. 9, differential amplifier circuits having different input dynamic ranges are connected in parallel, but a differential amplifier circuit having the same input dynamic range is connected to a predetermined value ΔV as shown in FIG. However, it may be used by shifting them relatively. In short, it is only necessary to connect differential amplifier circuits having different v in -g m characteristics in parallel to obtain desired input / output characteristics.

さらにまた、第6図の参考例は入力電圧信号を直流電
源によりオフセツトして差動増幅回路に与えるものであ
り、かつ第8図の実施例は入力電圧信号を別途増幅回路
を介して差動増幅回路に与えるものであるが、これらの
特徴点を組み合わせると、一段と多様なvin−gm特性の
差動増幅回路を等価的に形成することができ、その結
果、多様な入出力を得ることができるようになる。
Further, the reference example of FIG. 6 is for offsetting an input voltage signal by a DC power supply and applied to a differential amplifier circuit, and the embodiment of FIG. 8 is for differentially inputting the input voltage signal via a separate amplifier circuit. Although those given to the amplifier circuit, combining these characteristic points, it is possible to form a differential amplifier circuit further diverse v in -g m characteristic equivalently, as a result, to obtain a variety of input and output Will be able to do it.

例えばこのような関数発生回路を形成する場合、出力
電圧信号voutの最大値OMAXを例えば5〔V〕の電源電圧
VCCとし、出力電圧信号voutの最小値OMINを差動増幅回
路の定電流源が正常に動作するために必要な例えば2
〔V〕とするようにすると、最も広いダイナミツクレン
ジを実現できる。従つて、第10図(A)に示すように入
力電圧信号vinの最大値IMAXを出力電圧信号voutの最大
値OMAXに対応付け(第10図(A)上の対応付けられた点
を終点MAXと呼ぶ)、入力電圧信号vinの最小値IMINを出
力電圧信号voutの最小値OMINに対応付け(第10図(A)
上の対応付けられた点を始点MINと呼ぶ)れば最大のダ
イナミツクレンジを実現できる。
For example, when such a function generating circuit is formed, the maximum value O MAX of the output voltage signal v out is set to, for example, a power supply voltage of 5 [V].
V CC and the minimum value O MIN of the output voltage signal v out is , for example, 2 which is necessary for the constant current source of the differential amplifier circuit to operate normally.
By setting it to [V], the widest dynamic range can be realized. Accordance connexion was compatible with on correspondence (FIG. 10 (A) to the maximum value O MAX of the maximum value I MAX output voltage signal v out of the input voltage signal v in, as shown in FIG. 10 (A) called the point as an end point MAX), minimum value O MIN in correspondence of the minimum value I MIN output voltage signal v out of the input voltage signal v in (FIG. 10 (a)
If the above associated point is called the starting point MIN), the maximum dynamic range can be realized.

このとき、上述のように、オフセツト及び前置増幅を
適宜組み合わせると、第10図(A)に示すように、始点
MINと終点MAXとが定まつているが、それに至る経路RO1
〜RONが単調増加していれば良い多様な入出力特性を得
ることができる。
At this time, as described above, when the offset and the preamplification are appropriately combined, as shown in FIG.
MIN and end point MAX are determined, route RO1 to reach
If RON increases monotonically, a variety of good input / output characteristics can be obtained.

因に、従来回路は第10図(B)に示すように始点MIN
と終点MAXとを結ぶ直線LINより傾斜が小さく入力電圧信
号vinが大きくなるに従がい傾斜が一段と低下していく
直線をつなげることにより入出力特性を得るためその多
様性は本発明の回路に比べると格段的に小さくならざる
を得ない。
However, the conventional circuit has a starting point MIN as shown in FIG. 10 (B).
The circuit with its versatility for obtaining output characteristics by connecting a straight line従Gai slope decreases further to the input voltage signal linearly LIN than the slope is small v in increases connecting the end point MAX invention It has to be much smaller in comparison.

また、上述においては、出力ラインに対して同相のク
レクタ電流が流れる各差動増幅回路における各トランジ
スタのコレクタ端子を接続するものを示したが、同一の
出力ラインに一部の差動増幅回路について逆相のコレク
タ電流が流れるトランジスタを接続するようにしてもよ
く、このようにすると、単調増加(または単調減少)す
る入出力特性だけではなく、さらに多様に変化する入出
力特性を得ることができる。
In the above description, the collector terminal of each transistor in each differential amplifier circuit in which the in-phase creature current flows to the output line is shown, but some differential amplifier circuits are connected to the same output line. Transistors in which collector currents of opposite phases flow may be connected. In this case, not only the input / output characteristics that monotonically increase (or monotonically decrease) but also the input / output characteristics that change more variously can be obtained. .

さらにまた、本発明による折線近似型関数発生回路は
上述したテレビジヨンカメラにおけるガンマ補正回路だ
けでなく、必要に応じて種々の回路に適用することがで
きる。
Furthermore, the broken line approximation type function generation circuit according to the present invention can be applied not only to the above-described gamma correction circuit in the television camera but also to various circuits as necessary.

H発明の効果 以上のように本発明によれば、共通の入力電圧信号が
並列に与えられる複数の差動増幅回路のうち少なくとも
1つの差動増幅回路に増幅された入力電圧信号を与える
ことにより、等価的に非常に大きな値の相互コンダクタ
ンスを有する差動増幅回路を得ることができ、低電源電
圧の場合にも非常に高いゲイン部を有する入出力特性を
実現でき、また、入出力特性として従来回路に比べて格
段的に多様なものを形成することができるIC化に容易に
応じられる折線近似型関数発生回路を得ることができ
る。
H Effects of the Invention As described above, according to the present invention, by providing an amplified input voltage signal to at least one differential amplifier circuit among a plurality of differential amplifier circuits to which a common input voltage signal is applied in parallel. It is possible to obtain a differential amplifier circuit having a transconductance of a very large value equivalent to an input / output characteristic having a very high gain section even at a low power supply voltage. It is possible to obtain a function approximation function generation circuit that can easily form an IC that can form various types of circuits as compared with conventional circuits.

【図面の簡単な説明】[Brief description of the drawings]

第1図は折線近似型関数発生回路の第1参考例を示す接
続図、第2図及び第3図は差動増幅回路のvin−gm特性
の説明に供する略線図、第4図は第1参考例の各種特性
を示す略線図、第5図及び第6図はそれぞれ第2及び第
3参考例を示す接続図、第7図は第3参考例の各種特性
を示す略線図、第8図は本発明による折線近似型関数発
生回路の実施例を示す接続図、第9図は本発明に適用し
得る差動増幅回路の説明に供する略線図、第10図は本発
明による入出力特性の多様性の説明に供する略線図、第
11図は従来回路を示す接続図、第12図はその入出力特性
を示す略線図、第13図は従来回路の欠点の説明に供する
略線図である。 71〜73……差動増幅回路、RL1……負荷抵抗、vin……入
力電圧信号。
Figure 1 is connection diagram showing a first reference example of the polygonal line approximation function generating circuit, FIGS. 2 and 3 are schematic diagrams illustrating the v in -g m characteristic of the differential amplifier circuit, Figure 4 Is a schematic diagram showing various characteristics of the first reference example, FIGS. 5 and 6 are connection diagrams showing second and third reference examples, respectively, and FIG. 7 is a schematic line showing various characteristics of the third reference example. FIG. 8, FIG. 8 is a connection diagram showing an embodiment of a broken line approximation type function generating circuit according to the present invention, FIG. 9 is a schematic diagram for explaining a differential amplifier circuit applicable to the present invention, and FIG. Schematic diagram for explaining the variety of input / output characteristics according to the invention, FIG.
FIG. 11 is a connection diagram showing a conventional circuit, FIG. 12 is a schematic diagram showing input / output characteristics thereof, and FIG. 13 is a schematic diagram for explaining a defect of the conventional circuit. 71-73 ...... differential amplifier circuit, RL1 ...... load resistor, v in ...... input voltage signal.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】入力電圧信号に対する相互コンダクタンス
の特性が異なり、かつ上記入力電圧信号を並列に増幅す
る複数の差動増幅回路と、 上記複数の差動増幅回路の出力端に共通に接続されて当
該複数の出力の合成出力を出力端子に導出する負荷と、 上記複数の差動増幅回路のうちの少なくとも1つの差動
増幅回路の入力端側に挿入された前置増幅回路と、 を具え、上記入力電圧信号の少なくとも1つ以上の所定
レベルにおいて折れ曲がるような特性の出力電圧信号を
上記出力端子から出力する ことを特徴とする折線近似型関数発生回路。
1. A plurality of differential amplifier circuits having mutually different transconductance characteristics with respect to an input voltage signal and amplifying the input voltage signal in parallel, and commonly connected to output terminals of the plurality of differential amplifier circuits. A load for deriving a combined output of the plurality of outputs to an output terminal; and a preamplifier circuit inserted on an input end side of at least one of the plurality of differential amplifier circuits, A bent-line approximation type function generating circuit, wherein an output voltage signal having a characteristic of bending at at least one or more predetermined levels of the input voltage signal is output from the output terminal.
JP60253406A 1985-11-11 1985-11-11 Function approximation function generator Expired - Lifetime JP2619858B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60253406A JP2619858B2 (en) 1985-11-11 1985-11-11 Function approximation function generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60253406A JP2619858B2 (en) 1985-11-11 1985-11-11 Function approximation function generator

Publications (2)

Publication Number Publication Date
JPS62112479A JPS62112479A (en) 1987-05-23
JP2619858B2 true JP2619858B2 (en) 1997-06-11

Family

ID=17250936

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60253406A Expired - Lifetime JP2619858B2 (en) 1985-11-11 1985-11-11 Function approximation function generator

Country Status (1)

Country Link
JP (1) JP2619858B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2638148B2 (en) * 1988-10-20 1997-08-06 松下電器産業株式会社 Signal correction device
JPH05110899A (en) * 1991-10-21 1993-04-30 Nec Ic Microcomput Syst Ltd Video signal processing circuit
US5461430A (en) * 1992-12-04 1995-10-24 Hughes Jvc Tech Corp Dynamic gamma correction circuit for use in image projectors
EP0672324A4 (en) * 1992-12-04 1995-12-06 Hughes Jvc Tech Corp Gamma correction circuit for use in image projectors.
WO1995006999A1 (en) * 1993-09-03 1995-03-09 Hughes-Jvc Technology Corporation Dynamic gamma correction circuit for use in image projectors
US5900918A (en) * 1997-07-30 1999-05-04 Hughes-Jvc Technology Corporation Adjustable video gamma circuit

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60257674A (en) * 1984-06-04 1985-12-19 Olympus Optical Co Ltd Broad band gamma correction circuit

Also Published As

Publication number Publication date
JPS62112479A (en) 1987-05-23

Similar Documents

Publication Publication Date Title
JP2990147B2 (en) Variable gain amplifier circuit
JP3938793B2 (en) Variable gain amplifier using pseudo logarithmic gain control
JP2619858B2 (en) Function approximation function generator
JP3404209B2 (en) Transimpedance amplifier circuit
JP2002368559A (en) Differential amplifier circuit, mixer circuit and variable gain amplifier circuit
JP2859880B2 (en) Variable gain amplifier circuit
JP2509462Y2 (en) amplifier
JPH09331221A (en) Gain variable amplifier
JPH0870223A (en) Offset cancellation circuit
JP3153569B2 (en) Voltage-current converter
JP3544950B2 (en) Variable gain amplifier circuit
US5525924A (en) Log conversion circuit
JPH06276037A (en) Audio power amplifier
JPH0478044B2 (en)
JP3367875B2 (en) Logarithmic conversion circuit and transconductor using the same
JPH0529853A (en) Linearity compensating circuit
JP3286826B2 (en) Variable gain amplifier circuit
JP2901248B2 (en) Variable reactance circuit
JPH0145766B2 (en)
JPH0233387Y2 (en)
JP3360911B2 (en) Differential amplifier circuit
JP3216753B2 (en) DA conversion circuit device
JP2865296B2 (en) Gain control device
JP3752029B2 (en) Line receiver
JP2741103B2 (en) Filter circuit

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term