JPH0233387Y2 - - Google Patents

Info

Publication number
JPH0233387Y2
JPH0233387Y2 JP12091281U JP12091281U JPH0233387Y2 JP H0233387 Y2 JPH0233387 Y2 JP H0233387Y2 JP 12091281 U JP12091281 U JP 12091281U JP 12091281 U JP12091281 U JP 12091281U JP H0233387 Y2 JPH0233387 Y2 JP H0233387Y2
Authority
JP
Japan
Prior art keywords
transistor
base
voltage
adjustment circuit
gain control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP12091281U
Other languages
Japanese (ja)
Other versions
JPS5826214U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP12091281U priority Critical patent/JPS5826214U/en
Publication of JPS5826214U publication Critical patent/JPS5826214U/en
Application granted granted Critical
Publication of JPH0233387Y2 publication Critical patent/JPH0233387Y2/ja
Granted legal-status Critical Current

Links

Description

【考案の詳細な説明】 この考案は制御電圧に応じて利得が指数関数特
性を持つて変化される利得制御増幅器に係るもの
で、特に使用される各トランジスタの動作点を一
致させることにより歪を減少させるようにした利
得制御増幅器のバランス調整回路に関する。
[Detailed description of the invention] This invention relates to a gain control amplifier in which the gain changes with exponential characteristics according to the control voltage, and in particular, distortion is reduced by matching the operating points of each transistor used. The present invention relates to a balance adjustment circuit for a gain control amplifier.

従来、この種の利得制御増幅器としては、第1
図に示すようなものが知られている。この図に示
す利得制御増幅器は、両ベース間に制御電圧Vc
が印加され、エミツタが共通接続されたトランジ
スタ1,2(共にNPNトランジスタ)からなる
トランジスタペア3と、同様に構成されたトラン
ジスタ4,5(共にNPNトランジスタ)からな
るトランジスタペア6とを有してなるものであ
り、互いに逆位相の入力信号vi,−viをトランジス
タペア3,6の各共通エミツタへ各々供給し、こ
の結果得られるトランジスタ1,4の各コレクタ
電圧の差を引算回路7によつて検出し、出力信号
v0として取り出すようにしたものである。
Conventionally, this type of gain control amplifier has a first
The one shown in the figure is known. The gain control amplifier shown in this figure has a control voltage Vc between both bases.
is applied, and has a transistor pair 3 consisting of transistors 1 and 2 (both NPN transistors) whose emitters are commonly connected, and a transistor pair 6 consisting of transistors 4 and 5 (both NPN transistors) configured in the same way. Input signals v i and −v i having opposite phases to each other are supplied to the common emitters of transistor pairs 3 and 6, respectively, and the resulting difference between the collector voltages of transistors 1 and 4 is calculated by a subtraction circuit. Detected by 7 and output signal
It is extracted as v 0 .

この利得制御増幅器において、トランジスタ
1,2,4,5の各コレクタ電流をi1,i2,i3,i4
とした場合、トランジスタのPN接合の性質か
ら、 {i1=i2eKV 0 i3=i4eKV 0}(1) (但しK=q/KT) なる関係がある。なお上記qは電子の電荷、kは
ボルツマン定数、Tは接合温度である。また、ト
ランジスタペア3,6の各共通エミツタと負電源
端子8との間に介挿された定電流源9,10の電
流値を共にI、入力信号源11,12に各々直列
に介挿された抵抗13,14の抵抗値を共にRi
とすれば、 が成り立つ。また、トランジスタ1,4の各コレ
クタと正電源端子15との間に介挿された抵抗1
6,17の抵抗値を共にR0とすれば、出力信号
の電圧v0は、 v0=R0(i3−i1) …(3) であるから、この(3)式に(1)式、(2)式を代入すれ
ば、電圧v0は、 v0=R0/Ri・2vi/(1+e-KV 0) …(4) となり、この(4)式から、この利得制御増幅器の電
圧利得Avは、 Av=v0/vi=2R0/Ri(1+e−KV0) …(5) となり、制御電圧V0に応じて指数関数特性を持
つて変化されることが解る。
In this gain control amplifier, the collector currents of transistors 1, 2, 4, and 5 are i 1 , i 2 , i 3 , i 4
In this case, due to the nature of the PN junction of the transistor, there is the following relationship: {i 1 =i 2 e KV 0 i 3 =i 4 e KV 0 }(1) (where K=q/KT). Note that q is the electron charge, k is Boltzmann's constant, and T is the junction temperature. In addition, the current values of constant current sources 9 and 10 inserted between the common emitters of transistor pairs 3 and 6 and the negative power supply terminal 8 are both connected to I, and the current values of constant current sources 9 and 10 are connected in series to input signal sources 11 and 12, respectively. The resistance values of resistors 13 and 14 are both Ri
given that, holds true. Also, a resistor 1 is inserted between the collectors of the transistors 1 and 4 and the positive power supply terminal 15.
If the resistance values of 6 and 17 are both R 0 , the voltage v 0 of the output signal is v 0 = R 0 (i 3 − i 1 )...(3), so this formula (3) can be written as (1) ) and (2), the voltage v 0 becomes: v 0 = R 0 /Ri・2vi/(1+e -KV 0 )...(4) From this equation (4), this gain control amplifier The voltage gain Av of is Av=v 0 /vi=2R 0 /Ri ( 1+e −KV 0 ) (5), and it can be seen that it changes with an exponential characteristic according to the control voltage V 0 .

ところで、このような利得制御増幅器は、(2)式
および(3)式からも明らかなように入力信号の極性
に応じてトランジスタペア3,6を相補的に動作
させ、これらのトランジスタペア3,6における
トランジスタ1,4のコレクタ電圧の差を取り出
すことにより、全体としてプツシユプル動作を行
なわせ、これにより偶数次歪を低減させようとす
るものであるが、トランジスタペア3,6におけ
る各トランジスタ1,2,4,5は各々異なる個
有の特性(ベースエミツタ間電圧特性、ベース抵
抗等)を有しているものであるから、この偶数次
歪を低減させるためには、上記各特性のバラツキ
によつて不揃いとなつたトランジスタ1,2,
4,5の各動作点を、バランス調整回路を設けて
一致するように補正する必要がある。
By the way, as is clear from equations (2) and (3), such a gain control amplifier operates the transistor pairs 3 and 6 in a complementary manner depending on the polarity of the input signal, and By extracting the difference between the collector voltages of transistors 1 and 4 in transistor pair 6, the entire transistor performs a push-pull operation, thereby reducing even-order distortion. 2, 4, and 5 each have different unique characteristics (base-emitter voltage characteristics, base resistance, etc.), so in order to reduce this even-order distortion, it is necessary to take into account the variations in each of the above characteristics. Transistors 1 and 2, which became misaligned,
It is necessary to provide a balance adjustment circuit to correct the operating points 4 and 5 so that they match.

この考案は上記事情に鑑みてなされたもので、
2組のトランジスタペアを有してなる利得制御増
幅において、これらのトランジスタペアにおける
各トランジスタの特性のバラツキによつて不揃い
となる前記各トランジスタの動作点(すなわちベ
ースエミツタ間電圧、ベース電流等)を一致する
ように補正することができる利得制御増幅器のバ
ランス調整回路を提供することを目的とする。
This idea was made in view of the above circumstances,
In a gain-controlled amplification having two transistor pairs, the operating points (i.e., base-emitter voltage, base current, etc.) of each transistor, which are uneven due to variations in the characteristics of each transistor in these transistor pairs, are matched. It is an object of the present invention to provide a balance adjustment circuit for a gain control amplifier that can be corrected so as to.

そして、この考案は、ベース間に制御電圧が印
加され、かつエミツタが共通接続されたトランジ
スタペアを2組設けてなり、前記2組のトランジ
スタペアの各共通エミツタに互いに逆位相の入力
信号を供給すると共に前記2組のトランジスタペ
アにおける所定のコレクタから出力信号を得るよ
うにした利得制御増幅器において、 前記2組のトランジスタペアのそれぞれ一方の
トランジスタの各ベースと接地点との間に抵抗が
それぞれ介挿され、この抵抗比を調整することに
より各ベースに流れるベース電流の比率を調整す
るようにした電流調整回路と、 前記2組のトランジスタペアのそれぞれ他方の
トランジスタの各ベースと制御入力端との間に抵
抗がそれぞれ介挿され、これらの抵抗のベース側
より互いに等量、かつ相反する方向の電流を供給
し、これらの各ベースとこれらの各ベースに対応
するエミツタとの間のベース・エミツタ間電圧の
比率を調整するようにしたベース電圧調整回路と を具備することを特徴とする。
In this invention, a control voltage is applied between the bases and two pairs of transistors are connected in common, and input signals having opposite phases are supplied to the common emitters of the two transistor pairs. In addition, in the gain control amplifier configured to obtain an output signal from a predetermined collector of the two transistor pairs, a resistor is interposed between each base of each transistor of the two transistor pairs and a ground point. a current adjustment circuit that is connected to the control input terminal of each of the other transistors of the two transistor pairs; A resistor is inserted between each, and currents of equal amount and in opposite directions are supplied from the base sides of these resistors, and the base emitter between each base and the emitter corresponding to each base is The present invention is characterized by comprising a base voltage adjustment circuit that adjusts the ratio of voltages between the two.

以下、この考案の実施例を図面を参照して説明
する。
Hereinafter, embodiments of this invention will be described with reference to the drawings.

第2図は、この考案の第1の実施例を具備する
利得制御増幅器の構成を示す回路図であり、この
図において第1図の各部に対応する部分には同一
の符号が付してある。第2図において、符号18
はトランジスタペア3における一方のトランジス
タ1と、トランジスタペア6における一方のトラ
ンジスタ4との各ベースエミツタ間電圧をバラン
スさせるためのベース電圧調整回路、また符号4
9はトランジスタペア3における他方のトランジ
スタ2と、トランジスタペア6における他方のト
ランジスタ5との各ベース電流を(すなわちベー
ス抵抗を)バランスさせるためのベース電流調整
回路である。
FIG. 2 is a circuit diagram showing the configuration of a gain control amplifier equipped with the first embodiment of this invention, and in this figure, parts corresponding to those in FIG. 1 are given the same reference numerals. . In FIG. 2, reference numeral 18
4 is a base voltage adjustment circuit for balancing the base-emitter voltages of one transistor 1 in transistor pair 3 and one transistor 4 in transistor pair 6;
Reference numeral 9 denotes a base current adjustment circuit for balancing the base currents (that is, the base resistances) of the other transistor 2 in the transistor pair 3 and the other transistor 5 in the transistor pair 6.

以下、ベース電圧調整回路18およびベース電
流調整回路49について更に詳細に説明する。ま
ずベース電圧調整回路18において、制御電圧入
力端子19はボルテージフオロワを構成する演算
増幅器20の非反転入力端に接続され、同演算増
幅器20の出力端子は、抵抗21(値R1)を介
してトランジスタ1のベースとトランジスタ22
(NPNトランジスタ)のコレクタと定電流源23
(電流値はI1/2)の電流出力端とに各々接続される と共に、抵抗24(値R1)を介してトランジス
タ4のベースとトランジスタ25(前記トランジ
スタ22と対をなすNPNトランジスタ)のコレ
クタと定電流源26(電流値はI1/2)の電流出力 端とに各々接続されている。トランジスタ22,
25の両ベースは接地され、両エミツタ間には可
変抵抗器27(値R2)が介挿され、この可変抵
抗器27の摺動端子は定電流源28(電流値は
I1)の電流入力端に接続されている。前記定電流
源23,26の電流入力端は共に正電源端子15
に接続され、定電流源28の電流出力端は負電源
端子8に接続されている。
The base voltage adjustment circuit 18 and base current adjustment circuit 49 will be explained in more detail below. First, in the base voltage adjustment circuit 18, the control voltage input terminal 19 is connected to the non-inverting input terminal of an operational amplifier 20 constituting a voltage follower, and the output terminal of the operational amplifier 20 is connected via a resistor 21 (value R 1 ). and the base of transistor 1 and transistor 22
(NPN transistor) collector and constant current source 23
(the current value is I 1 /2) and the base of the transistor 4 and the transistor 25 (NPN transistor paired with the transistor 22) via the resistor 24 (value R 1 ). The collector is connected to the current output terminal of a constant current source 26 (current value is I 1 /2). transistor 22,
Both bases of 25 are grounded, and a variable resistor 27 (value R 2 ) is inserted between both emitters, and the sliding terminal of this variable resistor 27 is connected to a constant current source 28 (current value is
I 1 ) is connected to the current input terminal. The current input terminals of the constant current sources 23 and 26 are both connected to the positive power supply terminal 15.
The current output terminal of the constant current source 28 is connected to the negative power supply terminal 8.

以上の構成のベース電圧調整回路18によれ
ば、可変抵抗器27を操作することにより抵抗2
1,24に図に示すA点からB点方向およびA点
からC点方向に対して互いに当量、かつ相反する
方向に電流を供給することができ、これにより抵
抗21,24の各両端間にA点を基準にして互い
に等量、逆極性の電圧降下を生じさせることがで
きる。しかして、このベース電圧調整回路18に
よれば、トランジスタ1,4の各ベース電圧を、
それらの平均値を制御電圧V0に一致させたまま
相反する極性方向に変化させることができ、これ
により同トランジスタ1,4の両ベースエミツタ
間電圧を、利得を変化させることなく一致させる
(すなわちバランスさせる)ことができる。
According to the base voltage adjustment circuit 18 having the above configuration, by operating the variable resistor 27, the resistance 2
1 and 24, it is possible to supply currents in equivalent and opposite directions from point A to point B and from point A to point C, as shown in the diagrams 1 and 24, and as a result, a current can be supplied between both ends of resistors 21 and 24. It is possible to generate voltage drops of equal amount and opposite polarity with respect to point A. According to this base voltage adjustment circuit 18, each base voltage of the transistors 1 and 4 is adjusted to
It is possible to change their average value in the opposite polarity direction while keeping it the same as the control voltage V 0 , thereby matching the base-emitter voltages of transistors 1 and 4 without changing the gain (i.e., balancing be able to)

次に、ベース電流調整回路49において、トラ
ンジスタ2のベースは抵抗29(値R3)を介し
て接地され、トランジスタ5のベースは抵抗30
(値R3)を介して接地され、またトランジスタ
2,5の両ベース間には可変抵抗器31(値R4
が介挿され、この可変抵抗器31の摺動端子は接
地されている。なお、この場合、上記各抵抗値
R3,R4と前記抵抗21,24の抵抗値R1との間
には、(R3R4/2)=R1なる関係がある。
Next, in the base current adjustment circuit 49, the base of transistor 2 is grounded via a resistor 29 (value R 3 ), and the base of transistor 5 is grounded via a resistor 30.
(value R 3 ), and a variable resistor 31 (value R 4 ) between the bases of transistors 2 and 5.
is inserted, and the sliding terminal of this variable resistor 31 is grounded. In this case, each of the above resistance values
There is a relationship (R 3 R 4 /2)=R 1 between R 3 and R 4 and the resistance value R 1 of the resistors 21 and 24.

以上の構成のベース電流調整回路49によれ
ば、トランジスタ2,5の各ベース電流を、それ
らの平均値を変動させることなく、すなわち利得
を変化させることなく、一致させる(すなわちバ
ランスさせる)ことができる。
According to the base current adjustment circuit 49 having the above configuration, the base currents of the transistors 2 and 5 can be made to match (that is, balanced) without changing their average value, that is, without changing the gain. can.

第3図、第4図は、この実施例を具備する利得
制御増幅器の動作を説明するための特性図であ
り、第3図に示すように、この実施例によれば可
変抵抗器27を操作することにより、トランジス
タ1のVBE−I0特性曲線を例えば実線a1、破線a2
破線a3のように、またこれに応じてトランジスタ
4のVBE−I、特性曲線を実線b1、破線b2、破線
b3のように移動させることができ、これにより両
トランジスタ1,4のベースエミツタ間電圧VBE
をバランスさせることができる(すなわち両トラ
ンジスタ1,4の各VBE−I0特性曲線を実線a1
b1の位置に来るように調整することができる)。
この結果電流i1,i3は電圧viに応じて、この第3
図における曲線x,yのように変化し、またこれ
により電流(i3−i1)は第4図における曲線zの
ように正負対称に変化するようなるから、この電
流(i3−i1)に対応する出力信号の電圧v0は偶数
次歪を殆んど含まなくなる。
3 and 4 are characteristic diagrams for explaining the operation of the gain control amplifier equipped with this embodiment. As shown in FIG. 3, according to this embodiment, the variable resistor 27 is operated. By doing so, the V BE −I 0 characteristic curve of transistor 1 can be expressed as, for example, a solid line a 1 , a broken line a 2 ,
As shown by the broken line a 3 and correspondingly, the V BE -I characteristic curve of the transistor 4 is plotted by the solid line b 1 , the broken line b 2 , the broken line
b 3 , thereby increasing the base-emitter voltage V BE of both transistors 1 and 4.
can be balanced (that is, the respective V BE −I 0 characteristic curves of both transistors 1 and 4 are shown as solid lines a 1 ,
(can be adjusted to position b 1 ).
As a result, the currents i 1 and i 3 vary depending on the voltage v i
The current (i 3 −i 1 ) changes symmetrically between positive and negative, as shown by the curve z in FIG . The voltage v 0 of the output signal corresponding to ) almost no longer includes even-order distortion.

次に、第5図は、この考案の第2の実施例を具
備する利得制御増幅器の構成を示す回路図であ
る。この第2の実施例が前記第1の実施例と異な
る点は、ベース電圧調整回路18にこの利得制御
増幅器の出力信号の電圧v0の直流オフセツトを自
動的に補正する直流サーボ回路が設けられている
点にある。すなわち、ベース電圧調整回路18に
おいて、引算回路7の出力は、抵抗32、コンデ
ンサ33、演算増幅器34からなる積分回路35
によつて積分され、前記引算回路7の出力から直
流成分が取り出されるようになつている。またこ
のようにして取り出された直流成分は抵抗36,
37からなる分圧回路を介してトランジスタ22
のベースに負帰還されるようになつている。
Next, FIG. 5 is a circuit diagram showing the configuration of a gain control amplifier equipped with a second embodiment of this invention. This second embodiment differs from the first embodiment in that the base voltage adjustment circuit 18 is provided with a DC servo circuit that automatically corrects the DC offset of the voltage v0 of the output signal of this gain control amplifier. The point is that That is, in the base voltage adjustment circuit 18, the output of the subtraction circuit 7 is passed through the integration circuit 35 consisting of a resistor 32, a capacitor 33, and an operational amplifier 34.
The direct current component is extracted from the output of the subtraction circuit 7. Also, the DC component extracted in this way is connected to the resistor 36,
Transistor 22 via a voltage divider circuit consisting of 37
Based on the negative feedback.

しかして、この第2の実施例によれば電圧v0
おける直流電位が上昇すれば、トランジスタ22
のベース電位は下降し、これにより電流11が増加
し、電流13が減少するから、電圧v0における電流
電位は下降され、また電圧v0における直流電位が
下降すれば、上述した動作と全く逆の動作により
同直流電位は上昇されて、電圧v0の直流オフセツ
トが自動的に補正される。
According to this second embodiment, if the DC potential at voltage v 0 increases, the transistor 22
Since the base potential of decreases, current 1 1 increases and current 1 3 decreases, the current potential at voltage v 0 decreases, and if the DC potential at voltage v 0 decreases, the above operation occurs. By the exact opposite operation, the same DC potential is increased, and the DC offset of voltage v0 is automatically corrected.

次に第6図は、前記第1の実施例を他の利得制
御増幅器に適用した場合の構成例を示す回路図で
ある。この図に示す利得制御増幅器は、トランジ
スタ1,4の各コレクタに負荷として接続された
第1のカレントミラー回路38と、トランジスタ
2,5の各コレクタに負荷として接続された第2
のカレントミラー回路39とを有してなるもの
で、入力端子40に供給される入力信号(電圧
vi)を抵抗41(値Ri)を介してトランジスタ1
のコレクタへ供給する一方、利得の大きい反転増
幅器42と利得が「−1」の反転増幅器43とに
よりトランジスタペア3,6の各共通エミツタを
前記入力信号(電圧vi)に応じて互いに逆位相で
駆動し、この結果トランジスタ5のコレクタから
取り出される電流を、演算増幅器44と帰還抵抗
45とからなる電流電圧変換回路46によつて電
圧v0に変換し、出力端子47から出力するように
したものである。そしてこの場合、ベース電圧調
整回路18は制御電圧入力端子19とトランジス
タ1,4の各ベースとの間に介挿され、またベー
ス電流調整回路49はトランジスタ2,5の各ベ
ースと接地点との間に介挿されている。なおこの
第6図に示すベース電圧調整回路18、ベース電
流調整回路49において、第2図の各部に対応す
る部分には同一の符号が付してある。
Next, FIG. 6 is a circuit diagram showing a configuration example when the first embodiment is applied to another gain control amplifier. The gain control amplifier shown in this figure includes a first current mirror circuit 38 connected as a load to each collector of transistors 1 and 4, and a second current mirror circuit 38 connected as a load to each collector of transistors 2 and 5.
The input signal (voltage) supplied to the input terminal 40 is
v i ) through resistor 41 (value R i ) to transistor 1
On the other hand, the inverting amplifier 42 with a large gain and the inverting amplifier 43 with a gain of "-1" connect the common emitters of the transistor pairs 3 and 6 to the collectors of the transistors 3 and 6 in opposite phases according to the input signal (voltage vi ) . As a result, the current taken out from the collector of the transistor 5 is converted into a voltage v 0 by a current-voltage conversion circuit 46 consisting of an operational amplifier 44 and a feedback resistor 45, and outputted from an output terminal 47. It is something. In this case, the base voltage adjustment circuit 18 is inserted between the control voltage input terminal 19 and the bases of the transistors 1 and 4, and the base current adjustment circuit 49 is inserted between the bases of the transistors 2 and 5 and the ground point. inserted in between. In the base voltage adjustment circuit 18 and base current adjustment circuit 49 shown in FIG. 6, the same reference numerals are given to the parts corresponding to those in FIG. 2.

以上説明したように、この考案によるバランス
調整回路は、利得制御回路を構成する2組のトラ
ンジスタペアのそれぞれ一方のトランジスタの各
ベースと接地点との間に抵抗がそれぞれ介挿さ
れ、この抵抗比を調整することにより各ベースに
流れるベース電流の比率を調整するようにした電
流調整回路と、前記2組のトランジスタペアのそ
れぞれ他方のトランジスタの各ベースと制御入力
端との間に抵抗がそれぞれ介挿され、これらの抵
抗のベース側より互いに等量、かつ相反する方向
の電流を供給し、これらの各ベースとこれらの各
ベースに対応するエミツタとの間のベース・エミ
ツタ間電圧の比率を調整するようにしたベース電
圧調整回路とで構成したので、極めて簡単な回路
構成により、使用される各トランジスタの動作点
を一致させることができ、これにより偶数次歪等
の歪を低減させることができる。またこの考案に
よる利得制御増幅器のバランス調整回路を利用す
れば出力信号の直流オフセツトを自動的に補正す
る直流サーボ回路を極めて容易に構成することが
できる。
As explained above, the balance adjustment circuit according to this invention has a resistor inserted between the base of each transistor and the ground point of each of the two transistor pairs constituting the gain control circuit, and the resistance ratio A current adjustment circuit that adjusts the ratio of base current flowing to each base by adjusting the current, and a resistor is interposed between each base of the other transistor of the two transistor pairs and the control input terminal. It supplies equal and opposite currents to each other from the base sides of these resistors, and adjusts the base-emitter voltage ratio between each of these bases and the emitter corresponding to each of these bases. Since it is configured with a base voltage adjustment circuit designed to do so, the operating point of each transistor used can be matched with an extremely simple circuit configuration, thereby reducing distortion such as even-order distortion. . Further, by using the balance adjustment circuit for the gain control amplifier according to this invention, it is possible to extremely easily construct a DC servo circuit that automatically corrects the DC offset of the output signal.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の利得制御増幅器の一構成例を示
す回路図、第2図はこの考案の第1の実施例を具
備する利得制御増幅器の一構成例を示す回路図、
第3図および第4図は同例の動作を説明するため
の特性図、第5図はこの考案の第2の実施例を具
備する利得制御増幅器の構成を示す回路図、第6
図はこの考案の第1の実施例を具備する利得制御
増幅器の他の構成例を示す回路図である。 1,2,4,5……トランジスタ、3,6……
トランジスタペア、18……ベース電圧調整回
路、49……ベース電流調整回路。
FIG. 1 is a circuit diagram showing an example of the configuration of a conventional gain control amplifier, and FIG. 2 is a circuit diagram showing an example of the configuration of a gain control amplifier equipped with the first embodiment of the present invention.
3 and 4 are characteristic diagrams for explaining the operation of the same example, FIG. 5 is a circuit diagram showing the configuration of a gain control amplifier equipped with a second embodiment of this invention, and FIG.
The figure is a circuit diagram showing another example of the configuration of a gain control amplifier equipped with the first embodiment of this invention. 1, 2, 4, 5...transistor, 3, 6...
Transistor pair, 18...Base voltage adjustment circuit, 49...Base current adjustment circuit.

Claims (1)

【実用新案登録請求の範囲】 ベース間に制御電圧が印加され、かつエミツタ
が共通接続されたトランジスタペアを2組設けて
なり、前記2組のトランジスタペアの各共通エミ
ツタに互いに逆位相の入力信号を供給すると共に
前記2組のトランジスタペアにおける所定のコレ
クタから出力信号を得るようにした利得制御増幅
器において、 前記2組のトランジスタペアのそれぞれ一方の
トランジスタの各ベースと接地点との間に抵抗が
それぞれ介挿され、この抵抗比を調整することに
より各ベースに流れるベース電流の比率を調整す
るようにした電流調整回路と、 前記2組のトランジスタペアのそれぞれ他方の
トランジスタの各ベースと制御入力端との間に抵
抗がそれぞれ介挿され、これらの抵抗のベース側
より互いに等量、かつ相反する方向の電流を供給
し、これらの各ベースとこれらの各ベースに対応
するエミツタとの間のベース・エミツタ間電圧の
比率を調整するようにしたベース電圧調整回路と を具備することを特徴とする利得制御増幅器のバ
ランス調整回路。
[Claims for Utility Model Registration] A control voltage is applied between the bases, and two transistor pairs are provided whose emitters are commonly connected, and input signals having opposite phases to each common emitter of the two transistor pairs are provided. In the gain control amplifier, the gain control amplifier obtains an output signal from a predetermined collector of the two transistor pairs, and a resistor is provided between each base of each transistor of the two transistor pairs and a ground point. A current adjustment circuit is inserted between each of the bases of the other transistor of the two transistor pairs, and a control input terminal. A resistor is inserted between each of these resistors, and currents of equal and opposite directions are supplied from the base sides of these resistors, and the base between each of these bases and the emitter corresponding to each of these bases is - A balance adjustment circuit for a gain control amplifier, characterized by comprising a base voltage adjustment circuit that adjusts the ratio of the voltage between emitters.
JP12091281U 1981-08-14 1981-08-14 Gain control amplifier balance adjustment circuit Granted JPS5826214U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12091281U JPS5826214U (en) 1981-08-14 1981-08-14 Gain control amplifier balance adjustment circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12091281U JPS5826214U (en) 1981-08-14 1981-08-14 Gain control amplifier balance adjustment circuit

Publications (2)

Publication Number Publication Date
JPS5826214U JPS5826214U (en) 1983-02-19
JPH0233387Y2 true JPH0233387Y2 (en) 1990-09-07

Family

ID=29914871

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12091281U Granted JPS5826214U (en) 1981-08-14 1981-08-14 Gain control amplifier balance adjustment circuit

Country Status (1)

Country Link
JP (1) JPS5826214U (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020005019A (en) * 2018-06-25 2020-01-09 ヤマハ株式会社 Power amplification device

Also Published As

Publication number Publication date
JPS5826214U (en) 1983-02-19

Similar Documents

Publication Publication Date Title
US5345237A (en) Differential amplifier and two-step parallel A/D converter
US4290025A (en) Amplifier arrangement with variable gain factor
JPS58209234A (en) Noise reduction circuit
JP2733962B2 (en) Gain control amplifier
JPH0622171A (en) Video amplification circuit provided with gain and alignment control
JPH0233387Y2 (en)
JPH0346581Y2 (en)
US4038566A (en) Multiplier circuit
JP3153569B2 (en) Voltage-current converter
JPH037161B2 (en)
JP2901248B2 (en) Variable reactance circuit
JPS62173807A (en) Constant current source bias circuit
JPS641785Y2 (en)
JP2621573B2 (en) Signal suppression circuit
JPH0513051Y2 (en)
JPH0339933Y2 (en)
JP2793194B2 (en) Constant current circuit
JPS6221057Y2 (en)
JPH0241926Y2 (en)
JPS6121857Y2 (en)
JP3043044B2 (en) D / A conversion circuit
JPS584327Y2 (en) amplifier circuit
JPH0239129B2 (en) RITOKUSEIGYOZOFUKUKI
JPS5827538Y2 (en) Complementary push-pull amplifier
JPH0630425B2 (en) Wideband variable gain amplifier circuit