JP2613394B2 - データ受信回路 - Google Patents

データ受信回路

Info

Publication number
JP2613394B2
JP2613394B2 JP62149957A JP14995787A JP2613394B2 JP 2613394 B2 JP2613394 B2 JP 2613394B2 JP 62149957 A JP62149957 A JP 62149957A JP 14995787 A JP14995787 A JP 14995787A JP 2613394 B2 JP2613394 B2 JP 2613394B2
Authority
JP
Japan
Prior art keywords
output
signal
data
input
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62149957A
Other languages
English (en)
Other versions
JPS63313946A (ja
Inventor
廣 東田
悦郎 土居
Original Assignee
ケル株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ケル株式会社 filed Critical ケル株式会社
Priority to JP62149957A priority Critical patent/JP2613394B2/ja
Publication of JPS63313946A publication Critical patent/JPS63313946A/ja
Application granted granted Critical
Publication of JP2613394B2 publication Critical patent/JP2613394B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Optical Communication System (AREA)

Description

【発明の詳細な説明】 [発明の属する技術分野] 本発明は例えば光データ入力を光電変換回路により電
気信号に変換し、この電気信号を受信クロック信号に同
期させて受信データとして出力するデータ受信回路に関
するものである。
[従来の技術] 従来からデータを光信号に変換して伝送することは、
データを電気信号に変換して伝送する場合に比べて、電
磁波による誘導障害や伝送路自身のノイズマージン等の
観点からはるかに有利であることから、多く用いられる
ようになってきている。しかし、受信装置側の回路は電
気回路により構成されている場合が多く、従って受信側
では受信した光信号を再び電気信号に変換処理する必要
がある。
第3図は従来の光電変換受信回路の構成を示すブロッ
ク図であり、第4図は第3図の各部の信号の状態を示す
タイミングチャートである。
光データ入力(第4図(a))は、光−電変換回路1
により電気信号に変換されたのち比較器2に出力され
る。この変換された電気信号は比較器2において所定の
しきい値と比較され、電気信号の電位がしきい値より大
きいか小さいかによってそれぞれ“1"又は“0"の重みを
持ったパルス状の光−電変換信号(第4図(b))に変
換される。このパルス状の光−電変換信号はD形フリッ
プフロップ5の入力端子Dに入力され、受信クロック信
号(第4図(c))に同期したディジタルデータ信号に
再生されて出力端子Qから受信データとして出力されて
いる。なお、D形フリップフロップ5等はパルス状のク
ロック信号の立ち上がり時点又は立ち下がり時点で入力
データを読み込み又は読み出すように構成されており、
第4図(d)は第4図(b)と(c)のタイミング関係
における受信データを、第4図(e)は同一の場合にお
ける理想とすべき受信データを示している。
[発明が解決しようとする課題] 例えば第3図の回路構成図において、光−電変換回路
1がフォトダイオードにより構成されている場合を考え
る。光データはもともとパルス信号で供給されるが、伝
送されてくるうちに光の経路差のためにすそ広がりの山
形になる。また、フォトダイオードは動作速度が速く光
データ入力の受光素子として適しているが光の強さと電
流の強さが比例しているため、光データ入力は第4図
(a)のような正弦波に近い山形の電気信号に変換され
る。そして、この電気信号は比較器2においてしきい値
と比較され、これより大きいときは“1"、小さいときは
“0"のディジタル信号に再生される。
ところで、光データ入力の伝送するデータを受信側で
なるべく正確に再現するためには光データ入力の信号レ
ベルの中心点が比較器2のしきい値と一致している必要
がある。なぜならば、送信側においてディジタル信号を
光信号に変換する際には、ディタル信号の最大振幅の中
心を光の波の中心軸として変換しているからである。
しかし、第4図(a)に示すように、光データ入力の
信号レベルの中心点より比較器2のしきい値が高い場合
には、第4図(b)のように光−電変換信号の後縁が光
データ入力の信号レベルの中心点が比較器2のしきい値
と一致している場合の後縁よりも時間的に速く到来し、
光−電変換信号幅に細りが生じてしまうことになる。こ
のように光−電変換信号幅に細りが生じ、光−電変換信
号幅が受信クロック信号周期より小さくなって光−電変
換信号と受信クロック信号が第4図(b)と(c)に示
すようなタイミング関係になると、受信クロック信号が
光−電変換信号をサンプリングすることができず(時刻
T1のとき)、第4図(d)に示すように受信データを正
しく再生することができない。また、第4図(a)にお
いてしきい値が光データ入力の信号レベルの中心点より
低い場合には、光−電変換信号幅に逆に太りが生じてし
まうことになるが、この正パルス信号幅の太りはパルス
の存在しない受信データ(負パルス信号)に対して細り
となる。このように、光−電変換信号の細り及び太りの
いずれの場合であっても第4図(e)に示すような理想
の受信データに再生することはできない。
このような問題点を解決するため、従来バイポーラ符
号方式、バイフェーズ符号方式、FM変調方式等が開発さ
れているが、バイポーラ符号方式にあっては両極性の電
源が必要となり、またバイフェーズ符号方式にあっては
フェーズドロックループ回路を必要としたり、さらにFM
変調方式にあっては復調するための検波回路を必要とす
ること等から、いずれも回路構成が複雑かつ高価なもの
となるため、実用に供し得なかった。
本発明はこのような問題点に鑑みなされたものであっ
て、簡単かつ安価な回路構成によって受信した光データ
入力信号の電気信号への変換の際に生ずるパルス信号の
信号幅細り現象を少なくすることができ、理想の受信デ
ータに再生できるデータ受信回路を提供することを目的
としている。
[課題を解決するための手段] 本発明は前記目的を達成するため、受信した入力信号
の電位をしきい値とを比較し、受信入力信号の電位がし
きい値を超えたか否かによって受信入力信号をパルス信
号に変換する比較器と、この比較器が出力するパルス信
号を受信クロック信号によってサンプリングすることに
より、受信クロック信号に同期したディジタル信号に変
換し、この変換したディジタル信号を受信データとして
出力するフリップフロップとを有してなるデータ受信回
路において、前記比較器の後段にラッチ回路を設け、こ
のラッチ回路の出力をフリップフロップの入力とするよ
うに構成されている。
このラッチ回路は基本的に比較器が出力するパルス信
号の状態変化に対応してその出力状態を反転させるラッ
チ回路であるが、前記パルス信号の状態変化に速やかに
反応するのではなく、その状態の変化後、受信クロック
信号の最初のパルスによってサンプリングされるまでは
ラッチ回路は前述のパルス信号の状態変化前の出力状態
をそのまま保持するとともに、受信クロック信号の最初
のパルスによって状態変化前の出力状態がサンプリング
された後、直ちにその出力状態を反転させるように作動
するものである。
本発明は上記のようにラッチ回路を新たに設けるだけ
であるので、構成が簡単でかつ安価である。また、ラッ
チ回路の出力はパルス信号の立ち上がり、立ち下がり等
の変化が生じても、変化前のラッチ回路の状態が受信ク
ロック信号により受信データとしてフリップフロップに
取り込まれるまでは状態を変化させず、フリップフロッ
プに取り込まれた後にその状態を変化させるため、パル
ス信号のパルス幅の細りを補正することができ、これに
起因する受信データの誤り発生率を減少させることがで
きる。
[発明の実施の態様] 以下、本発明の実施の態様について図面を参照しなが
ら説明する。
第1図は本発明の実施の一態様を示す回路図であり、
比較器2の出力とディレイドフリップフロップ(D形フ
リップフロップ)4の入力端子Dとの間にラッチ回路3
を設けた点において従来例(第3図)と異なっている。
このラッチ回路3は入力データ選択ゲート(ナンド回路
U1,U2)、出力ゲートの制御用ゲート(ナンド回路U3)
及び出力ゲート(ナンド回路U4)とを有して構成されて
いる。ナンド回路U1、U2、U3は共に2入力ナンドゲート
であり、U1、U2の一方の入力には比較器2の出力が接続
されている。U2の他方の入力及びU3の一方の入力はラッ
チ回路の出力、すなわちU4の出力に接続されている。ま
た、U1、U3の他方の入力はフリップフロップ4の反転出
力(Qの反転出力)に接続されている。さらに、これら
ゲート回路U1、U2、U3の出力がともに出力ゲートU4の入
力に接続され、その出力がフリップフロップの入力Dに
接続されて構成されている。そして、フリップフロップ
4にはクロック入力端子Cに受信クロック信号が接続さ
れ、受信クロック信号の立ち上がりに同期して出力ゲー
トU4の出力値を読み込み、出力端子Qから受信クロック
に同期した受信データとして出力する。
次に、第1図のように構成されたデータ受信回路の動
作について第2図のフローチャートを参照にして説明す
る。
今、初期状態として、光−電変換回路1に光データが
入力されておらず、このため受信入力信号が比較器2に
入力されていない場合について説明する。比較器2から
のパルスデータ出力はなく“0"レベルであるからナンド
回路U1,U2の出力は他入力端子の状態にかかわらず共に
“1"である。また、初期状態においてはラッチ回路3は
一旦リセットされ、出力ゲート用ナンド回路U4の出力は
“0"に落される一方、出力ゲートU4の出力はその制御用
ナンド回路U3の入力に接続されていることから制御用ナ
ンド回路U3の出力も“1"となって出力ゲートU4の入力は
全て“1"となる。その結果、出力ゲートU4の出力は“0"
となり、ラッチ回路3は“0"レベルの状態を保持したま
まとなっている。またさらに、ラッチ回路の出力(出力
ゲートU4)は“0"の状態を保持していることから最終段
のフリップフロップ4は常に“0"を読み込んでおり、そ
の出力端子Qも“0"となるためQの反転出力端子は“1"
である。従って、この反転出力端子に接続されているナ
ンド回路U1は比較器2の出力信号に対し開放状態にあ
り、ナンド回路U3も出力ゲートU4の出力に対し開放状態
にある。一方ナンド回路U2はその入力端子が、初期状態
が“0"の出力ゲートU4の出力に接続されているため、通
常は比較器2の出力信号に対して閉塞状態となってい
る。
この初期状態において、第2図(b)に示す受信クロ
ック信号の時刻T1と時刻T2の間に、第2図(a)に示す
光データ入力信号が光電変換回路1に入力された場合に
ついて説明する。比較器2のしきい値が受信入力信号の
最大振幅の中心と一致している場合には第2図(c)に
示す理想のデータ入力に変換できるがしきい値が高電位
側に移動し、光−電変換回路1により変換された受信入
力信号が比較器2において第2図(d)に示すようなデ
ータ入力に変換されると、ラッチ回路3は次のように動
作する。
入力データ選択ゲート用のナンド回路U1は開放状態に
あるため、データ入力はナンド回路U1を通過し、ナンド
回路U1の出力が“0"になる(第2図(e))。すると、
ほぼ同時に出力ゲートU4の出力が“1"に立ち上がる(同
(h))。出力ゲートU4の立ち上がりに応じて入力ゲー
ト選択ゲートU2と最終段ゲートの制御用ゲートU3が共に
開き、データ入力がゲートU2を通過してナンド回路U2の
出力が“0"となり(同(f))、また最終段ゲートの制
御用ゲートU3の出力も“0"となる(同(g))。その
後、データ入力がなくなり、ナンド回路U1、U2の出力が
“1"に復帰しても、制御用ゲートU3の出力が“0"である
ので、出力ゲートU4の出力は“1"を保持し続ける。すな
わち、ラッチ回路3はデータ入力の“1"から“0"への変
化前の状態を保持しつづける。
受信クロック信号の時刻T2が到来すると、出力ゲート
U4の出力状態“1"が受信クロックによってD形フリップ
フロップ4に読み込まれ、出力端子Qから受信データと
して出力される(第2図(i))。また、このとき反転
出力端子(Qの反転端子)の出力が“0"となるため、制
御ゲートU3の出力も“1"となり(第2図(g))、比較
器2からのデータ入力が“0"であるので、ナンド回路U
1、U2、U3の出力が全て“1"となって出力ゲートU4の出
力が直ちに“0"となる(同(h))。このような状態に
なった後、受信クロック信号の時刻T3においてデータ入
力がD形フリップフロップ4に読み込まれると、出力端
子Qからの受信データが“0"となる(同(i))。この
ように、ラッチ回路3は比較器2からのデータ入力に変
化があったとき、その時のデータ入力の状態をラッチ
し、受信クロック信号によってその状態変化を確実にフ
リップフロップ4に読み込ませるまでデータ入力の状態
を保持する役目をするものである。
第2図(c)は理想のデータ入力すなわち光データ入
力の振幅レベルの中心と比較器2のしきい値が一致して
いる場合の比較器2の出力であり、このような入力であ
れば、本発明に係るラッチ回路3を用いることなく、第
2図(j)に示すような理想の受信データ出力を得るこ
とができる。しかし、しきい値が変動し、光−電変換信
号(受信入力信号)に細りが生じて、例えば第2図
(d)のようなデータ入力となったときには前記のよう
な理想の受信データを得ることができなくなる。前記し
たようなラッチ回路3を用いた実施例によれば、たとえ
データ入力に細りが生じても確実にデータとして取り込
むことができ、理想に近い受信データに再生することが
できる。具体的に、第2図(j)に示す理想の受信デー
タ出力とほぼ一致する受信データ(第2図(i))が得
られる。
このような理想に近い受信データ出力が得られるの
は、比較器2とD形フリップフロップ4との間にラッチ
回路3を設け、ラッチ回路3によってデータ入力の変化
をラッチしその状態を保持しているからである。そし
て、受信クロック信号によって受信データとしてD形フ
リップフロップ4に読み込まれた後にラッチした状態を
速やかに解除して、再び新たなデータ入力の変化をラッ
チすることができるようにしているため、簡単で安価な
構成によってデータ入力の細り現象を補正できまた、そ
れに起因するデータ入力の再生誤りを減少させることが
できる。
また、本実施例で示したラッチ回路3の構成によれ
ば、ラッチ回路3を設けたことによるパルス幅の細り現
象の増加を防止できるという効果も達成することができ
る。すなわち、第1図に示すラッチ回路3は理論ゲート
の段数が全ての信号に関して2段であり、立ち上がり及
び立ち下がりに対するディレイ時間がそれぞれ等しいた
め、ラッチ回路を設けたことによる細り現象の増加を防
止できるという効果を達成できる。このことについて第
5図の回路図及び第6図のタイミングチャートを参照し
て説明する。
第5図は第1図のラッチ回路とは異なる構成のラッチ
回路を示すもので、データ取込用のゲート例えばナンド
回路U11、U12と、ゲート例えばナンド回路U13,U14から
なるR−Sフリップフロップとからなり、この出力をD
形フリップフロップU15に入力させるようにしたもので
ある。
この回路は以下のように動作する。初期状態ではデー
タDTに入力信号はなく常に“0"の状態にある。従って、
ゲートU11の出力及びデータDT反転入力は常に“1"の状
態にある。初期状態において、R−Sフリップフロップ
の出力(U13の出力)が“0"又は“1"のいずれの状態に
あるか分からないが、仮に“0"の状態にあったとすると
ゲートU14の出力は“1"となりゲートU13の入力は共に
“1"となってR−Sフリップフロップは“0"の状態を保
持する。この“0"状態は第6図に示すシステムクロック
の立ち上がりに同期してD形フリップフロップU15に読
み込まれるためD形フリップフロップU15の出力端子Q
も“0"を保持することになりゲートU12の出力が“1"と
なる。この結果、第5図の回路は初期状態において、出
力“0"の状態を保持した安定状態に落ち着くとともに、
D形フリップフロップU15の反転出力端子が“1"となっ
てゲートU11を開放状態にし、データDT入力からの入力
信号の受け入れ体勢が整えられる。
データDTに入力信号が加えられ、データDT入力が“0"
から“1"に変化すると、その変化に準じてU11出力(第
6図参照)が“0"になり、それに続いてU13出力が“1"
に変化する。するとゲートU14の入力は共に“1"となる
ためU14出力は“0"に変化し、その結果、ゲートU13の入
力は共に“0"となってR−Sフリップフロップの状態を
保持させる。その後、この状態がシステムクロック信号
の時刻T4の立ち上がりに同期してD形フリップフロップ
U15に読み込まれ、U15出力が“1"に立ち上がる。U15出
力が“1"になるとナンドゲートU11のゲートが閉じら
れ、データDT入力の状態にかかわらずU11出力を“1"に
復帰させるとともにナンド回路U12のゲートを開放す
る。
その後データDT入力が“0"になったとき(すなわち、
データDT反転入力が“1"になったとき)ゲートU12の入
力が共に“1"になるためU12出力が“0"となり、U14出力
を強制的に“1"にさせる。すると、U13の入力は共に
“1"となってU13出力は“0"に落ち、R−Sフリップフ
ロップの状態を反転させることになる。また、反転され
たこの出力がゲートU14の入力に接続されてU14出力を
“1"に保持するためRSフリップフロップの状態もまた
“0"に保持される。その後、この状態がシステムクロッ
ク信号の時刻T5の立ち上がりに同期してD形フリップフ
ロップU15に読み込まれ、U15出力が“0"に戻る。
第5図に示すようなラッチ回路を用いても、本発明の
解決課題としている受信入力信号の細り現象を補正する
ことができるが、この場合には第6図に示すように、デ
ータDT信号によるRSフリップフロップのセットとリセッ
トまでのゲート通過段数に差があり(セットの場合が2
段、リセットの場合は3段)、信号のオン、オフ時間に
ディレイタイムが存在することから、通過ゲートの段数
の差は変換波形に影響を与え、ラッチ回路自体で受信入
力信号の細り現象を増加させてしまうことになる。本発
明に係るデータ受信装置で使用されるラッチ回路3では
データDT信号によるD形フリップフロップ4のセットと
リセットまでのゲート通過段数に差がなく、ラッチ回路
3自体によって入力パルス信号の細り現象を増加させる
ことがない効果を有するものである。
[発明の効果] 以上述べた本発明によれば、安価で簡単な構成によっ
て実現でき、ラッチモードといわれるきわめて細いデー
タ信号でも理想の受信データに再生することができるデ
ータ受信回路を提供することができる。また、受信デー
タ信号の通過ゲート段数を等しくし、回路自体によって
データ信号の細り現象を助長することのないデータ受信
回路とすることができる。
【図面の簡単な説明】
第1図は本発明によるデータ受信回路の実施例を示す回
路図。 第2図は第1図の回路の動作を説明するためのタイムチ
ャート。 第3図は従来の光電変換受信回路の一例を示す回路図。 第4図は第3図の回路の動作を説明するためのタイムチ
ャート。 第5図は本発明に適用可能なラッチ回路の構成図。 第6図は第5図の回路の動作を説明するためのタイムチ
ャートである。 1……光−電変換回路 2……比較器 3……ラッチ回路 4……D形フリップフロップ U1、U2、U3、U4、U11、U12、U13、U14……ナンド回路

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】受信入力信号の電位をしきい値と比較し、
    前記受信入力信号の電位が前記しきい値を超えた部分に
    対応して前記受信入力信号をパルス信号に変換する比較
    器と、この比較器が出力するパルス信号を受信クロック
    信号によってサンプリングすることにより、前記受信ク
    ロック信号に同期したディジタル信号に変換し、この変
    換した前記ディジタル信号を受信データとして出力する
    フリップフロップとからなるデータ受信回路において、 前記比較器が出力する前記パルス信号の状態変化に対応
    してその出力状態を反転させるラッチ回路であって、前
    記パルス信号の状態変化後、前記受信クロック信号の最
    初のパルスによりサンプリングされるまでは前記ラッチ
    回路はその出力状態を変化させず前記パルス信号の状態
    変化前の出力状態をそのまま保持するとともに、前記受
    信クロック信号の最初のパルスによって前記パルス信号
    の状態変化前の出力状態がサンプリングされた後直ちに
    その出力状態を反転させるラッチ回路を前記比較器の後
    段に設け、前記ラッチ回路の出力を前記フリップフロッ
    プの入力としたことを特徴とするデータ受信回路。
JP62149957A 1987-06-16 1987-06-16 データ受信回路 Expired - Lifetime JP2613394B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62149957A JP2613394B2 (ja) 1987-06-16 1987-06-16 データ受信回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62149957A JP2613394B2 (ja) 1987-06-16 1987-06-16 データ受信回路

Publications (2)

Publication Number Publication Date
JPS63313946A JPS63313946A (ja) 1988-12-22
JP2613394B2 true JP2613394B2 (ja) 1997-05-28

Family

ID=15486297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62149957A Expired - Lifetime JP2613394B2 (ja) 1987-06-16 1987-06-16 データ受信回路

Country Status (1)

Country Link
JP (1) JP2613394B2 (ja)

Also Published As

Publication number Publication date
JPS63313946A (ja) 1988-12-22

Similar Documents

Publication Publication Date Title
US6064236A (en) Phase detector and timing extracting circuit using phase detector
US5841323A (en) Digital PLL using phase and frequency error calculating circuits
SE8503057D0 (sv) Datamottagare for upptecknad data
US5923190A (en) Phase detector having a sampling circuit
US4347617A (en) Asynchronous transmission system for binary-coded information
GB1499580A (en) Digital device for detecting the presence of an nrz message
US4912730A (en) High speed reception of encoded data utilizing dual phase resynchronizing clock recovery
JP2613394B2 (ja) データ受信回路
EP0099749B1 (en) Method for converting digital signals and apparatus for carrying out the method
JPS61269547A (ja) デ−タ信号復調装置
US4633487A (en) Automatic phasing apparatus for synchronizing digital data and timing signals
US4782484A (en) Encoding and decoding signals for transmission over a multi-access medium
US3448445A (en) Conversion from self-clocking code to nrz code
US6097322A (en) Device and method for controlling the sampling of a signal conveying binary information coded according to a two-phase code
JPS5913450A (ja) 直列デ−タ伝送方式
JPS6399621A (ja) Ppm復調回路
Moeneclaey Synchronizability of a general class of PCM formats, including NRZ, Manchester, and Miller coding
WO1983003938A1 (en) Frequency-encoding circuit for reducing distortion
JPH11215112A (ja) Pll回路
JP2572969B2 (ja) スプリツトフエ−ズ符号化回路
JPS6028352A (ja) 符号識別器
JPS6324580B2 (ja)
JPS613544A (ja) 同期クロツク再生装置
JPS60178752A (ja) バ−スト信号受信装置
US4189757A (en) System for decoding data on a magnetic medium