JP2613209B2 - 画像表示装置 - Google Patents

画像表示装置

Info

Publication number
JP2613209B2
JP2613209B2 JP62106447A JP10644787A JP2613209B2 JP 2613209 B2 JP2613209 B2 JP 2613209B2 JP 62106447 A JP62106447 A JP 62106447A JP 10644787 A JP10644787 A JP 10644787A JP 2613209 B2 JP2613209 B2 JP 2613209B2
Authority
JP
Japan
Prior art keywords
electrode
potential
pixel
transistor
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62106447A
Other languages
English (en)
Other versions
JPS63273838A (ja
Inventor
辰司 浅川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AGC Inc
Original Assignee
Asahi Glass Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Glass Co Ltd filed Critical Asahi Glass Co Ltd
Priority to JP62106447A priority Critical patent/JP2613209B2/ja
Publication of JPS63273838A publication Critical patent/JPS63273838A/ja
Application granted granted Critical
Publication of JP2613209B2 publication Critical patent/JP2613209B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、トランジスターにつながる画素電極を形成
した基板と、共通電極を形成した対向基板に挟持される
液晶を用いて表示を行なう画素表示装置に関するもので
ある。
[従来の技術] 高密度な画素表示分野では、従来複数の行電極を配列
した基板と、複数の列電極を配列した対向基板間に挟持
される液晶を用いたドットマトリクス型の表示装置が知
られている。
[発明の解決しようとする問題点] この型の装置では、駆動デューティ比上の制約から広
視角で高精細なフルカラーの画像を表示し難く、能動素
子を各画素に挿入して液晶を駆動するアクティブマトリ
クス型の表示装置がこの方面に応用される様になってき
ている。本発明はアクティブマトリクス型で、表示体の
構成及び駆動に新規な特徴を有する画像表示装置を提供
することを目的とするものである。
[問題点を解決するための手段] 本発明は、トランジスターにつながる画素電極を形成
した基板と、共通電極を形成した対向基板間に挟持され
る液晶を用いて表示を行なう画像表示装置において、ト
ランジスターのゲートと画素電極間の容量をCGD、共通
接続された一方の電極と画素電極との間に形成された記
憶容量をCS、周期的に反転させる共通電極の電圧をVと
し、共通電極の電位を変化させる際、記憶容量の共通接
続された一方の電極の電位はVより100mV以上大きくさ
れ、共通電極と同方向に(1+CGD/CS)Vの近傍の電圧
分変化させる様に構成され、画素毎にトランジスターで
液晶を駆動することにより、デューティ比を上げ、表示
性能の向上を図ったものである。
第1図は本発明の画像表示装置の構成図である。
(I)はデータDSをクロックCLで転送するシフトレジス
ター、(2)は3原色それぞれのカラーフィルターを有
する液晶表示体(4)の各画素に対応する直列の画像デ
ータD1,D2,D3を、(1)の各出力DS 1(1),DS 2(1),
DS 3(1)〜DS 1(N),DS 2(N),DS 3(N)によって順
次サンプリングし、イネーブル記号CLGに同期して
(4)の各列電極のデータD1(1),D2(1),D3(1)
〜D1(N),D2(N),D3(N)を更新するサンプル・ホ
ールド回路、(3)は(2)のイネーブル信号CLGをク
ロックとしてデータDGを転送し、(4)の各画素のトラ
ンジスターを行毎に順次オンさせる信号G(1),G
(2)〜G(M)を出力するシフトレジスターである。
(4)は画素毎にトランジスターにつながる画素電極を
形成した基板(5)と共通電極を形成した対向基板
(6)間に挟持される液晶からなる表示体であり、
(5)(6)の基板の表面には偏光板が貼付され、
(1),(2),(3)の各周辺回路は照明部品を配置
した液晶表示体の裏面、或いは基板周辺に実装される。
入力信号CL,DS,CLG,DGはVDD−VLL間の電位の信号であ
り、(1)(2)の出力はVDD−VSS間の電位、(3)の
出力はVGG−VEE間の電位(VEE≦VSS≦VLL<VDD、VEE<V
GG≦VDD)である。VCは(6)の共通電極の電位、V1
(5)上の各画素の画素電極との間に形成された記憶容
量の共通接続された一方の電極の電位である。
第2図は画素毎に形成されたトランジスターによって
駆動される本発明の画像表示装置の画素の構成図であ
り、(I,J)〜(I+1,J+1)の4画素を示している。
(7)はトランジスター、(8)は記憶容量、(9)は
画素電極、(10)は(9)と対向する共通電極、(11)
は液晶、(12)は列電極で(7)のソース電極、(13)
は行電極で(7)のゲート電極である。D(J),D(J
+1)はJ列、(J+1)列の画素データの信号、G
(I),G(I+1)はI行、(I+1)行のトランジス
ター群をオン、オフさせる行信号であり、V1は各画素に
共通な記憶容量の一方の電極の電位、VCは共通電極の電
位である。行信号G(I)によりオンしたトランジスタ
ー(7)は、列信号D(J)を画素電極(9)に伝え、
(10)との間の電圧を(8)及び(11)の並列容量に蓄
え、G(I)によりトランジスターがオフしている間、
その蓄えたデータで画素を表示する。液晶の交流駆動
は、共通電極の電位VCと、VCを基準にして画素電極に導
かれる画素データの電位を周期的に反転させることで行
なわれ、共通電極の電位を変化させる際、液晶に加えら
れている電圧が同等に保たれる様に、記憶容量の共通接
続された一方の電極の電位V1は、共通電極と同方向に変
化させられる。
第3図は本発明の画像表示装置の画素の断面図、第4
図は画素の平面図、第5図は画素電極の形成されている
基板の断面図であり、第3図は第4図A−A′、第5図
はB−B′の切断面を矢印の方向から見た図である。ガ
ラス基板(14)上に形成されている(15);(41)はゲ
ート電極、(16)はゲート絶縁膜、(17)は半導体層、
(18),(19),(20)は絶縁膜、(23),(25);
(53)は半導体層、金属の積層されたソース電極、(2
4),(26);(55)は半導体層、金属の積層されたド
レイン電極、(28);(58)は画素電極、(27);(5
6)は画素電極と同層で(25);(53)に積層された列
電極、(29)は絶縁膜、(30)は配向処理層であり、対
向するガラス基板(31)上の(32)はカラーフィルター
層、(33)は黒色パターン層、(34)は保護層、(3
5);(59)は(28);(58)に対向する共通電極、(3
6)は配向処理層であり、液晶(37)は(14),(31)
の基板間に挟持されている。(60)は(14)に対応する
ガラス基板、(62);(39)は行電極(38)の画素に隣
接する画素の行電極、(61);(40)は記憶容量の一方
の電極に電位を伝え、(62);(39)と同層の電極、
(63);(46)は(66);(58)の画素電極との間に記
憶容量を形成する一方の電極(47)に接続し、部分的に
(61)に積層され、(44)の様に(40)と並行し、(4
7)と同層で抵抗体となる透明電極、(64);(43)は
(62);(39)に積層され、(63)と同層の透明電極、
(65)は記憶容量の誘電体膜となる(16)と同様のゲー
ト絶縁膜、(67)は(29)、(68)は(30)にそれぞれ
対応する絶縁膜、配向処理層である。記憶容量の一方の
電極と同層のゲート電極、ソース電極、ドレイン電極は
Al,Ni,Cr,Mo,Ta,W等の金属、画素電極、共通電極、記憶
容量の画素電極に対向する透明電極はIn2O3,SnO2(IT
O)、ゲート絶縁膜、絶縁膜はSiO2,Si3N4,SiOxNy,Al
2O3,Ta2O5等、半導体はSi、ソース半導体層、ドレイン
半導体層はN型Si、カラーフィルター、黒色パターンの
層はインクの印刷、或いは染料を含んだ樹脂のフォトリ
ソグラフィーによるパターニング、保護膜は絶縁膜と同
様な無機材料かポリイミド等の有機材料、配向処理層は
ポリイミド膜のラビングで形成され、相対する基板間で
ラビング方向はほぼ直交する様になっている。画素のト
ランジスターのゲートに信号を伝える行電極は、(3
8),(42)、隣接行の(39),(43)の様に二電極が
積層されており、(42)は(63);(46)と同層の透明
電極で、抵抗部分(45)を通して(38)と同層のゲート
電極(41)につながっている。ソースに信号を伝える列
電極は、(53),(56)、隣接行の(54),(57)の様
に二電極が積層され、(56),(57)は画素電極と同層
の透明電極である。ゲート絶縁膜、半導体層とその上
の、絶縁膜は連続堆積された後、絶縁膜は(21);(5
1),(22);(52),(48)で示す様に、ソース、ド
レイン電極の開口及び島形状のパターニングがなされ、
半導体層は(48)の形状にエッチングされ、(21);
(51),(22);(52)の開口部分を通して半導体層
(17)上にソース、ドレイン電極がN型Siと金属の積層
で形成される。(49),(50)はゲート信号を伝える行
電極、ソースに信号を伝える列電極の交差部分の層間膜
であり、ゲート絶縁膜上の半導体層と絶縁膜で構成され
ている。二層で構成されている行電極、列電極の内、一
方の透明電極は金属電極より薄膜に形成される。ゲート
電極、容量電極にこの透明電極の抵抗を通して信号を伝
える様になっていることから、トランジスター部分、容
量部分の点欠陥が線欠陥を発生させない様になってい
る。トランジスターのチャンネル部分の半導体層はゲー
ト電極(15)と対向基板上の黒色パターン(33)によっ
て遮光され、共通電極(59)はトランジスター部分、行
電極部分を除外して液晶を交流駆動させる画素電極、列
電極上に形成されている。
[作用] 第6図は本発明の画素表示装置の動作を示すタイミン
グチャートである。3原色の画素データD1,D2,D3は左下
がりのハッチングで示す間順次サンプリングされ、右下
がりのハッチングで示すサンプリングの休止期間がイネ
ーブル信号CLGがハイ(VDD)になると液晶表示体の各列
電極に並列に供給される。CLGをクロックとしてデータD
Gを転送して作られる行電極信号は、CLGがハイになる毎
に順次1行毎に液晶表示体の画素群の各トランジスター
をオン(VGG)にし、列電極に供給される画素データを
画素電極に入れる。共通電極の電位Vcは行電極の信号G
(1),G(2)〜G(M)が順次行毎にトランジスター
群をオンし、各画素にデータが定められる1フレーム毎
に周期的に反転している。D1,D2,D3がVb〜Vaのデータで
はVcがVe、D1,D2,D3がVa〜VbではVcがVdの電位(Vd−Ve
=V)である。画素の液晶の容量は、液晶にかかる電圧
で変化し、液晶分子が電界方向に平行に配列している時
LC、垂直に配列している時CLC⊥であり、正の誘電
異方性の液晶ではCLC>CLC⊥である。トランジスタ
ーのゲートと画素電極間の容量をCGD、画素電極との間
に形成された記憶容量をCSとすると、トランジスターが
オンし画素電極に入れられたデータは、オフ(VEE)に
移行する時、ゲートのVGGからVEEの変化によって画素電
極の電位を変え、液晶分子が電極に垂直で電極間方向に
平行に配列する様電圧がかかる場合、ΔV =−CGD(V
GG−VEE)/(CLC+CS+CGD)、電極上の配向処理層
のラビング方向に沿ってほぼ90゜ねじれ、電極間方向に
垂直に配列する様な低電圧ではΔV=−CGD(VGG−V
EE)/(CLC⊥+CS+CGD)の変化量である。第4図で
はCGDは(CLC⊥+CS)に対して小さいが、共通電極の
電位にΔV=(ΔV +ΔV)/2近傍の変移を設定
し、Vd=(Va+Vb)/2+V/2+ΔV,Ve=(Va+Vb)/2−V
/2+ΔVとし、画素の液晶にかかる直流バイアスを極め
て小さくして交流駆動がなされる。周期的に反転させる
共通電極の電位V(V=Vd−Ve)が画素データの電圧範
囲Va−Vbに等しい時は、Vd=Va+ΔV、Ve=Vb+ΔVで
ある。共通電極の電位変化は、行電極の信号G(1),G
(2)〜G(M)が各行のトランジスター群をオフして
いる間に行なわれ、共通電極の電位Vcを変化させる際、
記憶容量の共通接続された一方の電極の電位V1を共通電
極と同方向に変化させる。液晶表示体の画面全体に亙る
駆動電圧条件の一様性から、共通電極と記憶容量の電位
変化の前後で液晶にかかる電圧は等しく保たれる様、記
憶容量の一方の電極は、共通電極の電圧V以上に変化さ
せる。その電圧をV′、液晶の容量をCLCとすると、画
素電極の電位は、(CLCV+CSV′)/(CLC+CS+CGD
変化し、共通電極の電位変化Vと等しいことより、V′
が(1+CGD/CS)V近傍であれば良い。V′を(1+C
GD/CS±δ)Vとすると近傍の程度は、±δV/(1+CLC
/CS+CGD/CS)であるから、例えばδを0.05以下とすれ
ば殆んど液晶にかかる電圧条件は等しいと見なせる。こ
のδによる項は液晶に直流バイアスをもたらさない、交
流バイアス成分である。VcがVeの時V1はVq、Vdの時Vpで
あり、Vp−VqはV′即ち(1+CGD/CS)V近傍の電圧で
ある。Vp=(Vd+Ve)/2+V′/2、Vq=(Vd+Ve)/2−
V′/2とすれば、記憶容量の一方の電極と共通電極間の
液晶も交流バイアスがかかることになる。CGD/Csが充分
小さければ、Vp−Vq=V′でVp−Vd或いはVq=Veとして
も直流バイアスは極めて小さい。1行J列及びM行J列
の画素電極には、D(1,J)、D(M,J)に示す様にそれ
ぞれ液晶分子を電極間方向に平行、垂直に配列する様な
画像データが入れられ、トランジスターがオンからオフ
に移行した時電位がΔV 、ΔV変化し、共通電極と
記憶容量の一方の電極の電位が変化した時、同方向にV
近傍の電圧変化することが示されている。画素電極の電
位はVb−V+ΔV 〜Va+V+ΔV の範囲にある。液
晶にかかる電圧は、D(1+J)−Vc、D(M、J)−
Vcに示す様に1フレーム毎に反転し、Vo=(Va−Vb+
V)/2として、ほぼ−Vo〜Voの範囲にある。各信号の電
位は、VEE≦VSS≦VLL<VDD、VEE<Vb−V<Vb<Va<VGG
≦VDDであり、例えばV、Va−Vb=5v、VDD−VLL=5v、V
GG−VEE=20vであって、フレーム周波数は50Hz以上、NT
SC方式のテレビ信号では60Hzである。
[実施例] 第7図は本発明の画像表示装置の実施例の構成図、第
8図は液晶表示体の行電極の駆動回路図、第9図は動作
を示すタイミングチャートである。(69)はデータDS
クロックCLで転送するシフトレジスター、(70)は3原
色でそれぞれのカラーフィルターを有する液晶表示体
(73)の各画素に対応する直列の画像データD1、D2、D3
を、(69)の各出力D1s(1)、D2s(1)、D3s(1)
〜D1s(N)、D2s(N)、D3s(N)によって順次サン
プリングし、イネーブル信号Wに同期して(73)の各列
電極にデータD1(1)、D2(1)、D3(1)〜D
1(N)、D2(N)、D3(N)を供給するサンプル・ホ
ールド回路、(71)はクロックCLGでデータ列DGを転送
し、液晶表示体の基板(74)上に構成されている行電極
の駆動回路(72)に信号T(1)〜T(K)を送るシフ
トレジスターである。(72)は液晶表示体の画素毎にト
ランジスターを形成している基板(74)上に、同種のト
ランジスターを集積し、行毎に液晶表示体の画素群の各
トランジスターを順次オンさせる信号G(1)、G
(2)、G(3)、G(4)、G(5)、G(6)〜G
(6K)を出力する回路であり、(71)からのT(1)〜
T(K)の入力信号に加えて、Q1、Q2、Q3、Q4、Q5、Q6
の信号とVEE、VCC、VHHの電位が入力されている。Vcは
(73)の、基板(74)に対向する基板(75)の共通電極
の電位、V1は(74)上の各画素の画素電極との間に形成
された記憶容量の共通接続された一方の電極の電位であ
り、Vc、V1には第6図で説明した本発明と同様な駆動方
法を用いている。
入力信号CL、DS、W、CLG、DGはVDD−VLL間の電位の
信号であり、(69)(70)の出力はVDD−VSS間の電位、
(71)の出力はVGG−VEE間の電位(VEE≦VSS≦VLL<VDD
≦VGG)であり、画像データD1、D2、D3はVa〜Vbの電位
(VSS≦Vb<Va≦VDD)の信号である。(72)は液晶表示
体の画素毎に形成されているトランジスターを共通接続
している行電極毎に、T(X)(X=1〜K)、QY(Y
=1〜6)、Qy(y=Y+1、Y=6ではy=1)の3
入力で定められる論路状態で電位を選択し、トランジス
ター群のオン、オフを定める信号を行電極に伝える様
に、QYをゲート入力としVCCをソース電位とするトラン
ジスター(77)と、Qyをゲート入力としVHHをソース電
位とするトランジスター(76)との各ドレインをゲート
に接続しVEEをソース電位とするトランジスター(79)
のドレインと、QYをゲート入力としT(X)をソース電
位とするトランジスター(78)のドレインとを接続し、
G(6(X−1)+Y)の信号を出力する回路で構成さ
れている。(77)はQYがハイ(VFF)でオンしてVCC電位
を通し、QYがロー(VBB、VBB≦VCC≦VEE)でQyがハイと
なると(77)がオフ、(76)がオンして容量(80)にV
HH(VCC<VHH≦VGG)の電位を記録する。Qyがローとな
り(76)がオフしてもQYがハイになるまでは、(80)の
電位はVHHに保持され、(79)のゲートにはQYの反転信
号が入力されることになる。従ってQYがハイでは(78)
がオン、(79)がオフして出力G(6(X−1)+Y)
はT(X)の電位になり、QYがローでは(78)がオフ、
(79)がオンして出力はVEEのオフ信号になる。QY、T
(X)が共にハイ(QY=VFF、T(V)=VGG、VFF
VGG)即ち論理積がハイでは出力はVGGのオン信号、QY、
T(X)のいずれかがローでは出力はVFFのオフ信号と
なる。この様に第8図の回路は直流的な電流消費を伴わ
ない構成になっており、第9図にはT(X)がハイの期
間にQ1、Q2、Q3、Q4、Q5、Q6が順次ハイとなり、G(6X
−5)、G(6X−4)、G(6X−3)、G(6X−2)、
G(6X−1)、G(6X)のハイでトランジスター群をオ
ンさせる信号が順次出力されること、サンプル・ホール
ド回路のイネーブル信号Wは、行電極の信号G(6(X
−1)+Y)のハイの信号によりオンするトランジスタ
ーを通し、各画素電極に画像データが入れられる様に、
トランジスターがオンしている期間の前半にハイとな
り、液晶表示体の各列電極にデータを供給することが示
されている。VCCの電位はVBB、VEE或いはQY′(Y′≠
Y)としても良い。行電極の駆動回路を液晶表示体の画
素毎に形成されるトランジスターと共に基板上に集積す
ることにより、シフトレジスターと液晶表示体の行側の
電極との接続数を1/(QYの信号数)に減少でき、接続す
る電極端子の間隔を広げられる実装上及び行側のシフト
レジスターの部品数を減らせる価格上の利点を有してい
る。
第10図、第11図、第13図は本発明の画像表示装置の他
に実施例の液晶表示体の行電極の駆動回路図、第12図は
第11図の回路の動作を示すタイミングチャート、第14図
は第13図の回路の動作を示すタイミングチャートであ
る。第10図の回路はT(X)(X=1〜K)、T(x)
(x>X)、QY(Y=1〜6)の3入力で定められる論
理状態で電位を選択し、トランジスター群のオン、オフ
を定める信号を行電極に伝える様になっており、T
(X)をゲート入力としVCCをソース電位とするトラン
ジスター(82)と、T(x)をゲート入力としVHHをソ
ース電位とするトランジスター(81)の各ドレインをゲ
ートに接続しVEEをソース電位とするトランジスター(8
4)のドレインと、T(X)をゲート入力としQYをソー
ス電位とするトランジスター(83)のドレインとを接続
し、G(6(X−1)+Y)の信号を出力する構成にな
っている。T(X)はVFF−VBB間、QYはVGG−VEE間(V
BB≦VCC≦VEE<VHH≦VGG<VFF)の電位の信号であり、
第8図の回路とほぼ同様にして、(81)、(82)はVHH
−VCC間の電位の、T(X)の反転信号を容量(85)に
記録し、(83)、(84)はT(X)、QYの論理積がハイ
でG(6(X−1)+Y)の出力をVGGのオン信号、論
理積がローでVEEのオフ信号とする。第11図の回路はT
(X)(X=1〜K)、QY(Y=1〜6)の二入力で定
められる論理状態で電位を選択し、Q1〜Q6いずれもロー
(VEE)の時クロックφによってプリチャージされる電
位を行電極に伝える様になっており、T(X)をゲート
入力としQYをソース電位とするトランジスター(86)
と、φをゲート入力としVEEをソース電位とするトラン
ジスター(87)の各ドレインと接続し、G(6(X−
1)+Y)の信号を出力する構成になっている。T
(X)はVFF−VBB間、QYはVGG−VEE間(VBB≦VEE<VGG
<VFF)の信号であり、(87)はQYがロー(VEE)の時ハ
イ(VHH)となるφでオンし、出力をVEEとし、φがロー
(VBB、VBB<VHH≦VGG)でオフする。(86)はT
(X)、QYの論理積がハイで出力をVGGとし、T(X)
がハイ、QYがローでは出力をVEEとする。T(X)がハ
イの期間は第12図に示す様にQY(Y=1〜6)のハイに
続くローの期間までとなっているから、(86)はT
(X)がハイの時出力をVGGに続いてVEEとする。T
(X)がローで(86)がオフしている時は、φで周期的
にオンする(87)により出力をVEEに保持する。QYのロ
ー、φのハイの期間は、サンプル・ホールド回路のイネ
ーブル信号Wがハイとなって液晶表示体の各列電極のデ
ータを更新する期間少なくとも行電極の電位を確定して
おく様に定められており、T(X)、φのいずれもロー
の時は行電極につく容量でVEEの電位を動的に維持す
る。Q1、Q2、Q3、Q4、Q5、Q6はT(X)がハイの期間に
順次ハイとなり、G(6X−5)、G(6X−4)、G(6X
−3)、G(6X−2)、G(6X−1)、G(6X)のハイ
でトランジスター群をオンさせる信号が順次出力してい
る。第13図の回路はT(X)、QY、Qyの3入力で定めら
れる論理状態で電位を選択し、行電極に出力する様にな
っており、T(X)、QYをゲート入力とするトランジス
ター(89)、(90)を直列接続し、一方のトランジスタ
ーのソース電位をVCCとし他方のトランジスターのドレ
インを、Qyをゲート入力としVHHをソース電位とするト
ランジスター(88)のドレインと接続すると共に、VEE
をソース電位とするトランジスター(93)のゲートに接
続し、(93)のドレインを、一方のトランジスターのソ
ース電位をV(Z)としT(X)、QYをゲート入力とす
る直列接続されたトランジスター(91)、(92)の他方
のトランジスターのドレインと接続し、G(m(l−
1)+Y)の信号を出力する構成になっている。mはQY
の信号数、lはQ1〜Qmの信号群の繰り返し数、V(Z)
はVGGの電位である。第14図に示す様にQY,QY+1は重複
してハイ(VFF)の期間のある信号で、QmはQ1と重複
し、T(1)がハイ(VFF)の期間にQ1〜Qmが順次
ハイとなり、T(2)がハイの期間にQm、Q1〜Qm
順次ハイとなり、T(1)、T(2)に示す様にT
(X)、T(X+1)も部分的にハイの期間が重複して
いる。T(X)、QYの論理積がハイで(89)、(90)、
(91)、(92)がオンし、Qy(y=Y+2、Y=m−1
ではy=1、Y=mではy=2)はQYと重複しハイとな
らない信号であることから(88)がオフしていて、容量
(94)の電位はVCC(≦VEE)となって(93)がオフし、
出力はV(Z)の電位となる。T(X)、QYの論理積が
ローでは(89)、(90)の少なくとも一方がオフ、(9
1)、(92)の少なくとも一方がオフし、(94)の電位
は、QYがロー(VBB、VBB≦VEE)、Qyがハイ(VFF、VFF
>VGG)でオンする(88)によりVHH(>VCC)の電位と
なって(93)がオンし、出力はVEEになる。(88)、(8
9)、(90)、(94)でT(X)、QYの論理積の反転信
号を作っている。G(1)、G(2)、G(3)〜G
(m−1)はQ1、Q2、Q3〜QmとT(1)の信号の論
理で構成され、G(m)、G(m+1)〜はQm、Q1〜と
T(2)の信号の論理で構成され、ハイでトランジスタ
ー群をオンさせる信号を順次出力している。サンプル・
ホールド回路のイネーブル信号W、W′は交互にトラン
スファースイッチ群をオン、オフさせて、画像データを
列電極に定める様になっており、液晶表示体の画素群が
隣接する行で異なる列電極から信号を入れる様に構成さ
れている場合に適合する。V(Z)を選択期間VGGの電
位をとり、非選択期間VEEの電位となる信号群V(1)
〜V(n)で構成すれば、同じT(X)、QYの信号数
で、V(Z)=VGGの場合のn倍の行電極数の液晶表示
体に対応し得る。以上本発明の画像表示装置では、Siを
半導体とするNチャンネルトランジスターの場合につい
て説明してきたが、Te、CdSeを半導体とするトランジス
ターの場合にも伝導型による信号、電位関係を適切に考
慮することにより、本発明の趣旨を適用することができ
る。
[発明の効果] 本発明の画像表示装置は、液晶表示体の画素毎にトラ
ンジスターを配し、液晶表示体の電極、画素の構成にふ
さわしい駆動方法によってデューティ100%の交流駆動
を達成し、表示品質を向上させたものである。駆動信号
とトランジスター、画素の構成に関係する画素電極の電
位変化を補う様に、共通電極と記憶容量の共通接続され
た一方の電極の電位を選ぶことによって達成しており、
二入力か三入力の論理状態で電位を選択する行電極の駆
動回路を、液晶表示体の各画素のトランジスターと同様
に基板上に構成すれば、行側の半導体集積回路と表示体
との接続端子数、部品数を減少できる実装上及び価格上
の優れた効果を有している。
【図面の簡単な説明】
第1図は本発明の画像表示装置の構成図、第2図は画素
の構成図、第3図は画素の断面図、第4図は画素の平面
図、第5図は画素電極の形成されている基板の断面図、
第6図は画像表示装置の動作を示すタイミングチャート
である。 第7図は本発明の画像表示装置の実施例の構成図、第8
図は液晶表示体の行電極の駆動回路図、第9図は動作を
示すタイミングチャートである。 第10図、第11図、第13図は本発明の画像表示装置の他の
実施例の液晶表示体の行電極の駆動回路図、第12図は第
11図の回路の動作を示すタイミングチャート、第14図は
第13図の回路の動作を示すタイミングチャートである。 (1)……シフトレジスター (2)……サンプル・ホールド回路 (3)……シフトレジスター (4)……液晶表示体 (5)……基板 (6)……対向基板 CL:シフトレジスターのクロック Ds:シフトレジスターのデータ D1、D2、D3:直列の画像データ CLG:サンプル・ホールド回路のイネーブル信号及びシフ
トレジスターのクロック DG:シフトレジスターのデータ

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】トランジスターにつながる画素電極を形成
    した基板と、共通電極を形成した対向基板間に挟持され
    る液晶を用いて表示を行なう画像表示装置において、ト
    ランジスターのゲートと画素電極間の容量をCGD、共通
    接続された一方の電極と画素電極との間に形成された記
    憶容量をCS、周期的に反転させる共通電極の電圧をVと
    し、共通電極の電位を変化させる際、記憶容量の共通接
    続された一方の電極の電位はVより100mV以上大きくさ
    れ、共通電極と同方向に(1+CGD/CS)Vの近傍の電圧
    分変化させることを特徴とする画像表示装置。
JP62106447A 1987-05-01 1987-05-01 画像表示装置 Expired - Lifetime JP2613209B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62106447A JP2613209B2 (ja) 1987-05-01 1987-05-01 画像表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62106447A JP2613209B2 (ja) 1987-05-01 1987-05-01 画像表示装置

Publications (2)

Publication Number Publication Date
JPS63273838A JPS63273838A (ja) 1988-11-10
JP2613209B2 true JP2613209B2 (ja) 1997-05-21

Family

ID=14433870

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62106447A Expired - Lifetime JP2613209B2 (ja) 1987-05-01 1987-05-01 画像表示装置

Country Status (1)

Country Link
JP (1) JP2613209B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6473324A (en) * 1987-09-14 1989-03-17 Matsushita Electric Ind Co Ltd Display device and its driving method
US5194974A (en) * 1989-08-21 1993-03-16 Sharp Kabushiki Kaisha Non-flicker liquid crystal display with capacitive charge storage
JP2714993B2 (ja) * 1989-12-15 1998-02-16 セイコーエプソン株式会社 液晶表示装置
US5151806A (en) * 1990-04-27 1992-09-29 Mitsubishi Denki Kabushiki Kaisha Liquid crystal display apparatus having a series combination of the storage capacitors
JP3109967B2 (ja) * 1993-12-28 2000-11-20 キヤノン株式会社 アクティブマトリクス基板の製造方法
US8599128B2 (en) 2006-11-03 2013-12-03 Creator Technology B.V. Sequential addressing of displays
TWI377553B (en) * 2008-03-18 2012-11-21 Chimei Innolux Corp Liquid crystal display and driving method thereof

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6039620A (ja) * 1983-08-12 1985-03-01 Asahi Glass Co Ltd 筋肉を制御する装置及び肢を動かすための装置

Also Published As

Publication number Publication date
JPS63273838A (ja) 1988-11-10

Similar Documents

Publication Publication Date Title
TWI401640B (zh) 顯示裝置及其驅動方法
US7602465B2 (en) In-plane switching mode liquid crystal display device
JP5258705B2 (ja) Lcdパネルおよび液晶ディスプレイを駆動する方法
JP5619787B2 (ja) アクティブマトリクス基板、液晶パネル、液晶表示装置、テレビジョン受像機
US8183570B2 (en) Thin film transistor array panel
KR20060027593A (ko) 액정표시장치 및 그의 구동방법
JP3525018B2 (ja) アクティブマトリックス型液晶表示装置
KR19990078078A (ko) 액정표시장치
JP3140358B2 (ja) Lcd駆動方式
KR20080076129A (ko) 표시 장치의 구동 장치 및 이를 포함하는 표시 장치
JPH09243998A (ja) 表示装置
KR20080028079A (ko) 액정 표시 장치
US20130278647A1 (en) Liquid crystal display apparatus and manufacturing method therefor
US6700562B1 (en) Active matrix liquid crystal display devices
US10698273B2 (en) Image display device
JP2001033758A (ja) 液晶表示装置
JP4062766B2 (ja) 電子機器および表示装置
JP2613209B2 (ja) 画像表示装置
JP2003043948A (ja) アクティブマトリクス型表示装置
JP3454880B2 (ja) 液晶表示装置の駆動方法および駆動回路
EP1116207B1 (en) Driving of data lines in active matrix liquid crystal display
JP4569367B2 (ja) 電気光学装置、駆動方法および電子機器
JPH08298638A (ja) 液晶表示装置
JPH04318512A (ja) 薄膜トランジスタ型液晶表示装置
JP4120306B2 (ja) 電気光学装置、フレキシブルプリント基板及び電子機器