JP2613034B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2613034B2 JP2613034B2 JP16190486A JP16190486A JP2613034B2 JP 2613034 B2 JP2613034 B2 JP 2613034B2 JP 16190486 A JP16190486 A JP 16190486A JP 16190486 A JP16190486 A JP 16190486A JP 2613034 B2 JP2613034 B2 JP 2613034B2
- Authority
- JP
- Japan
- Prior art keywords
- gas
- growth
- silicon
- pressure
- epitaxial growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
【発明の詳細な説明】 〔概要〕 5Torr以下の減圧下でジシラン（si2H6）ガスを用いて
シリコンの選択的エピタキシャル成長〔横方向エピタキ
シャルオーバ成長（lateral epitxial overgrowth,LE
O）〕を行う方法である。
シリコンの選択的エピタキシャル成長〔横方向エピタキ
シャルオーバ成長（lateral epitxial overgrowth,LE
O）〕を行う方法である。
本発明は半導体装置の製造方法に関するもので、さら
に詳しく言えば、従来の塩素系ガス、例えばジクロール
シラン（SiH2Cl2）＋HCl＋H2ガスを用いるエピタキシャ
ル成長に代えて、塩素系ガスを用いることなくシリコン
・オン・インシュレータ（silicon on insulater,SOI）
構造を作る方法に関するものである。
に詳しく言えば、従来の塩素系ガス、例えばジクロール
シラン（SiH2Cl2）＋HCl＋H2ガスを用いるエピタキシャ
ル成長に代えて、塩素系ガスを用いることなくシリコン
・オン・インシュレータ（silicon on insulater,SOI）
構造を作る方法に関するものである。
絶縁物の上に単結晶シリコン層を形成し（SOI）、こ
の単結晶シリコン層に半導体デバイスを形成する技術が
開発され、それには絶縁物の上に多結晶シリコン（ポリ
シリコン）を成長し、このポリシリコンをゾーンメル
ト、レーザアニールによって単結晶化する技術と固相成
長およびLEOとがある。
の単結晶シリコン層に半導体デバイスを形成する技術が
開発され、それには絶縁物の上に多結晶シリコン（ポリ
シリコン）を成長し、このポリシリコンをゾーンメル
ト、レーザアニールによって単結晶化する技術と固相成
長およびLEOとがある。
固相成長法を第９図を参照して説明すると、シリコン
基板31上に酸化膜（SiO2膜）32が設けられている。基板
上にアモルファスシリコン（ａ−Si）膜33を成長し、ａ
−Si膜33をアニールすると、ａ−Siが溶融しついで固化
するときにシリコン基板31と同じ結晶性をもった単結晶
シリコンが得られる。
基板31上に酸化膜（SiO2膜）32が設けられている。基板
上にアモルファスシリコン（ａ−Si）膜33を成長し、ａ
−Si膜33をアニールすると、ａ−Siが溶融しついで固化
するときにシリコン基板31と同じ結晶性をもった単結晶
シリコンが得られる。
LEOは第10図に示されるように、酸化膜32が形成され
たシリコン基板31上にシリコンをエピタキシャル成長す
ると、シリコンは先ず図に矢印Ｉで示す方向に成長し、
次いで矢印IIに示す方向に酸化膜32上にも成長して酸化
膜32の上に単結晶シリコン膜34が作られ、SOI構造が得
られる。かかる単結晶シリコンの成長は選択的エピタキ
シャル成長と呼称される。
たシリコン基板31上にシリコンをエピタキシャル成長す
ると、シリコンは先ず図に矢印Ｉで示す方向に成長し、
次いで矢印IIに示す方向に酸化膜32上にも成長して酸化
膜32の上に単結晶シリコン膜34が作られ、SOI構造が得
られる。かかる単結晶シリコンの成長は選択的エピタキ
シャル成長と呼称される。
LEOの選択エピタキシャル成長の条件としては、例え
ば（SiH2Cl2＋HCl＋H2）ガスを用い圧力を90Torr、成長
温度を1100℃に選定することが一般に行われる。
ば（SiH2Cl2＋HCl＋H2）ガスを用い圧力を90Torr、成長
温度を1100℃に選定することが一般に行われる。
従来のLEO法においては、塩素系ガスを用いるため装
置の損傷の問題が発生するので、その種のガスを用いな
いLEO法が要望されている。
置の損傷の問題が発生するので、その種のガスを用いな
いLEO法が要望されている。
また副次的な問題として、従来法で1100℃の温度条件
下で塩素系ガスを用いエピタキシャル成長するときに、
シリコン基板31とSiO2膜32の界面で、Si＋SiO2→SiO、S
iO2＋H2→H2O、Si＋H2O→SiO＋H2およびSi＋2HCl→SiCl
2＋H2の反応が発生し、シリコン基板のSiがくわれ、そ
の結果、第11図に示す如く、SiO2膜32とシリコン基板31
の界面において、SiO2が損傷される、すなわちアンダー
カット35（undercut）が発生する問題がある。
下で塩素系ガスを用いエピタキシャル成長するときに、
シリコン基板31とSiO2膜32の界面で、Si＋SiO2→SiO、S
iO2＋H2→H2O、Si＋H2O→SiO＋H2およびSi＋2HCl→SiCl
2＋H2の反応が発生し、シリコン基板のSiがくわれ、そ
の結果、第11図に示す如く、SiO2膜32とシリコン基板31
の界面において、SiO2が損傷される、すなわちアンダー
カット35（undercut）が発生する問題がある。
さらに成長温度が1100℃程度の高温になると、基板に
ドーピングされた不純物がエピタキシャル成長したシリ
コン中に拡散されるオートドーピングの問題もある。こ
のことは従来さほど問題とはされなかったが、最近は形
成される半導体デバイスが微細化される傾向にあるので
問題となるところである。
ドーピングされた不純物がエピタキシャル成長したシリ
コン中に拡散されるオートドーピングの問題もある。こ
のことは従来さほど問題とはされなかったが、最近は形
成される半導体デバイスが微細化される傾向にあるので
問題となるところである。
本発明はこのような点に鑑みて創作されたもので、LE
O法において従来の如く塩素系ガスを用いることなく選
択的なエピタキシャル成長する方法を提供することを目
的とする。
O法において従来の如く塩素系ガスを用いることなく選
択的なエピタキシャル成長する方法を提供することを目
的とする。
上記課題は、反応炉内11に半導体基板12を配置し、該
反応炉11内にジシランガスと水素ガスとから成る成長ガ
スを該半導体基板12の上方から該基板に向かって実質的
に垂直に供給する一方で該反応炉11内から排気し、該反
応炉11内の圧力を450〜8130Pa、成長温度を640〜920
℃、該成長ガスの流速を10〜103cm/secに設定して該半
導体基板上にシリコンをエピタキシャル成長することを
特徴とする半導体装置の製造方法を提供することによっ
て解決される。
反応炉11内にジシランガスと水素ガスとから成る成長ガ
スを該半導体基板12の上方から該基板に向かって実質的
に垂直に供給する一方で該反応炉11内から排気し、該反
応炉11内の圧力を450〜8130Pa、成長温度を640〜920
℃、該成長ガスの流速を10〜103cm/secに設定して該半
導体基板上にシリコンをエピタキシャル成長することを
特徴とする半導体装置の製造方法を提供することによっ
て解決される。
第１図は本発明の方法を実施するに用いる装置の断面
図で、図中、11は反応炉（石英ベルジャー）、12は半導
体基板（ウエハ）、13はカーボンヒータ、14は電源、1
5、16、17はそれぞれN2ガス、H2ガス、Si2H6ガスの供給
源例えばボンベ、18はマスフローコントローラ、19と20
はそれぞれベルジャー11を排気するためのメカニカルブ
ースタポンプとロータリポンプ、21は排気圧を調整する
ためのN2ガス供給系である。
図で、図中、11は反応炉（石英ベルジャー）、12は半導
体基板（ウエハ）、13はカーボンヒータ、14は電源、1
5、16、17はそれぞれN2ガス、H2ガス、Si2H6ガスの供給
源例えばボンベ、18はマスフローコントローラ、19と20
はそれぞれベルジャー11を排気するためのメカニカルブ
ースタポンプとロータリポンプ、21は排気圧を調整する
ためのN2ガス供給系である。
本発明において第１図に示す装置でシリコンのLEOを
行うのであるが、そのときの成長条件は一例として、Si
2H6の流量を5cc/min、H2の流量を10/min、圧力は450P
a〜8130Pa、温度は640〜920℃の範囲に設定した。
行うのであるが、そのときの成長条件は一例として、Si
2H6の流量を5cc/min、H2の流量を10/min、圧力は450P
a〜8130Pa、温度は640〜920℃の範囲に設定した。
前記した方法において、成長温度、ガスの流速に依存
して選択エピタキシャル成長が可能であることが確認さ
れたが、690℃でもエピタキシャル成長が発生し、オー
トドーピングは温度の低温化に伴って減少することが認
められた。
して選択エピタキシャル成長が可能であることが確認さ
れたが、690℃でもエピタキシャル成長が発生し、オー
トドーピングは温度の低温化に伴って減少することが認
められた。
以下、図面を参照して本発明の実施例を詳細に説明す
る。
る。
本発明者は、塩素系ガスを用いることなく、従来試み
られたことのないジシランを用いる減圧CVD法によるシ
リコンのエピタキシャル成長について実験をなしたとこ
ろ、成長前処理なしで、低温（750℃）にてエピタキシ
ャル成長が可能となり、不純物オートドーピング、固相
拡散がほとんどなくなること、および、選択エピタキシ
ャル成長が可能であるが、その選択性は、以下に説明す
る如く成長温度、流速に依存することを確認した。
られたことのないジシランを用いる減圧CVD法によるシ
リコンのエピタキシャル成長について実験をなしたとこ
ろ、成長前処理なしで、低温（750℃）にてエピタキシ
ャル成長が可能となり、不純物オートドーピング、固相
拡散がほとんどなくなること、および、選択エピタキシ
ャル成長が可能であるが、その選択性は、以下に説明す
る如く成長温度、流速に依存することを確認した。
再び第１図に戻ると、同図に示す装置を用いる減圧エ
ピタキシャル成長法において、一例として、 Si2H6流量:5cc/min H2流量:10/min 圧力:450Pa 温度:810℃ に設定した。ガスをベルジャー11内に供給するには、例
えばシャワー形式を用いてガスが平均してウエハ12上に
到達するようにする。すなわち、第１図に示すように、
ジシランガスと水素ガスとからなる成長ガスをウエハ12
の上方から該ウエハに向かって供給する。言いかえる
と、ウエハ12に対して成長ガスを実質的に垂直に当て
る。
ピタキシャル成長法において、一例として、 Si2H6流量:5cc/min H2流量:10/min 圧力:450Pa 温度:810℃ に設定した。ガスをベルジャー11内に供給するには、例
えばシャワー形式を用いてガスが平均してウエハ12上に
到達するようにする。すなわち、第１図に示すように、
ジシランガスと水素ガスとからなる成長ガスをウエハ12
の上方から該ウエハに向かって供給する。言いかえる
と、ウエハ12に対して成長ガスを実質的に垂直に当て
る。
前記エピタキシャル成長のための実験において、圧力
および温度と時間の関係は第２図に示す如くに設定し
た。なお同図においては、横軸に時間をとり、図の上方
には圧力をパスカル（Pa）でまた温度は℃で表した。最
初の５分間はN2ガスでベルジャー内をページし、その工
程で圧力を大気圧から450Paまで下げた。
および温度と時間の関係は第２図に示す如くに設定し
た。なお同図においては、横軸に時間をとり、図の上方
には圧力をパスカル（Pa）でまた温度は℃で表した。最
初の５分間はN2ガスでベルジャー内をページし、その工
程で圧力を大気圧から450Paまで下げた。
次いで、図示の如くH2のみを供給し始め、その時点か
ら温度を810℃まで昇温する。次にSi2H6＋H2を供給し、
45分経過したところでH2のみを約10分供給し、続いてN2
ガスに切り換え、この段階で圧力を大気圧に戻し、また
温度も常温にまで下げた。
ら温度を810℃まで昇温する。次にSi2H6＋H2を供給し、
45分経過したところでH2のみを約10分供給し、続いてN2
ガスに切り換え、この段階で圧力を大気圧に戻し、また
温度も常温にまで下げた。
第３図は、SiO2膜22が設けられたシリコン基板21上に
成長したエピタキシャル膜23の顕微鏡写真に基づいて作
成した図で、上記に説明した方法と装置を用いるエピタ
キシャル成長の実態を示す。この例では未だSiO2膜上の
エピタキシャル成長は認められないが、従来例で問題と
なったアンダーカットの発生を示唆する現象は全く見ら
れない。
成長したエピタキシャル膜23の顕微鏡写真に基づいて作
成した図で、上記に説明した方法と装置を用いるエピタ
キシャル成長の実態を示す。この例では未だSiO2膜上の
エピタキシャル成長は認められないが、従来例で問題と
なったアンダーカットの発生を示唆する現象は全く見ら
れない。
前記実験におけるエピタキシャル成長速度と温度の関
係は第４図に示される。同図において○印は450Paのと
き、□印は8130Paのときの結果である。温度が下がると
それに対応して成長速度が低下するのは予想されたとお
りであるが、この実験で温度を640〜920℃の範囲内に設
定しておいたところ、450〜8130Paの圧力範囲内で選択
的エピタキシャル成長が発生するが、これらの圧力範囲
外ではエピタキシャル成長が難しく、また、920℃を超
える温度では従来例で問題となったオートドーピングの
発生を抑制し難いことが確められた。
係は第４図に示される。同図において○印は450Paのと
き、□印は8130Paのときの結果である。温度が下がると
それに対応して成長速度が低下するのは予想されたとお
りであるが、この実験で温度を640〜920℃の範囲内に設
定しておいたところ、450〜8130Paの圧力範囲内で選択
的エピタキシャル成長が発生するが、これらの圧力範囲
外ではエピタキシャル成長が難しく、また、920℃を超
える温度では従来例で問題となったオートドーピングの
発生を抑制し難いことが確められた。
ガス流速は第５図に示されるように、10〜103cm/sec
の範囲でほぼ一定した成長速度が得られるが、この範囲
外では堆積する膜が一様でない（不均一である）ことが
確認された。
の範囲でほぼ一定した成長速度が得られるが、この範囲
外では堆積する膜が一様でない（不均一である）ことが
確認された。
本発明による減圧Si2H6エピタキシャル成長膜の評価
について説明すると、As、Ｂ、Sbをそれぞれドープした
基板上に、成長温度810℃、成長圧力450Paにてエピタキ
シャル成長し、拡がり抵抗法によってキャリア濃度プロ
ファイルを求めた。
について説明すると、As、Ｂ、Sbをそれぞれドープした
基板上に、成長温度810℃、成長圧力450Paにてエピタキ
シャル成長し、拡がり抵抗法によってキャリア濃度プロ
ファイルを求めた。
Asの濃度プロファイルは第６図に示され、遷移領域は
0.1μｍ程度である。なおＢ、Sbの場合も第７図と第８
図にそれぞれ示される如く遷移領域は0.1μｍ程度であ
ることが確かめられ、基板にドープされた不純物のオー
トドーピングがほとんど発生しないことが判明した。
0.1μｍ程度である。なおＢ、Sbの場合も第７図と第８
図にそれぞれ示される如く遷移領域は0.1μｍ程度であ
ることが確かめられ、基板にドープされた不純物のオー
トドーピングがほとんど発生しないことが判明した。
上述から、本発明はCVD法によるシリコンのエピタキ
シャル成長に関し、固相成長法は含まないものである。
シャル成長に関し、固相成長法は含まないものである。
以上述べてきたように本発明によれば、Si2H6を用い
る減圧エピタキシャル成長が可能となり、塩素系ガスを
用いないので、装置の損傷が少なくなり、副次的には従
来例よりも低い温度を用いるので絶縁物の基板に接する
面でのアンダーカットが防止され、オートドーピングが
殆どなくなった。
る減圧エピタキシャル成長が可能となり、塩素系ガスを
用いないので、装置の損傷が少なくなり、副次的には従
来例よりも低い温度を用いるので絶縁物の基板に接する
面でのアンダーカットが防止され、オートドーピングが
殆どなくなった。
第１図は本発明実施例断面図 第２図は本発明の方法の時間的経過を示す線図、 第３図は本発明によるエピタキシャル成長を示す図、 第４図は成長温度と成長速度の関係を示す線図、 第５図はガス流速と成長速度の関係を示す図、 第６図は不純物プロファイル（As）を示す線図、 第７図は不純物プロファイル（Ｂ）を示す線図、 第８図は不純物プロファイル（Sb）を示す線図、 第９図は固相成長を示す断面図、 第10図はLEOを示す断面図、 第11図は従来例の問題点を示す断面図である。 第１図において、 11はベルジャー 12はウエハ（半導体基板）、 13はカーボンヒータ、 14は電源、 15はN2ボンベ、 16はH2ボンベ、 17はSi2H6ボンベ、 18はマスフローコントローラ、 19はメカニカルブースタポンプ、 20はロータリポンプ、 21はN2供給系 である。
Claims (1)
- 【請求項１】反応炉（11）内に半導体基板（12）を配置
し、該反応炉（11）内にジシランガスと水素ガスとから
成る成長ガスを該半導体基板（12）の上方から該基板に
向かって実質的に垂直に供給する一方で該反応炉（11）
内から排気し、該反応炉（11）内の圧力を450〜8130P
a、成長温度を640〜920℃、該成長ガスの流速を10〜103
cm/secに設定して該半導体基板上にシリコンをエピタキ
シャル成長することを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16190486A JP2613034B2 (ja) | 1986-07-11 | 1986-07-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16190486A JP2613034B2 (ja) | 1986-07-11 | 1986-07-11 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6318617A JPS6318617A (ja) | 1988-01-26 |
| JP2613034B2 true JP2613034B2 (ja) | 1997-05-21 |
Family
ID=15744226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16190486A Expired - Lifetime JP2613034B2 (ja) | 1986-07-11 | 1986-07-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2613034B2 (ja) |
-
1986
- 1986-07-11 JP JP16190486A patent/JP2613034B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| 第３３回応用物理学関係連合講演会 講演予稿集（１９８６−４−１）Ｐ．５３７ 講演番号２ａ−Ｑ−４ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6318617A (ja) | 1988-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100373853B1 (ko) | 반도체소자의 선택적 에피택시얼 성장 방법 | |
| EP1374291B1 (en) | Deposition method over mixed substrates using trisilane | |
| CN106757324B (zh) | 一种硅外延片的制造方法 | |
| KR920003291B1 (ko) | 반도체 장치 제조방법 | |
| JPH04230037A (ja) | インサイチュ・ドープされたｎ型シリコン層の付着方法およびＮＰＮトランジスタ | |
| JPH0834190B2 (ja) | 低温シリコン・エピタキシアル成長方法 | |
| US5858852A (en) | Fabrication process of a stack type semiconductor capacitive element | |
| JP2911694B2 (ja) | 半導体基板及びその製造方法 | |
| JP2613034B2 (ja) | 半導体装置の製造方法 | |
| JP3320180B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH1041321A (ja) | バイポーラトランジスタの製造方法 | |
| US4164436A (en) | Process for preparation of semiconductor devices utilizing a two-step polycrystalline deposition technique to form a diffusion source | |
| US5895248A (en) | Manufacture of a semiconductor device with selectively deposited semiconductor zone | |
| KR20020028488A (ko) | 에피층 성장 방법 및 이를 이용한 트랜지스터 제조 방법 | |
| JPH04177825A (ja) | エピタキシャル成長方法及び化学気相成長装置 | |
| JP2919281B2 (ja) | 半導体装置の製造方法 | |
| KR100518561B1 (ko) | 단결정 실리콘층에의 저메인 가스 전처리를 포함하는바이폴라 소자 제조 방법 및 이에 의한 바이폴라 소자 | |
| JP2003528443A5 (ja) | ||
| JPH0435019A (ja) | 薄膜トランジスター | |
| JP2004193454A (ja) | 半導体装置およびその製造方法 | |
| JPS6052574B2 (ja) | エピタキシヤル成長方法 | |
| JPH02102520A (ja) | 気相エピタキシヤル成長方法 | |
| EP1887617B1 (en) | Deposition method over mixed substrates using trisilane | |
| JPS61135127A (ja) | 半導体装置の製造方法 | |
| JP2973011B2 (ja) | 半導体素子分離領域の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |