JP2919281B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2919281B2 JP2919281B2 JP6277779A JP27777994A JP2919281B2 JP 2919281 B2 JP2919281 B2 JP 2919281B2 JP 6277779 A JP6277779 A JP 6277779A JP 27777994 A JP27777994 A JP 27777994A JP 2919281 B2 JP2919281 B2 JP 2919281B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- polycrystalline silicon
- chlorine
- growth
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にシリコン基板上に多結晶シリコンを形成する
方法に関するものである。
関し、特にシリコン基板上に多結晶シリコンを形成する
方法に関するものである。
【０００２】
【従来の技術】選択多結晶シリコン成長法は、図４に示
すように、単結晶シリコン基板１上をシリコン酸化膜や
シリコン窒化膜などのマスク絶縁膜９で覆った開口部３
に、選択多結晶シリコン膜４を単結晶シリコン基板１上
にだけ開口部３の中を埋めるように堆積させる成長法で
ある。この成長法は開口部の穴埋めをはじめ、選択多結
晶シリコン膜４中にドーピングされた不純物を拡散源と
して、薄いＰ−Ｎ接合の形成に利用されている。特にバ
イポーラトランジスタのエミッタ部の多結晶シリコンへ
の適用は、エミッタ幅が１μｍを割ったときのエミッタ
抵抗の増大を抑えるのに非常に効果がある（Aoyama T.,
Ogawa C., Sugiyama M., Takemura H., Toyokawa F.,
Sakamoto M. and Tashiro T., Extended Abstract of t
he 22nd Conference on Solid State Devices and Mate
rials., 1990, p.665) 。
すように、単結晶シリコン基板１上をシリコン酸化膜や
シリコン窒化膜などのマスク絶縁膜９で覆った開口部３
に、選択多結晶シリコン膜４を単結晶シリコン基板１上
にだけ開口部３の中を埋めるように堆積させる成長法で
ある。この成長法は開口部の穴埋めをはじめ、選択多結
晶シリコン膜４中にドーピングされた不純物を拡散源と
して、薄いＰ−Ｎ接合の形成に利用されている。特にバ
イポーラトランジスタのエミッタ部の多結晶シリコンへ
の適用は、エミッタ幅が１μｍを割ったときのエミッタ
抵抗の増大を抑えるのに非常に効果がある（Aoyama T.,
Ogawa C., Sugiyama M., Takemura H., Toyokawa F.,
Sakamoto M. and Tashiro T., Extended Abstract of t
he 22nd Conference on Solid State Devices and Mate
rials., 1990, p.665) 。
【０００３】多結晶シリコンの選択成長は難しく、通常
に行ったのでは単結晶シリコンを成長させる選択エピタ
キシャル成長になる。選択成長させるため開口部の自然
酸化膜を除去しなければならず、そうすると成長膜が単
結晶化してしまうからである。しかし、多結晶シリコン
の選択成長には、いくつかの方法がある。抵抗加熱型の
減圧ＣＶＤホットウォール炉を用いたものでは、シリコ
ン基板を入炉する際に酸化膜が適度に成長するので、多
結晶シリコンの選択成長が可能となっている。成長には
ジクロロシラン（ＳｉＨ2 Ｃｌ2 ）を用いており、同時
にＨＣｌガスも適量流すことによって８００℃、１００
Ｔｏｒｒにおいて成長させている（公開特許公報、平２
−２１５５４４）。また、減圧ＣＶＤのコールドウォー
ル炉でも、シリコンクロライド系ガスに不純物を混ぜる
ことで多結晶シリコンの選択成長を実現している。不純
物には、窒素や炭素、酸素を含むものとしている。例え
ば、成長中に窒素を含んでいるアンモニアを導入するこ
とでシリコン膜中に窒化シリコンを生成させ、単結晶化
を阻止してシリコン膜を多結晶にするというものである
（公開特許公報、昭６１−１３１４３４）。また、不純
物にリンを用いた報告もある（Ohshita Y. and Kitajim
a H., Journal of applied physics, 70(3),p.1871) 。
この場合の多結晶シリコンは必然的にＮ型となる。
に行ったのでは単結晶シリコンを成長させる選択エピタ
キシャル成長になる。選択成長させるため開口部の自然
酸化膜を除去しなければならず、そうすると成長膜が単
結晶化してしまうからである。しかし、多結晶シリコン
の選択成長には、いくつかの方法がある。抵抗加熱型の
減圧ＣＶＤホットウォール炉を用いたものでは、シリコ
ン基板を入炉する際に酸化膜が適度に成長するので、多
結晶シリコンの選択成長が可能となっている。成長には
ジクロロシラン（ＳｉＨ2 Ｃｌ2 ）を用いており、同時
にＨＣｌガスも適量流すことによって８００℃、１００
Ｔｏｒｒにおいて成長させている（公開特許公報、平２
−２１５５４４）。また、減圧ＣＶＤのコールドウォー
ル炉でも、シリコンクロライド系ガスに不純物を混ぜる
ことで多結晶シリコンの選択成長を実現している。不純
物には、窒素や炭素、酸素を含むものとしている。例え
ば、成長中に窒素を含んでいるアンモニアを導入するこ
とでシリコン膜中に窒化シリコンを生成させ、単結晶化
を阻止してシリコン膜を多結晶にするというものである
（公開特許公報、昭６１−１３１４３４）。また、不純
物にリンを用いた報告もある（Ohshita Y. and Kitajim
a H., Journal of applied physics, 70(3),p.1871) 。
この場合の多結晶シリコンは必然的にＮ型となる。
【０００４】
【発明が解決しようとする課題】従来の多結晶シリコン
膜の選択成長方法では、前述したように、成長ガスとし
ていずれもシリコンクロライド系ガスを用いているため
に、少なくとも７００℃以上の成長温度が必要となって
いる。シリコンの成長にはシリコンと塩素原子との解離
が必要であり、それには７００℃以上の温度が必要だか
らである。実際に十分な成長速度と選択性を得るために
は、８００℃程度の温度が必要となる。
膜の選択成長方法では、前述したように、成長ガスとし
ていずれもシリコンクロライド系ガスを用いているため
に、少なくとも７００℃以上の成長温度が必要となって
いる。シリコンの成長にはシリコンと塩素原子との解離
が必要であり、それには７００℃以上の温度が必要だか
らである。実際に十分な成長速度と選択性を得るために
は、８００℃程度の温度が必要となる。
【０００５】選択多結晶シリコン成長を前述したバイポ
ーラのエミッタの多結晶シリコン膜に適用する際には、
この成長温度が問題となってくる。バイポラーのベース
には、既にボロンがドーピングされており、選択多結晶
シリコン成長温度が高いとボロンの拡散が起こってドー
ピングプロファイルがだれてしまう。デバイスの高速化
に伴ってベースは薄くなる傾向にあり、この問題は益々
重要となる。例えば８００℃、３０分間の成長条件で
は、ボロンは１８０ｎｍも拡散する。また、ベース層に
シリコンゲルマニウムの合金を用いた場合は、この成長
温度の問題はもっと深刻である。すなわち８００℃とい
う高温では、コレクタ層のシリコンとの界面にミスフィ
ット転位を生じて、リーク電流の発生を引き起こしてし
まう。したがって、上記欠点を避けるために選択多結晶
シリコン成長では、６００℃付近まで成長温度を下げる
必要が生じる。この問題はバイポーラに適用する際に顕
著であるが、これに限らず、ＭＯＳデバイスのソース、
ドレインの持ち上げなど不純物プロファイルを有するも
のを成長させる際には同様に問題となる。
ーラのエミッタの多結晶シリコン膜に適用する際には、
この成長温度が問題となってくる。バイポラーのベース
には、既にボロンがドーピングされており、選択多結晶
シリコン成長温度が高いとボロンの拡散が起こってドー
ピングプロファイルがだれてしまう。デバイスの高速化
に伴ってベースは薄くなる傾向にあり、この問題は益々
重要となる。例えば８００℃、３０分間の成長条件で
は、ボロンは１８０ｎｍも拡散する。また、ベース層に
シリコンゲルマニウムの合金を用いた場合は、この成長
温度の問題はもっと深刻である。すなわち８００℃とい
う高温では、コレクタ層のシリコンとの界面にミスフィ
ット転位を生じて、リーク電流の発生を引き起こしてし
まう。したがって、上記欠点を避けるために選択多結晶
シリコン成長では、６００℃付近まで成長温度を下げる
必要が生じる。この問題はバイポーラに適用する際に顕
著であるが、これに限らず、ＭＯＳデバイスのソース、
ドレインの持ち上げなど不純物プロファイルを有するも
のを成長させる際には同様に問題となる。
【０００６】成長温度を下げるには、成長ガスをジシラ
ンなどのシリコンハイドライド系ガスにする必要があ
る。シリコンハイドライド系での選択成長は難しく、高
真空のコールドウォール型ＣＶＤ装置でのみ実現できて
いる。この系では、５００〜８００℃の範囲でジシラン
のみでの選択シリコン成長が可能である（Hiroi M. and
Tatsumi T., Journal of crystal growth, 120 (1992)
p.279）。しかし、この場合も選択成長のために開口部
の自然酸化膜を除去しているために、成長膜はエピタキ
シャル成長となってしまい、選択多結晶シリコンは実現
できていない。さらに７００℃において塩化水素又は、
塩素を導入することで選択成長可能な膜厚を増大できて
いる（公開特許公報、平４−１３９８１８、平４−１３
９８１９）。
ンなどのシリコンハイドライド系ガスにする必要があ
る。シリコンハイドライド系での選択成長は難しく、高
真空のコールドウォール型ＣＶＤ装置でのみ実現できて
いる。この系では、５００〜８００℃の範囲でジシラン
のみでの選択シリコン成長が可能である（Hiroi M. and
Tatsumi T., Journal of crystal growth, 120 (1992)
p.279）。しかし、この場合も選択成長のために開口部
の自然酸化膜を除去しているために、成長膜はエピタキ
シャル成長となってしまい、選択多結晶シリコンは実現
できていない。さらに７００℃において塩化水素又は、
塩素を導入することで選択成長可能な膜厚を増大できて
いる（公開特許公報、平４−１３９８１８、平４−１３
９８１９）。
【０００７】本発明は、上記問題を解決しようとするも
ので、６５０℃以下の温度で多結晶シリコン膜の選択成
長を行わせることを特徴とする半導体装置の製造方法を
提供することを目的とする。
ので、６５０℃以下の温度で多結晶シリコン膜の選択成
長を行わせることを特徴とする半導体装置の製造方法を
提供することを目的とする。
【０００８】
【課題を解決するための手段】すなわち、本発明は、シ
リコン酸化膜に形成された開口部内に露出した単結晶シ
リコン表面上に多結晶シリコン薄膜を堆積させ、前記シ
リコン酸化膜上には堆積させない半導体装置の製造方法
において、シランと同時に塩素系ガスを、塩素系ガス／
シラン分圧比が０．００５〜０．１となる範囲で導入
し、６５０℃以下の温度で多結晶シリコンの選択成長を
行うことを特徴とする半導体装置の製造方法を提供す
る。また、本発明は、シリコン酸化膜に形成された開口
部内に露出したシリコンゲルマニウム合金のエピタキシ
ャル層表面上に多結晶シリコン薄膜を堆積させ、前記シ
リコン酸化膜上には堆積させない半導体装置の製造方法
において、シランと同時に塩素系ガスを、塩素系ガス／
シラン分圧比が０．００５〜０．１となる範囲で導入
し、６５０℃以下の温度で多結晶シリコンの選択成長を
行うことを特徴とする半導体装置の製造方法を提供す
る。
リコン酸化膜に形成された開口部内に露出した単結晶シ
リコン表面上に多結晶シリコン薄膜を堆積させ、前記シ
リコン酸化膜上には堆積させない半導体装置の製造方法
において、シランと同時に塩素系ガスを、塩素系ガス／
シラン分圧比が０．００５〜０．１となる範囲で導入
し、６５０℃以下の温度で多結晶シリコンの選択成長を
行うことを特徴とする半導体装置の製造方法を提供す
る。また、本発明は、シリコン酸化膜に形成された開口
部内に露出したシリコンゲルマニウム合金のエピタキシ
ャル層表面上に多結晶シリコン薄膜を堆積させ、前記シ
リコン酸化膜上には堆積させない半導体装置の製造方法
において、シランと同時に塩素系ガスを、塩素系ガス／
シラン分圧比が０．００５〜０．１となる範囲で導入
し、６５０℃以下の温度で多結晶シリコンの選択成長を
行うことを特徴とする半導体装置の製造方法を提供す
る。
【０００９】本発明において、成長ガスとしてはシラン
特にモノシラン又はジシランが好適に用いられる。同時
に導入する塩素系ガスとしては、塩素又は塩化水素が用
いられる。
特にモノシラン又はジシランが好適に用いられる。同時
に導入する塩素系ガスとしては、塩素又は塩化水素が用
いられる。
【００１０】本発明の半導体装置の製造方法は、高真空
コールドウォール型ＣＶＤ装置における選択シリコン成
長の際に、６００℃近辺において塩素などの塩素系ガス
を成長ガスと同時に流すという工程を含む。例えば、塩
素ガスをシリコン堆積中に導入することで、シリコン表
面に塩素原子が吸着する。６００℃近辺では、塩素原子
はシリコン表面より脱離しないために、塩素の量を適当
に選ぶとシリコン膜は塩素を含んだまま成長して多結晶
シリコン膜となる。この場合、塩素ガスを流しているこ
とは選択性を向上する方向に働くので、従来法と比べて
６００℃という低温での選択多結晶シリコン成長が実現
するのである。
コールドウォール型ＣＶＤ装置における選択シリコン成
長の際に、６００℃近辺において塩素などの塩素系ガス
を成長ガスと同時に流すという工程を含む。例えば、塩
素ガスをシリコン堆積中に導入することで、シリコン表
面に塩素原子が吸着する。６００℃近辺では、塩素原子
はシリコン表面より脱離しないために、塩素の量を適当
に選ぶとシリコン膜は塩素を含んだまま成長して多結晶
シリコン膜となる。この場合、塩素ガスを流しているこ
とは選択性を向上する方向に働くので、従来法と比べて
６００℃という低温での選択多結晶シリコン成長が実現
するのである。
【００１１】
【実施例】以下に実施例により本発明方法を詳しく説明
する。 実施例１ 本発明について図面を参照して説明する。
する。 実施例１ 本発明について図面を参照して説明する。
【００１２】本実施例の被堆積基板には、単結晶シリコ
ン基板１上にシリコン酸化膜２を１００ｎｍ堆積したも
のを用いた（図１−Ａ）。成長前には弗化水素水溶液で
開口部３の自然酸化膜を除去した。本実施例では、成長
ガスのジシランと同時に塩素ガスを添加した。図１−Ｂ
に６００℃においてジシランを１０ＳＣＣＭ、塩素を
０．１ＳＣＣＭ流して成長させたときの選択多結晶シリ
コン膜４を示す。６００℃においては、塩素はシリコン
表面より脱離しないので、成長は塩素を中に取り込んだ
まま進むために成長膜は多結晶化する。図２は、温度と
塩素ガス／ジシランガス分圧比を変化させたときの膜質
の変化を示したグラフである。図の斜線を施した部分が
多結晶シリコン膜の成長条件の領域を表わす。温度を固
定してみた場合、例えば６００℃においては、塩素／ジ
シラン分圧比＝０．０１よりも大きくすると成長膜は多
結晶シリコンになる。さらに分圧比を大きくしていくと
分圧比０．０８を越えると成長しなくなる。図２から、
成長温度５５０〜６５０℃の範囲、塩素／ジシラン分圧
比０．００５〜０．１の範囲で多結晶シリコン膜の選択
成長が実現できることがわかる。本実施例では、塩素系
ガスとして塩素ガスを例として示したが、シリコン表面
に塩素が吸着すればよいので、塩化水素ガスなどの塩素
原子を含んだガスでも同様の選択成長が可能である。 実施例２ 次に選択多結晶シリコンをエミッタ上の多結晶シリコン
に用いた例について説明する。図３−Ａに本実施例で用
いた被堆積基板を示す。被堆積基板は表面をシリコン酸
化膜２で覆われており、ベース層５が露出したエミッタ
孔６を有している。シリコン酸化膜２の膜厚は５００ｎ
ｍであり、エミッタ孔６の大きさは５００ｎｍである。
ベース層５は、単結晶シリコン基板１上にシリコンゲル
マニウム合金をエピタキシャル成長させて形成し、同時
にボロンを１×１０19ａｔｏｍｓ／ｃｃドーピングし
た。ベース層５の下は、１×１０16ａｔｏｍｏｓ／ｃｃ
の砒素がドーピングされているコレクタ層７となってい
る。
ン基板１上にシリコン酸化膜２を１００ｎｍ堆積したも
のを用いた（図１−Ａ）。成長前には弗化水素水溶液で
開口部３の自然酸化膜を除去した。本実施例では、成長
ガスのジシランと同時に塩素ガスを添加した。図１−Ｂ
に６００℃においてジシランを１０ＳＣＣＭ、塩素を
０．１ＳＣＣＭ流して成長させたときの選択多結晶シリ
コン膜４を示す。６００℃においては、塩素はシリコン
表面より脱離しないので、成長は塩素を中に取り込んだ
まま進むために成長膜は多結晶化する。図２は、温度と
塩素ガス／ジシランガス分圧比を変化させたときの膜質
の変化を示したグラフである。図の斜線を施した部分が
多結晶シリコン膜の成長条件の領域を表わす。温度を固
定してみた場合、例えば６００℃においては、塩素／ジ
シラン分圧比＝０．０１よりも大きくすると成長膜は多
結晶シリコンになる。さらに分圧比を大きくしていくと
分圧比０．０８を越えると成長しなくなる。図２から、
成長温度５５０〜６５０℃の範囲、塩素／ジシラン分圧
比０．００５〜０．１の範囲で多結晶シリコン膜の選択
成長が実現できることがわかる。本実施例では、塩素系
ガスとして塩素ガスを例として示したが、シリコン表面
に塩素が吸着すればよいので、塩化水素ガスなどの塩素
原子を含んだガスでも同様の選択成長が可能である。 実施例２ 次に選択多結晶シリコンをエミッタ上の多結晶シリコン
に用いた例について説明する。図３−Ａに本実施例で用
いた被堆積基板を示す。被堆積基板は表面をシリコン酸
化膜２で覆われており、ベース層５が露出したエミッタ
孔６を有している。シリコン酸化膜２の膜厚は５００ｎ
ｍであり、エミッタ孔６の大きさは５００ｎｍである。
ベース層５は、単結晶シリコン基板１上にシリコンゲル
マニウム合金をエピタキシャル成長させて形成し、同時
にボロンを１×１０19ａｔｏｍｓ／ｃｃドーピングし
た。ベース層５の下は、１×１０16ａｔｏｍｏｓ／ｃｃ
の砒素がドーピングされているコレクタ層７となってい
る。
【００１３】このエミッタ孔６内部に選択的に多結晶シ
リコンを成長させた図を図３−Ｂに示す。本実施例で
は、成長温度６００℃、塩化水素ガス流量０．１ＳＣＣ
Ｍ、モノシランガス流量１０ＳＣＣＭの条件で、１５分
間に１００ｎｍ成長した。また、成長中にホスフィンを
導入してリンを多結晶シリコン膜４中に１×１０21ａｔ
ｏｍｏｓ／ｃｃドーピングした。次に９００℃、１０秒
の熱処理によってエミッタ層８の形成を行った（図３−
Ｃ）。
リコンを成長させた図を図３−Ｂに示す。本実施例で
は、成長温度６００℃、塩化水素ガス流量０．１ＳＣＣ
Ｍ、モノシランガス流量１０ＳＣＣＭの条件で、１５分
間に１００ｎｍ成長した。また、成長中にホスフィンを
導入してリンを多結晶シリコン膜４中に１×１０21ａｔ
ｏｍｏｓ／ｃｃドーピングした。次に９００℃、１０秒
の熱処理によってエミッタ層８の形成を行った（図３−
Ｃ）。
【００１４】従来のジクロロシランを用いたＬＰＣＶＤ
では、選択多結晶シリコンを１００ｎｍ成長させるのに
は、８００℃で２０分間必要であった。本発明では選択
多結晶シリコン膜が６００℃の低温で１５分間で成長し
たことにより、従来法よりもボロンの拡散が抑えられ
た。従来法では、ベース層境界からコレクタ層７に１２
０ｎｍのボロン拡散が見られていたが、本実施例では１
０ｎｍ以下に抑えられた。また、従来法では、ベース層
５のシリコンゲルマニウムとコレクタ層７のシリコンと
の間にミスフィット転位が生じるために、ベースとコレ
クタ間で５ボルトで１×１０-6Ａ以上のリーク電流が生
じていた。これも成長温度を低温化したことで、シリコ
ンゲルマニウムの格子緩和を抑えてミスフィット転位の
発生をなくしたことで、リーク電流を１×１０-11 Ａ程
度に抑えることができた。
では、選択多結晶シリコンを１００ｎｍ成長させるのに
は、８００℃で２０分間必要であった。本発明では選択
多結晶シリコン膜が６００℃の低温で１５分間で成長し
たことにより、従来法よりもボロンの拡散が抑えられ
た。従来法では、ベース層境界からコレクタ層７に１２
０ｎｍのボロン拡散が見られていたが、本実施例では１
０ｎｍ以下に抑えられた。また、従来法では、ベース層
５のシリコンゲルマニウムとコレクタ層７のシリコンと
の間にミスフィット転位が生じるために、ベースとコレ
クタ間で５ボルトで１×１０-6Ａ以上のリーク電流が生
じていた。これも成長温度を低温化したことで、シリコ
ンゲルマニウムの格子緩和を抑えてミスフィット転位の
発生をなくしたことで、リーク電流を１×１０-11 Ａ程
度に抑えることができた。
【００１５】
【発明の効果】以上説明したように本発明方法を用いる
ことによって、多結晶シリコン膜選択成長温度を低温化
できるという効果がある。それによって、被成長基板が
ドーピングプロファイルをもっている場合に、そのプロ
ファイルを損なうことなく成長することが可能となっ
た。
ことによって、多結晶シリコン膜選択成長温度を低温化
できるという効果がある。それによって、被成長基板が
ドーピングプロファイルをもっている場合に、そのプロ
ファイルを損なうことなく成長することが可能となっ
た。
【図１】実施例１における選択多結晶シリコン成長を説
明する断面図である。
明する断面図である。
【図２】本発明の選択多結晶シリコン膜の形成条件を説
明するグラフである。
明するグラフである。
【図３】実施例２における選択多結晶シリコンのエミッ
タ孔埋設の工程を説明する断面図である。
タ孔埋設の工程を説明する断面図である。
【図４】従来例における選択多結晶シリコン成長を説明
する断面図である。
する断面図である。
１ 単結晶シリコン基板 ２ シリコン酸化膜 ３ 開口部 ４ 選択多結晶シリコン膜 ５ ベース層 ６ エミッタ孔 ７ コレクタ層 ８ エミッタ層 ９ マスク絶縁膜
フロントページの続き (56)参考文献 特開 平４−256310（ＪＰ，Ａ) 特開 平４−97519（ＪＰ，Ａ) 特開 平４−252023（ＪＰ，Ａ) 特開 平６−132225（ＪＰ，Ａ) 特開 平６−112128（ＪＰ，Ａ) 特開 平３−139845（ＪＰ，Ａ)
Claims (4)
- 【請求項１】 シリコン酸化膜に形成された開口部内に
露出した単結晶シリコン表面上に多結晶シリコン薄膜を
堆積させ、前記シリコン酸化膜上には堆積させない半導
体装置の製造方法において、シランと同時に塩素系ガス
を、塩素系ガス／シラン分圧比が０．００５〜０．１と
なる範囲で導入し、６５０℃以下の温度で多結晶シリコ
ンの選択成長を行うことを特徴とする半導体装置の製造
方法。 - 【請求項２】 シリコン酸化膜に形成された開口部内に
露出したシリコンゲルマニウム合金のエピタキシャル層
表面上に多結晶シリコン薄膜を堆積させ、前記シリコン
酸化膜上には堆積させない半導体装置の製造方法におい
て、シランと同時に塩素系ガスを、塩素系ガス／シラン
分圧比が０．００５〜０．１となる範囲で導入し、６５
０℃以下の温度で多結晶シリコンの選択成長を行うこと
を特徴とする半導体装置の製造方法。 - 【請求項３】 前記シランがモノシラン又はジシランで
ある請求項１または２に記載の半導体装置の製造方法。 - 【請求項４】 前記塩素系ガスが塩素又は塩化水素であ
る請求項１〜３のいずれかに記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6277779A JP2919281B2 (ja) | 1994-11-11 | 1994-11-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6277779A JP2919281B2 (ja) | 1994-11-11 | 1994-11-11 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08139017A JPH08139017A (ja) | 1996-05-31 |
| JP2919281B2 true JP2919281B2 (ja) | 1999-07-12 |
Family
ID=17588201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6277779A Expired - Lifetime JP2919281B2 (ja) | 1994-11-11 | 1994-11-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2919281B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7135391B2 (en) * | 2004-05-21 | 2006-11-14 | International Business Machines Corporation | Polycrystalline SiGe junctions for advanced devices |
| US7687383B2 (en) * | 2005-02-04 | 2010-03-30 | Asm America, Inc. | Methods of depositing electrically active doped crystalline Si-containing films |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0497519A (ja) * | 1990-08-15 | 1992-03-30 | Nec Corp | 半導体装置の製造方法 |
| JPH04252023A (ja) * | 1991-01-28 | 1992-09-08 | Nec Corp | シリコン結晶の選択的成長方法 |
| JPH04256310A (ja) * | 1991-02-08 | 1992-09-11 | Toshiba Corp | 半導体装置の製造方法 |
-
1994
- 1994-11-11 JP JP6277779A patent/JP2919281B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08139017A (ja) | 1996-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6905972B2 (en) | Semiconductor device and method for manufacturing the same | |
| US4963506A (en) | Selective deposition of amorphous and polycrystalline silicon | |
| US5110757A (en) | Formation of composite monosilicon/polysilicon layer using reduced-temperature two-step silicon deposition | |
| US6316818B1 (en) | Vertical bipolar transistor including an extrinsic base with reduced roughness, and fabrication process | |
| JPH04230037A (ja) | インサイチュ・ドープされたｎ型シリコン層の付着方法およびＮＰＮトランジスタ | |
| US7910448B2 (en) | Method for fabricating a mono-crystalline emitter | |
| JP2006524429A (ja) | Ｎドープシリコン層のエピタキシャル成長のための方法 | |
| US5498578A (en) | Method for selectively forming semiconductor regions | |
| JP2855919B2 (ja) | 半導体装置およびその製造方法 | |
| JP2919281B2 (ja) | 半導体装置の製造方法 | |
| US8102052B2 (en) | Process for the simultaneous deposition of crystalline and amorphous layers with doping | |
| JPH1041321A (ja) | バイポーラトランジスタの製造方法 | |
| US5895248A (en) | Manufacture of a semiconductor device with selectively deposited semiconductor zone | |
| JP2000114190A (ja) | 気相成長方法および半導体装置の製造方法 | |
| JP2701793B2 (ja) | 半導体装置の製造方法 | |
| JP2727795B2 (ja) | 多結晶シリコンの選択成長方法 | |
| JPH04177825A (ja) | エピタキシャル成長方法及び化学気相成長装置 | |
| JP2874196B2 (ja) | 半導体装置の製造方法 | |
| KR20000041383A (ko) | 엘리베이티드 소오스/드레인 구조의 모스 트랜지스터 제조방법 | |
| Nagao et al. | Crystalline film quality in reduced pressure silicon epitaxy at low temperature | |
| EP0499403A2 (en) | Silicon bipolar transistor and method of fabricating the same | |
| KR100518561B1 (ko) | 단결정 실리콘층에의 저메인 가스 전처리를 포함하는바이폴라 소자 제조 방법 및 이에 의한 바이폴라 소자 | |
| JPS6052574B2 (ja) | エピタキシヤル成長方法 | |
| JPH043420A (ja) | コンタクトホール埋め込み方法 | |
| JP2828127B2 (ja) | 選択多結晶シリコン膜成長法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970527 |